JPH01114042A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01114042A JPH01114042A JP27222787A JP27222787A JPH01114042A JP H01114042 A JPH01114042 A JP H01114042A JP 27222787 A JP27222787 A JP 27222787A JP 27222787 A JP27222787 A JP 27222787A JP H01114042 A JPH01114042 A JP H01114042A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- conductive
- conductive material
- silicon substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 title claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 29
- 239000010703 silicon Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000000126 substance Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 5
- 239000004020 conductor Substances 0.000 claims description 58
- 239000012535 impurity Substances 0.000 abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 10
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 238000001259 photo etching Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 48
- 238000009792 diffusion process Methods 0.000 description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 206010073150 Multiple endocrine neoplasia Type 1 Diseases 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にシリコン基
板上に形成した絶縁膜の所定の領域に、シリコン基板と
電気的な接続をとる為の開口部（以下コンタクトホール
と称す）を設ける方法に関する。
板上に形成した絶縁膜の所定の領域に、シリコン基板と
電気的な接続をとる為の開口部（以下コンタクトホール
と称す）を設ける方法に関する。
第３図（ａ）〜（ｆ）にコンタクトホールを形成する従
来の方法を示す。７導電型シリコン基板３０１の表面に
第１の絶縁膜３０２、第１の導電性物質３０３、第３の
絶縁膜３０９を順次形成して第３図（ａ）に示す構造を
得る。
来の方法を示す。７導電型シリコン基板３０１の表面に
第１の絶縁膜３０２、第１の導電性物質３０３、第３の
絶縁膜３０９を順次形成して第３図（ａ）に示す構造を
得る。
次に第３の絶縁膜３０９の表面の所定の領域に、フォト
レジストパターンを形成し、フォトレジストパターンを
マスクにして第３の絶縁膜３０９、第１の導電性物質３
０３を順次エツチングする。
レジストパターンを形成し、フォトレジストパターンを
マスクにして第３の絶縁膜３０９、第１の導電性物質３
０３を順次エツチングする。
シリコン基板３０１に第３の絶縁膜３０９をマスクにし
て、イオン注入法によシネ細物を導入し、不純物拡散領
域３０５を形成して第３図（ｂ） Ｋ示す構造を得る。
て、イオン注入法によシネ細物を導入し、不純物拡散領
域３０５を形成して第３図（ｂ） Ｋ示す構造を得る。
次に第１の絶縁膜−３０２及び第１の導電性物質３０３
及び第３の絶縁膜３０９ｔ−覆って第３の絶縁膜３０９
より膜厚が大きくない、第２の絶縁膜３０６ｔ−形成し
て第３図（Ｃ）に示す構造を得る。
及び第３の絶縁膜３０９ｔ−覆って第３の絶縁膜３０９
より膜厚が大きくない、第２の絶縁膜３０６ｔ−形成し
て第３図（Ｃ）に示す構造を得る。
次に第２の絶縁膜３０６上に第１の導電性物質３０３と
マスク合わせの余裕度無しで、コンタクトホール形成の
為、フォトレジスト３０７のパターンを形成し、第３図
（ｄ）に示す構造を得る。
マスク合わせの余裕度無しで、コンタクトホール形成の
為、フォトレジスト３０７のパターンを形成し、第３図
（ｄ）に示す構造を得る。
次に反応性イオンエツチング等の異方性のエツチングに
より、第２の絶縁膜３０６及び第１０絶縁膜３０２にコ
ンタクトホールを形成し、第３図（ｅ）に示す構造を得
る。この時、第１の導電性物質３０３の側面には、第２
の絶縁膜３０６によシ、側壁が形成される。
より、第２の絶縁膜３０６及び第１０絶縁膜３０２にコ
ンタクトホールを形成し、第３図（ｅ）に示す構造を得
る。この時、第１の導電性物質３０３の側面には、第２
の絶縁膜３０６によシ、側壁が形成される。
次に不純物拡散領域３０５と電気的に接続するように、
第３の導電性物質３０８を形成して第３図（ｆ）に示す
構造を得る。第３の導電性物質３０８は、第１の導電性
物質３０３と電気的に絶縁されている。
第３の導電性物質３０８を形成して第３図（ｆ）に示す
構造を得る。第３の導電性物質３０８は、第１の導電性
物質３０３と電気的に絶縁されている。
上述した従来のコンタクトホールの形成方法は、第１の
導電性物質上に第３の絶縁膜が積層されているので、不
純物拡散領域と、第２の絶縁膜との段差が大きくなると
いう欠点がある。
導電性物質上に第３の絶縁膜が積層されているので、不
純物拡散領域と、第２の絶縁膜との段差が大きくなると
いう欠点がある。
本発明の半導体装置の製造方法は、−導電型シリコン基
板の一生表面の第１の絶縁膜上に、所定の間隔をおいて
第１及び第２の導電性物質を形成する工程と、第１及び
第２の導電性物質を覆って第１及び第２の導電性物質上
には厚く、第１及び第２の導電性物質にはさまれた領域
の第１の絶縁膜上には薄く、第２の絶縁膜を形成する工
程と、第２の絶縁膜及び第１の絶縁膜に、異方性のエツ
チングを施すことにより、第１及び第２の導電性物質に
はさまれた領域で、シリコン基板を露出せしめるととも
に、第１及び第２の導電性物質上に、第２の絶縁膜を残
し、第１及び第２の導電性物質の側面に、第２の絶縁膜
による側壁を形成する工程と、第１及び第２の導電性物
質にはさまれ、シリコン基板が露出した領域で、シリコ
ン基板と電気的に接続され、かつ第２の絶縁膜により、
第１及び第２の導電性物質と電気的に絶縁された、第３
の導電性物質を形成する工程とを有している構成となっ
ている。
板の一生表面の第１の絶縁膜上に、所定の間隔をおいて
第１及び第２の導電性物質を形成する工程と、第１及び
第２の導電性物質を覆って第１及び第２の導電性物質上
には厚く、第１及び第２の導電性物質にはさまれた領域
の第１の絶縁膜上には薄く、第２の絶縁膜を形成する工
程と、第２の絶縁膜及び第１の絶縁膜に、異方性のエツ
チングを施すことにより、第１及び第２の導電性物質に
はさまれた領域で、シリコン基板を露出せしめるととも
に、第１及び第２の導電性物質上に、第２の絶縁膜を残
し、第１及び第２の導電性物質の側面に、第２の絶縁膜
による側壁を形成する工程と、第１及び第２の導電性物
質にはさまれ、シリコン基板が露出した領域で、シリコ
ン基板と電気的に接続され、かつ第２の絶縁膜により、
第１及び第２の導電性物質と電気的に絶縁された、第３
の導電性物質を形成する工程とを有している構成となっ
ている。
すなわち、上述した従来のコンタクトホールの形成方法
に対し、本発明はシリコン基板上に第１の絶縁膜を介し
て、所定の間￥４をおいて形成された第１及び第２の導
電性物質を覆って、化学気相成長法（以下ＣＶＤ法と略
す）で第２の絶ｆＭ １２を形成し、第１及び第２の導
電性物質にはさまｎた領域で、第１及び第２の導電性物
質と自己整合的にコンタクトホールを形成する場合、第
１及び第２の導電性物質上の第３の絶縁膜が不要である
という相違点を有する。
に対し、本発明はシリコン基板上に第１の絶縁膜を介し
て、所定の間￥４をおいて形成された第１及び第２の導
電性物質を覆って、化学気相成長法（以下ＣＶＤ法と略
す）で第２の絶ｆＭ １２を形成し、第１及び第２の導
電性物質にはさまｎた領域で、第１及び第２の導電性物
質と自己整合的にコンタクトホールを形成する場合、第
１及び第２の導電性物質上の第３の絶縁膜が不要である
という相違点を有する。
〔実施例１〕
次に、本発明について図面を参照して説明する。
第１図は本発明の′実施例１の工程順に示した各工程に
おけるシリコン基板の縦断面図である。−導電型シリコ
ン基板１０１の表面に例えば膜厚５００Ａの酸化シリコ
ンの第１の絶縁膜１０２、例えば膜厚５０００Ａの多結
晶シリコンを順次形成し、例えば熱拡散法によシ燐のよ
うな不純物を多結晶シリコンに導入する。フォトエツチ
ング法を用いて、多結晶シリコンの所定の領域に例えば
幅１μｍの溝を形成し、多結晶シリコンを第１の導電性
物質１０３、第２の導電性物質１０４とする（第１図（
ａ））。
おけるシリコン基板の縦断面図である。−導電型シリコ
ン基板１０１の表面に例えば膜厚５００Ａの酸化シリコ
ンの第１の絶縁膜１０２、例えば膜厚５０００Ａの多結
晶シリコンを順次形成し、例えば熱拡散法によシ燐のよ
うな不純物を多結晶シリコンに導入する。フォトエツチ
ング法を用いて、多結晶シリコンの所定の領域に例えば
幅１μｍの溝を形成し、多結晶シリコンを第１の導電性
物質１０３、第２の導電性物質１０４とする（第１図（
ａ））。
次にイオン注入法により、第１の導電性物質１０３及び
第２の導電性物質１０４ｔ−マスクとして、シリコン基
板１０１に例えば砒素を導入し、高温の熱処理を施して
不純物拡散領域１０５を形成し、第１図（ｂ）に示す構
造を得る。次にＣＶＤ法によシ、例えば膜厚５０００Ａ
の酸化シリコンの第２の絶縁膜１０４を形成して第１図
（Ｃ）に示す構造を得る。ただし、不純物拡散領域１０
５上は、第。
第２の導電性物質１０４ｔ−マスクとして、シリコン基
板１０１に例えば砒素を導入し、高温の熱処理を施して
不純物拡散領域１０５を形成し、第１図（ｂ）に示す構
造を得る。次にＣＶＤ法によシ、例えば膜厚５０００Ａ
の酸化シリコンの第２の絶縁膜１０４を形成して第１図
（Ｃ）に示す構造を得る。ただし、不純物拡散領域１０
５上は、第。
２の絶縁膜１０４は５０００Ａよシ薄く、例えば３００
０Ａ形成さｎる。次に第１の導電性物質１０３と第２の
導電性物質１０４にはさまれた溝にマスク上余裕度無し
で７オトレジスト１０７でコンタクトホールのパターン
を形成して第１図（ｄ）に示す構造を得る。次に反応性
イオンエツチング等の異方性のエツチングをフォトレジ
スト１０７をマスクにして第２の絶縁膜１０６及び第１
の絶縁膜１０２に施し、溝にコンタクトホールを形成す
る。
０Ａ形成さｎる。次に第１の導電性物質１０３と第２の
導電性物質１０４にはさまれた溝にマスク上余裕度無し
で７オトレジスト１０７でコンタクトホールのパターン
を形成して第１図（ｄ）に示す構造を得る。次に反応性
イオンエツチング等の異方性のエツチングをフォトレジ
スト１０７をマスクにして第２の絶縁膜１０６及び第１
の絶縁膜１０２に施し、溝にコンタクトホールを形成す
る。
フォトレジス）１０７ｅ除去し、第１図（ｅ）に示す構
造を得る。この時、第２の絶縁膜１０６は、第１の導電
性物質１０３及び第２の導電性物質１０４上には厚く、
不純物拡散領域１０５上には薄く形成されていることを
利用して、フォトレジスト１０７に形成されたコンタク
トホールのパターンがズレ等によって第１の導電性物質
１０３又は第２の導電性物質１０４上にかかっても、第
１の導電性物質１０３及び第２の導電性物質１０４上に
は第２の絶縁膜１０６を残すようにする。また、第１の
導電性物質１０３及び第２の導電性物質１０４の側面に
第２の絶縁膜１０６による側壁を形成する。次に不純物
拡散領域１０５と電気的に接続され、かつコンタクトホ
ールを通った、第３の導電性物質１０８を形成して第１
図（ｆ）に示す構造を得る。第３の導電性物質１０８は
、第２の絶縁膜１０６により、第１の導電性物質１０３
及び第２の導電性物質１０４と電気的に絶縁されている
。
造を得る。この時、第２の絶縁膜１０６は、第１の導電
性物質１０３及び第２の導電性物質１０４上には厚く、
不純物拡散領域１０５上には薄く形成されていることを
利用して、フォトレジスト１０７に形成されたコンタク
トホールのパターンがズレ等によって第１の導電性物質
１０３又は第２の導電性物質１０４上にかかっても、第
１の導電性物質１０３及び第２の導電性物質１０４上に
は第２の絶縁膜１０６を残すようにする。また、第１の
導電性物質１０３及び第２の導電性物質１０４の側面に
第２の絶縁膜１０６による側壁を形成する。次に不純物
拡散領域１０５と電気的に接続され、かつコンタクトホ
ールを通った、第３の導電性物質１０８を形成して第１
図（ｆ）に示す構造を得る。第３の導電性物質１０８は
、第２の絶縁膜１０６により、第１の導電性物質１０３
及び第２の導電性物質１０４と電気的に絶縁されている
。
〔実施例２〕
第２図は本発明の実施例２の各工程におけるシリコン基
板の縦断面図である。
板の縦断面図である。
実施例１で、第１図（Ｉ））に示す構造全得るまでと同
じ工程により、シリコン基板２０１上の第１の絶縁膜２
０２に第１の導電性物質２０３、第２の導電性物質２０
４を有する第２図（ａ）の構造及び不純物拡散領域２０
５を有する第２図（ｂ）に示す構造を得る。次に、第１
の導電性物質２０３及び第２の導電性物質２０４を覆っ
て、ＣＶＤ法によシ、例えば膜厚５０００Ａの硼素入り
リンガラス（以下ＢＰＳＧと略す）の第２の絶縁膜２０
６を形成して第２図（Ｃ）に示す構造を得る。以下、フ
ォトレジスト２０７、第３の導電性物質２０８を設けた
第２図（ｄ） 、 （ｅ） ｌ （ｆ）に示す構造は、
それぞれ第１図（ｄ）。
じ工程により、シリコン基板２０１上の第１の絶縁膜２
０２に第１の導電性物質２０３、第２の導電性物質２０
４を有する第２図（ａ）の構造及び不純物拡散領域２０
５を有する第２図（ｂ）に示す構造を得る。次に、第１
の導電性物質２０３及び第２の導電性物質２０４を覆っ
て、ＣＶＤ法によシ、例えば膜厚５０００Ａの硼素入り
リンガラス（以下ＢＰＳＧと略す）の第２の絶縁膜２０
６を形成して第２図（Ｃ）に示す構造を得る。以下、フ
ォトレジスト２０７、第３の導電性物質２０８を設けた
第２図（ｄ） 、 （ｅ） ｌ （ｆ）に示す構造は、
それぞれ第１図（ｄ）。
（ｅ） 、 （ｆ）に示す構造２得る工程と同じ工程を
施すことにより得られる。
施すことにより得られる。
この実施例では、第２の絶縁膜２０６にＢＰＳＧを用い
ている。ＢＰＳＧｉ用いると、第１の導電性物質２０３
及び第２の導電性物質２０４上と、不純物拡散領域０５
上との膜厚の比が醸化シリコンを用いた場合よシ大きく
なるような条件の設定が容易である。したがって、コン
タクトホールの形成がより容易になる利点がある。
ている。ＢＰＳＧｉ用いると、第１の導電性物質２０３
及び第２の導電性物質２０４上と、不純物拡散領域０５
上との膜厚の比が醸化シリコンを用いた場合よシ大きく
なるような条件の設定が容易である。したがって、コン
タクトホールの形成がより容易になる利点がある。
以上説明したように本発明は、シリコン基板上の、シリ
コン基板とは第１の絶縁膜により絶縁され、所定の間隔
全おいて形成された第１及び第２の導電性物質を覆って
ＣＶＤ法で第２の絶縁膜を形成し、第１及び第２の導電
性物質にはさまれた領域にコンタクトホールを形成する
方法に関するものであり、第２の絶縁膜は、ＣＶＤ法で
形成しているため、第１及び第２の導電性物質上は厚く
、第１及び第２の導電性物質にはさまれた第１の絶縁膜
上には薄く形成されること全利用することにより、第１
及び第２の導電性物質上に第３の絶縁膜が不要になり、
シリコン基板と第２の絶縁膜との段差が小さくできる効
果がある。
コン基板とは第１の絶縁膜により絶縁され、所定の間隔
全おいて形成された第１及び第２の導電性物質を覆って
ＣＶＤ法で第２の絶縁膜を形成し、第１及び第２の導電
性物質にはさまれた領域にコンタクトホールを形成する
方法に関するものであり、第２の絶縁膜は、ＣＶＤ法で
形成しているため、第１及び第２の導電性物質上は厚く
、第１及び第２の導電性物質にはさまれた第１の絶縁膜
上には薄く形成されること全利用することにより、第１
及び第２の導電性物質上に第３の絶縁膜が不要になり、
シリコン基板と第２の絶縁膜との段差が小さくできる効
果がある。
第１図は本発明の実施例の工程順に示した各工程におけ
るシリコン基板の縦断面図、第２図は本発明の実施例２
の工程順に示した各工程におけるシリコン基板の縦断面
図、第３Ｍは従来のコンタクトポールの形成方法全説明
する為の工程図である。 １０１．２０１．３０１・・・・・・シリコン基板、１
０２．２０２．３０２・・−・・第１の絶縁膜、１０３
゜２０３．３０３・・・・・・第１の導電性物質、１０
４ 。 ２０４・・・・・・第２の導電性物質、−１０５，２０
５゜３０５・・・・・・不純物拡散領域、１０６．２０
６，３０６゛°°°°第２の絶縁膜、１０７，２０７，
３０７・・・・・・フォトレジスト、１０８．２０８．
３０８・・・・・・第３の導電性物質、３０９・・・・
・・第３の絶縁膜。 代理人 弁理士 内 原 葉 芽 １ 面 某 １ 回 ＄ ２ 回 ＄ ２ ロ 茅 ３ＷＪ
るシリコン基板の縦断面図、第２図は本発明の実施例２
の工程順に示した各工程におけるシリコン基板の縦断面
図、第３Ｍは従来のコンタクトポールの形成方法全説明
する為の工程図である。 １０１．２０１．３０１・・・・・・シリコン基板、１
０２．２０２．３０２・・−・・第１の絶縁膜、１０３
゜２０３．３０３・・・・・・第１の導電性物質、１０
４ 。 ２０４・・・・・・第２の導電性物質、−１０５，２０
５゜３０５・・・・・・不純物拡散領域、１０６．２０
６，３０６゛°°°°第２の絶縁膜、１０７，２０７，
３０７・・・・・・フォトレジスト、１０８．２０８．
３０８・・・・・・第３の導電性物質、３０９・・・・
・・第３の絶縁膜。 代理人 弁理士 内 原 葉 芽 １ 面 某 １ 回 ＄ ２ 回 ＄ ２ ロ 茅 ３ＷＪ
Claims (1)
- 一導電型シリコン基板の一主表面に第１の絶縁膜を形
成する工程と、前記第１の絶縁膜上に所定の間隔をおい
て第１及び第２の導電性物質を形成する工程と、前記第
１及び第２の導電性物質を覆って前記第１及び第２の導
電性物質上は厚く、前記第１及び第２の導電性物質には
さまれた領域の前記第１の絶縁膜上では薄くなるように
、第２の絶縁膜を形成する工程と、前記第２の絶縁膜及
び前記第１の絶縁膜に異方性のエッチングを施すことに
より、前記第１及び第２の導電性物質にはさまれた領域
では、前記シリコン基板を露出せしめるとともに前記第
１及び第２の導電性物質上には前記第２の絶縁膜の一部
を残し、一方前記第１及び第２の導電性物質の側面には
、前記第２の絶縁膜による側壁を形成する工程と、さら
に、前記第１及び第２の導電性物質にはさまれた前記シ
リコン基板が露出した領域では、前記シリコン基板と電
気的に接続され、かつ前記第２の絶縁膜により、前記第
１及び第２の導電性物質と、電気的に絶縁された第３の
導電性物質を形成する工程とを少なくとも含むことを特
徴とする、半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27222787A JPH01114042A (ja) | 1987-10-27 | 1987-10-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27222787A JPH01114042A (ja) | 1987-10-27 | 1987-10-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01114042A true JPH01114042A (ja) | 1989-05-02 |
Family
ID=17510887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27222787A Pending JPH01114042A (ja) | 1987-10-27 | 1987-10-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01114042A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04290232A (ja) * | 1991-03-19 | 1992-10-14 | Toshiba Corp | 溝埋込み配線形成方法 |
| AU699936B2 (en) * | 1995-10-19 | 1998-12-17 | Unisearch Limited | Metallization of buried contact solar cells |
| US6162658A (en) * | 1996-10-14 | 2000-12-19 | Unisearch Limited | Metallization of buried contact solar cells |
| JP2008161768A (ja) * | 2006-12-27 | 2008-07-17 | Sanwa Sangyo Kk | シュレッダー装置 |
-
1987
- 1987-10-27 JP JP27222787A patent/JPH01114042A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04290232A (ja) * | 1991-03-19 | 1992-10-14 | Toshiba Corp | 溝埋込み配線形成方法 |
| US5266526A (en) * | 1991-03-19 | 1993-11-30 | Kabushiki Kaisha Toshiba | Method of forming trench buried wiring for semiconductor device |
| AU699936B2 (en) * | 1995-10-19 | 1998-12-17 | Unisearch Limited | Metallization of buried contact solar cells |
| US6162658A (en) * | 1996-10-14 | 2000-12-19 | Unisearch Limited | Metallization of buried contact solar cells |
| JP2008161768A (ja) * | 2006-12-27 | 2008-07-17 | Sanwa Sangyo Kk | シュレッダー装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07120795B2 (ja) | 半導体デバイスの製作方法 | |
| JPH06252359A (ja) | 半導体装置の製造方法 | |
| JPH06260497A (ja) | 半導体装置及びその製造方法 | |
| JP3229665B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPS6318673A (ja) | 半導体装置の製法 | |
| JPH01287956A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH0621210A (ja) | 半導体装置の製造方法 | |
| JPH01114042A (ja) | 半導体装置の製造方法 | |
| JPH03138930A (ja) | ポリシリコン・ウィンドーパッドを有する電界効果トランジスタ | |
| JP3084047B2 (ja) | 素子分離構造の形成方法 | |
| JPH05226655A (ja) | 半導体装置の製造方法 | |
| JP2707536B2 (ja) | 半導体装置の製造方法 | |
| JPS61225851A (ja) | 半導体装置及びその製造方法 | |
| JP2820465B2 (ja) | 半導体装置の製造方法 | |
| JPS603157A (ja) | 半導体装置の製造方法 | |
| JP2516429B2 (ja) | 半導体装置の製造方法 | |
| JPH06196707A (ja) | 縦型絶縁ゲート型トランジスタの製法 | |
| JP2621607B2 (ja) | 半導体装置の製造方法 | |
| JPS6316672A (ja) | 半導体素子の製造方法 | |
| JPH0228330A (ja) | 半導体装置の製造方法 | |
| JPS5950540A (ja) | 半導体装置の製造方法 | |
| JP2907248B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0218940A (ja) | 半導体装置の製造方法 | |
| JPH04162535A (ja) | 半導体装置の製造方法 | |
| JPS61214472A (ja) | 半導体素子の製造方法 |