JPH01114042A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01114042A
JPH01114042A JP27222787A JP27222787A JPH01114042A JP H01114042 A JPH01114042 A JP H01114042A JP 27222787 A JP27222787 A JP 27222787A JP 27222787 A JP27222787 A JP 27222787A JP H01114042 A JPH01114042 A JP H01114042A
Authority
JP
Japan
Prior art keywords
insulating film
conductive
conductive material
silicon substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27222787A
Other languages
English (en)
Inventor
Hiroyasu Ishihara
石原 宏康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27222787A priority Critical patent/JPH01114042A/ja
Publication of JPH01114042A publication Critical patent/JPH01114042A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にシリコン基
板上に形成した絶縁膜の所定の領域に、シリコン基板と
電気的な接続をとる為の開口部(以下コンタクトホール
と称す)を設ける方法に関する。
〔従来の技術〕
第3図(a)〜(f)にコンタクトホールを形成する従
来の方法を示す。7導電型シリコン基板301の表面に
第1の絶縁膜302、第1の導電性物質303、第3の
絶縁膜309を順次形成して第3図(a)に示す構造を
得る。
次に第3の絶縁膜309の表面の所定の領域に、フォト
レジストパターンを形成し、フォトレジストパターンを
マスクにして第3の絶縁膜309、第1の導電性物質3
03を順次エツチングする。
シリコン基板301に第3の絶縁膜309をマスクにし
て、イオン注入法によシネ細物を導入し、不純物拡散領
域305を形成して第3図(b) K示す構造を得る。
次に第1の絶縁膜−302及び第1の導電性物質303
及び第3の絶縁膜309t−覆って第3の絶縁膜309
より膜厚が大きくない、第2の絶縁膜306t−形成し
て第3図(C)に示す構造を得る。
次に第2の絶縁膜306上に第1の導電性物質303と
マスク合わせの余裕度無しで、コンタクトホール形成の
為、フォトレジスト307のパターンを形成し、第3図
(d)に示す構造を得る。
次に反応性イオンエツチング等の異方性のエツチングに
より、第2の絶縁膜306及び第10絶縁膜302にコ
ンタクトホールを形成し、第3図(e)に示す構造を得
る。この時、第1の導電性物質303の側面には、第2
の絶縁膜306によシ、側壁が形成される。
次に不純物拡散領域305と電気的に接続するように、
第3の導電性物質308を形成して第3図(f)に示す
構造を得る。第3の導電性物質308は、第1の導電性
物質303と電気的に絶縁されている。
〔発明が解決しようとする問題点〕
上述した従来のコンタクトホールの形成方法は、第1の
導電性物質上に第3の絶縁膜が積層されているので、不
純物拡散領域と、第2の絶縁膜との段差が大きくなると
いう欠点がある。
〔問題点を解決するための手段〕
本発明の半導体装置の製造方法は、−導電型シリコン基
板の一生表面の第1の絶縁膜上に、所定の間隔をおいて
第1及び第2の導電性物質を形成する工程と、第1及び
第2の導電性物質を覆って第1及び第2の導電性物質上
には厚く、第1及び第2の導電性物質にはさまれた領域
の第1の絶縁膜上には薄く、第2の絶縁膜を形成する工
程と、第2の絶縁膜及び第1の絶縁膜に、異方性のエツ
チングを施すことにより、第1及び第2の導電性物質に
はさまれた領域で、シリコン基板を露出せしめるととも
に、第1及び第2の導電性物質上に、第2の絶縁膜を残
し、第1及び第2の導電性物質の側面に、第2の絶縁膜
による側壁を形成する工程と、第1及び第2の導電性物
質にはさまれ、シリコン基板が露出した領域で、シリコ
ン基板と電気的に接続され、かつ第2の絶縁膜により、
第1及び第2の導電性物質と電気的に絶縁された、第3
の導電性物質を形成する工程とを有している構成となっ
ている。
すなわち、上述した従来のコンタクトホールの形成方法
に対し、本発明はシリコン基板上に第1の絶縁膜を介し
て、所定の間¥4をおいて形成された第1及び第2の導
電性物質を覆って、化学気相成長法(以下CVD法と略
す)で第2の絶fM 12を形成し、第1及び第2の導
電性物質にはさまnた領域で、第1及び第2の導電性物
質と自己整合的にコンタクトホールを形成する場合、第
1及び第2の導電性物質上の第3の絶縁膜が不要である
という相違点を有する。
〔実施例1〕 次に、本発明について図面を参照して説明する。
第1図は本発明の′実施例1の工程順に示した各工程に
おけるシリコン基板の縦断面図である。−導電型シリコ
ン基板101の表面に例えば膜厚500Aの酸化シリコ
ンの第1の絶縁膜102、例えば膜厚5000Aの多結
晶シリコンを順次形成し、例えば熱拡散法によシ燐のよ
うな不純物を多結晶シリコンに導入する。フォトエツチ
ング法を用いて、多結晶シリコンの所定の領域に例えば
幅1μmの溝を形成し、多結晶シリコンを第1の導電性
物質103、第2の導電性物質104とする(第1図(
a))。
次にイオン注入法により、第1の導電性物質103及び
第2の導電性物質104t−マスクとして、シリコン基
板101に例えば砒素を導入し、高温の熱処理を施して
不純物拡散領域105を形成し、第1図(b)に示す構
造を得る。次にCVD法によシ、例えば膜厚5000A
の酸化シリコンの第2の絶縁膜104を形成して第1図
(C)に示す構造を得る。ただし、不純物拡散領域10
5上は、第。
2の絶縁膜104は5000Aよシ薄く、例えば300
0A形成さnる。次に第1の導電性物質103と第2の
導電性物質104にはさまれた溝にマスク上余裕度無し
で7オトレジスト107でコンタクトホールのパターン
を形成して第1図(d)に示す構造を得る。次に反応性
イオンエツチング等の異方性のエツチングをフォトレジ
スト107をマスクにして第2の絶縁膜106及び第1
の絶縁膜102に施し、溝にコンタクトホールを形成す
る。
フォトレジス)107e除去し、第1図(e)に示す構
造を得る。この時、第2の絶縁膜106は、第1の導電
性物質103及び第2の導電性物質104上には厚く、
不純物拡散領域105上には薄く形成されていることを
利用して、フォトレジスト107に形成されたコンタク
トホールのパターンがズレ等によって第1の導電性物質
103又は第2の導電性物質104上にかかっても、第
1の導電性物質103及び第2の導電性物質104上に
は第2の絶縁膜106を残すようにする。また、第1の
導電性物質103及び第2の導電性物質104の側面に
第2の絶縁膜106による側壁を形成する。次に不純物
拡散領域105と電気的に接続され、かつコンタクトホ
ールを通った、第3の導電性物質108を形成して第1
図(f)に示す構造を得る。第3の導電性物質108は
、第2の絶縁膜106により、第1の導電性物質103
及び第2の導電性物質104と電気的に絶縁されている
〔実施例2〕 第2図は本発明の実施例2の各工程におけるシリコン基
板の縦断面図である。
実施例1で、第1図(I))に示す構造全得るまでと同
じ工程により、シリコン基板201上の第1の絶縁膜2
02に第1の導電性物質203、第2の導電性物質20
4を有する第2図(a)の構造及び不純物拡散領域20
5を有する第2図(b)に示す構造を得る。次に、第1
の導電性物質203及び第2の導電性物質204を覆っ
て、CVD法によシ、例えば膜厚5000Aの硼素入り
リンガラス(以下BPSGと略す)の第2の絶縁膜20
6を形成して第2図(C)に示す構造を得る。以下、フ
ォトレジスト207、第3の導電性物質208を設けた
第2図(d) 、 (e) l (f)に示す構造は、
それぞれ第1図(d)。
(e) 、 (f)に示す構造2得る工程と同じ工程を
施すことにより得られる。
この実施例では、第2の絶縁膜206にBPSGを用い
ている。BPSGi用いると、第1の導電性物質203
及び第2の導電性物質204上と、不純物拡散領域05
上との膜厚の比が醸化シリコンを用いた場合よシ大きく
なるような条件の設定が容易である。したがって、コン
タクトホールの形成がより容易になる利点がある。
〔発明の効果〕
以上説明したように本発明は、シリコン基板上の、シリ
コン基板とは第1の絶縁膜により絶縁され、所定の間隔
全おいて形成された第1及び第2の導電性物質を覆って
CVD法で第2の絶縁膜を形成し、第1及び第2の導電
性物質にはさまれた領域にコンタクトホールを形成する
方法に関するものであり、第2の絶縁膜は、CVD法で
形成しているため、第1及び第2の導電性物質上は厚く
、第1及び第2の導電性物質にはさまれた第1の絶縁膜
上には薄く形成されること全利用することにより、第1
及び第2の導電性物質上に第3の絶縁膜が不要になり、
シリコン基板と第2の絶縁膜との段差が小さくできる効
果がある。
【図面の簡単な説明】
第1図は本発明の実施例の工程順に示した各工程におけ
るシリコン基板の縦断面図、第2図は本発明の実施例2
の工程順に示した各工程におけるシリコン基板の縦断面
図、第3Mは従来のコンタクトポールの形成方法全説明
する為の工程図である。 101.201.301・・・・・・シリコン基板、1
02.202.302・・−・・第1の絶縁膜、103
゜203.303・・・・・・第1の導電性物質、10
4 。 204・・・・・・第2の導電性物質、−105,20
5゜305・・・・・・不純物拡散領域、106.20
6,306゛°°°°第2の絶縁膜、107,207,
307・・・・・・フォトレジスト、108.208.
308・・・・・・第3の導電性物質、309・・・・
・・第3の絶縁膜。 代理人 弁理士  内 原   葉 芽 1 面 某 1  回 $ 2 回 $ 2 ロ 茅 3WJ

Claims (1)

    【特許請求の範囲】
  1.  一導電型シリコン基板の一主表面に第1の絶縁膜を形
    成する工程と、前記第1の絶縁膜上に所定の間隔をおい
    て第1及び第2の導電性物質を形成する工程と、前記第
    1及び第2の導電性物質を覆って前記第1及び第2の導
    電性物質上は厚く、前記第1及び第2の導電性物質には
    さまれた領域の前記第1の絶縁膜上では薄くなるように
    、第2の絶縁膜を形成する工程と、前記第2の絶縁膜及
    び前記第1の絶縁膜に異方性のエッチングを施すことに
    より、前記第1及び第2の導電性物質にはさまれた領域
    では、前記シリコン基板を露出せしめるとともに前記第
    1及び第2の導電性物質上には前記第2の絶縁膜の一部
    を残し、一方前記第1及び第2の導電性物質の側面には
    、前記第2の絶縁膜による側壁を形成する工程と、さら
    に、前記第1及び第2の導電性物質にはさまれた前記シ
    リコン基板が露出した領域では、前記シリコン基板と電
    気的に接続され、かつ前記第2の絶縁膜により、前記第
    1及び第2の導電性物質と、電気的に絶縁された第3の
    導電性物質を形成する工程とを少なくとも含むことを特
    徴とする、半導体装置の製造方法。
JP27222787A 1987-10-27 1987-10-27 半導体装置の製造方法 Pending JPH01114042A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27222787A JPH01114042A (ja) 1987-10-27 1987-10-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27222787A JPH01114042A (ja) 1987-10-27 1987-10-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01114042A true JPH01114042A (ja) 1989-05-02

Family

ID=17510887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27222787A Pending JPH01114042A (ja) 1987-10-27 1987-10-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01114042A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04290232A (ja) * 1991-03-19 1992-10-14 Toshiba Corp 溝埋込み配線形成方法
AU699936B2 (en) * 1995-10-19 1998-12-17 Unisearch Limited Metallization of buried contact solar cells
US6162658A (en) * 1996-10-14 2000-12-19 Unisearch Limited Metallization of buried contact solar cells
JP2008161768A (ja) * 2006-12-27 2008-07-17 Sanwa Sangyo Kk シュレッダー装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04290232A (ja) * 1991-03-19 1992-10-14 Toshiba Corp 溝埋込み配線形成方法
US5266526A (en) * 1991-03-19 1993-11-30 Kabushiki Kaisha Toshiba Method of forming trench buried wiring for semiconductor device
AU699936B2 (en) * 1995-10-19 1998-12-17 Unisearch Limited Metallization of buried contact solar cells
US6162658A (en) * 1996-10-14 2000-12-19 Unisearch Limited Metallization of buried contact solar cells
JP2008161768A (ja) * 2006-12-27 2008-07-17 Sanwa Sangyo Kk シュレッダー装置

Similar Documents

Publication Publication Date Title
JPH07120795B2 (ja) 半導体デバイスの製作方法
JPH06252359A (ja) 半導体装置の製造方法
JPH06260497A (ja) 半導体装置及びその製造方法
JP3229665B2 (ja) Mosfetの製造方法
JPS6318673A (ja) 半導体装置の製法
JPH01287956A (ja) 半導体記憶装置およびその製造方法
JPH0621210A (ja) 半導体装置の製造方法
JPH01114042A (ja) 半導体装置の製造方法
JPH03138930A (ja) ポリシリコン・ウィンドーパッドを有する電界効果トランジスタ
JP3084047B2 (ja) 素子分離構造の形成方法
JPH05226655A (ja) 半導体装置の製造方法
JP2707536B2 (ja) 半導体装置の製造方法
JPS61225851A (ja) 半導体装置及びその製造方法
JP2820465B2 (ja) 半導体装置の製造方法
JPS603157A (ja) 半導体装置の製造方法
JP2516429B2 (ja) 半導体装置の製造方法
JPH06196707A (ja) 縦型絶縁ゲート型トランジスタの製法
JP2621607B2 (ja) 半導体装置の製造方法
JPS6316672A (ja) 半導体素子の製造方法
JPH0228330A (ja) 半導体装置の製造方法
JPS5950540A (ja) 半導体装置の製造方法
JP2907248B2 (ja) 半導体装置およびその製造方法
JPH0218940A (ja) 半導体装置の製造方法
JPH04162535A (ja) 半導体装置の製造方法
JPS61214472A (ja) 半導体素子の製造方法