JPS62183558A - バイポ−ラトランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 枠状に形成されるベース引出し電極の開孔の側面に形成
した導電体膜のサイドウオールからコレクタ領域に不純
物を熱拡散して外部ベース領域を形成するセルファライ
ン形バイポーラトランジスタの製造方法であって、導電
体膜サイドウオールの上端部をベース引出し電極上に配
設される第１の絶縁膜の上面より低（形成し、該面上に
形成される第２の絶縁膜の導電体膜サイドウオール上端
部上の膜厚を確保し、ベース引出し電極とエミ・ツタ電
極間の絶縁性を確保する。

〔産業上の利用分野〕

本発明はバイポーラトランジスタの製造方法に係り、特
に素子のｗＸｍ化に有効なセルフアライン形バイポーラ
トランジスタの製造方法の改良に関する。

フォトリソグラフィ技術に転っていた従来のバイポーラ
トランジスタの製造方法においては、ベース領域、エミ
ッタ領域、ベース引出し電極が異なる３枚のマスクにそ
れぞれ整合されて形成されていたため、マスクの位置合
わせ余裕寸法を見込む必要があり、素子の微細化が困難
であった。

そこで近時、素子微細化の要求に応えて、１枚のマスク
を用いて形成したパターンを基準にし、自己整合（セル
ファライン）技術によってベース領域、エミッタ領域、
ベース引出し電極等を形成するセルファライン形バイポ
ーラトランジスタが提案されている。

しかし従来のセルファライン形バイポーラトランジスタ
の製造方法には、工程が複雑で工程数が多くなり、且つ
製造条件が不安定で素子性能が変動するという問題があ
り、これらの改善が要望されている。

〔従来の技術〕

セルファライン形バイポーラトランジスタは第２図に模
式的に示すような平面構造を有する。

同図において、Ｆａｘはフィールド酸化膜、Ｂｌは内部
ベース領域、ＢＯは外部ベース領域、Ｅはエミッタ領域
、ＩＮＳは絶縁膜、ＢＥはベース引出し電極、ＥＥはエ
ミッタ電極、Ｃはコレクタ領域、ＣＣはコレクタコンタ
クト領域、ＣＥはコレクタ電極を表している。

このようなセルファライン形バイポーラトランジスタは
、従来、そのＡ−Ａ矢視断面図を模式的に示す工程断面
図、第３図（ａｌ〜（ｈ）を参照して以下に説明する方
法により製造されていた。

第３図（ａ）参照 即ちフィールド酸化膜Ｆａｘによって分離されたエピタ
キシャル層よりなるｎ型シリコン基体即ちｎ型コレクタ
領域５１上に厚さ５００人程鹿の第１の熱酸化二酸化シ
リコン（Ｓｉｎｇ）膜５２と、厚さ１０００人程度０窒
化シリコン（ＳｉｚＮｎ膜）５３と、不純物導入により
ｐ　＋＋型にした厚さ５０００人程度０ベース引出し電
極になる第１の多結晶シリコン膜１５４と、厚さ４００
０人程度０気相成長によるＣＶＤ−３ｉＯ□膜５５を順
次積層形成する。

第３図山）参照 次いで通常のりソグラフィ技術によりＣＶＤ−５ｉＯ□
膜５５及び第１の多結晶シリコン膜１５４に５ｉＪ４膜
５３を表出する開孔即ちベース窓５６を形成し、次いで
熱酸化処理を行ってベース窓５６内に表出する第１の多
結晶シリコン層１５４の側面に選択的に厚さ２０００〜
５０００人程度の第２の熱酸化Ｓｉ０ｇ膜５７を形成す
る。なお上記ベース窓５６の開孔と同時に第１の多結晶
シリコン膜１５４のパターンニングがなされ、該第１の
多結晶シリコン膜１５４よりなるｐ＋＋型ベース引出し
電極５４が形成される。

第３図（Ｃ１参照 次いでウェットエツチング手段により５ｔ３Ｎｔｌ１５
３をオーバエツチングしてベース引出し電極５４の下部
に幅１μｍ程度のアンダカット部５８を形成し、次いで
表出する第１の熱酸化Ｓｉ０ｇ膜５２をウェットエツチ
ング手段で除去する。（この際、前記ベース窓５６内に
表出するｐ＋＋型ベース引出し電極５４側面の第２の熱
酸化Ｓｉ０ｇ膜５７も同時にエツチングされて５００〜
１０００人程度薄くなる。）第３図（ｄ＋参照 次いで減圧ＣＶＤ法により厚さ１０００人程度０第２の
多結晶シリコン膜５９を成長して、上記ベース引出し電
極５４下部のアンダカソト部５８を完全に該第２の多結
晶シリコン膜５９で埋める。

第３図（ｅｌ参照 次いでウェットエツチング手段により第２の多結晶シリ
コン膜５９を表面から順次除去して前記アンダカット部
５８のみに第２の多結晶シリコン膜５９を残留せしめ、
次いで熱酸化を行ってベース窓５７内に表出するコレク
タ領域５１面と前記第２の多結晶シリコン膜５９の側面
に厚さ１０００人程度０第３の熱酸化５ｉｎ２膜６０を
形成しくこの際前記第２の熱酸化５ｉ０２膜５７は再び
厚くなる）、該第３の熱酸化５ｉ０２膜６０を通してコ
レクタ領域５１に硼素（Ｂ＋）をイオン注入し内部ベー
ス領域となる硼素注入領域１６１を形成する。

第３図（ｆ）参照 次いで所定の熱処理を行い、前記硼素注入領域１６１を
活性化してｐ型内部ベース領域６１を形成すると同時に
、ｐ″＋型ベース引出し電極５４から第２の多結晶シリ
コン膜５４を介しての不純物の固相−固相拡散によりｐ
“型外部ベース領域６２を形成する。

第３図（幻参照 次いでベース窓５６内を含む基体面に厚さ２０００人程
度０第２のＣＶＤ−３ｉＯ□膜６３を形成し、次いで更
に厚さ３０００人程度０第３の多結晶シリコン膜６４を
成長し、ＲＩＢ処理を行ってベース引出し電極５４上部
の第３の多結晶シリコン膜６４及び第２のＣＶＤ−３ｉ
Ｏ□膜６３を除去すると共に、ベース窓５６内に表出せ
しめられる第３の熱酸化ＳｉＯ□膜６０を除去して内部
ベース領域６１の一部を表出せしめる。

ここで、第３の熱酸化ＳｉＯ□膜６０及び第２のＣＶＤ
−３ｉＯ□膜６３によって内部ベース領域６１及び第２
の多結晶シリコン膜５９と絶縁され、且つ第２の熱酸化
Ｓｉ０ｇ膜５７及び第２　）ＣＶＤ−ＳｔＯｔｌ！ｉ６
３ニよッテヘース引出し電極５４と絶縁された第３の多
結晶シリコン膜６４よりなるサイドウオールが形成され
る。なお、該多結晶シリコン膜６４よりなるサイドウオ
ールは、外部ベース領域とエミッタ領域との距離を維持
するのに機能する。

第３図（ｈｌ参照 次いで通常の方法により上記ベース窓５６上に第４の多
結晶シリコンよりなるｎ＋＋型のエミッタ電極６５を形
成し、所定の熱処理を行って該エミッタ電極６５からｎ
型不純物を固相−固相拡散せしめてｐ型内部ベース領域
６１内にｎ＋型エミック領域６６を形成する。

〔発明が解決しようとする問題点３ 以上のように従来の製造方法は工程数が非常に多く複雑
であり、且つ外部ベース領域の外形が５ｔｉＩＮ４膜５
３のサイドエツチングという不安定な手段で規定されて
いたためにその大きさが一定せず、ベース−コレクタ間
の接合容量が変動して該トランジスタの動作速度がばら
つくという問題があった。

〔問題点を解決するための・手段〕

上記問題点は第１図に示すように、一導電型半導体基体
（１）上に第１の絶縁膜（２）を形成し、該第１の絶縁
膜（２）上に反対導電型を有する第１の導電体膜（３）
を形成し、該第１の導電体膜（３）上に第２のｗ！１縁
膜（４）を形成する工程と、上記積層膜に該半導体基体
（１）面を表出する開孔（５）を形成する工程と、該開
孔（５）の側面に、反対導電型を有する第２の導電体膜
よりなり、上端部が該積層膜の上面より低い位置にある
第１のサイドウオール（６）を形成する工程と、該開孔
（５）の内面を含む該積層膜上に、該第１のサイドウオ
ール（６）よりも厚い第３の絶縁膜（１０７）を形成す
る工程と、基体面に垂直な方向に優勢な異方性ドライエ
ツチング手段により該第３の絶縁膜（１０７）を選択的
に除去し、該開孔（５）の側面に第３の絶縁＊（１０７
）よりなり、該第１のサイドウオール（６）を完全に覆
う第２のサイドウオール（７）を残留形成せしめる工程
と、該第２のサイドウオール（７）を有する該開孔（５
）を介して不純物を導入し該一導電型半導体基体（１）
内に反対導電型内部ベース領域（８）を形成する工程と
、該第１のサイドウオール（６）を介し不純物を熱拡散
せしめて、該一導電型半導体基体（１）内に該内部ベー
ス領域（８）に接する反対導電型外部ベース領域（９）
を形成する工程と、該第２のサイドウオール（７）を有
する該開孔（５）内に一導電型を有する第３の導電体電
極（１０）を形成する工程と、該第３の導電体電極（１
０）から不純物を熱拡散させて、該反対導電型内部ベー
ス領域（８）内に一導電型エミッタ領域（１１）を形成
する工程とを含む本発明によるバイポーラトランジスタ
の製造方法によって解決される。

〔作　用〕

即ち本発明は、枠状のベース引出し電極の開孔の側面に
気相成長手段により形成した導電体膜よりなるサイドウ
オールから不純物を固相−固相拡散して外部ベース領域
を形成することにより、外部ベース領域幅を狭く且つば
らつきなく抑えることによってベース−コレクタ間の接
合容量を減少し、且つ均一化し、更にこの方法により工
程数を減少して製造工程の簡略化を図ったセルファライ
ン形バイポーラトランジスタの製造方法を提供するもの
である。

〔実施例〕

以下本発明に係るセルファライン方式のバイポーラトラ
ンジスタの製造方法を、第１図＋ａｌ〜（ｇｌに示す工
程断面図（第２図のＡ−Ａ矢視断面図に相当）を参照し
、一実施例について具体的に説明する。

第１図（ａ）参照 本発明の方法によりバイポーラトランジスタを製造する
に際しては、従来同様フィールド酸化膜Ｆａｘによって
分離されたエピタキシャル層よりなるｎ型シリコン基体
即ちｎ型コレクタ領域１上に厚さ１０００〜２０００人
程度の第１の熱酸化ＳｉＯ□膜２を形成し、次いでＣＶ
Ｄ法等により上記第１の熱酸化ＳｉＯ□膜２上に厚さ２
０００〜４０００人程度のｐ＋＋型第１の多結晶シリコ
ン膜１０３を形成し、次いでその上にＣＶＤ法によりＳ
ｉＯ□又はＳｉ　３Ｎ４よりなる厚さ２０００〜４００
０人程度の第１のＣＶＯ−絶縁膜４を形成する。

第１図（ｂ）参照 次いで通常のＲＩＢ手段により上記第１の熱酸化５ｉｆ
ｔ膜２、ｐ＋＋型第１の多結晶シリコン膜１０３、及び
第１のＣＶＯ−絶縁膜４よりなる積層膜に、これらを貫
通しコレクタ領域１面を表出するベース形成用の開孔即
ちベース窓５を形成する。

この際上記積層膜の周辺部も図示されない領域において
同時にパターンニングされｐ−警笛１の多結晶シリコン
膜１０３よりなるｐ〜型ベース引出し電極３が形成され
る。なお、このベース引出し電極３の外形パターンニン
グは、後に行われる多層配線工程の直前に別途行われる
ことも多い。

第１図（Ｃ）参照 次いで上記ベース窓５の内面を含むベース引出し電極３
上に厚さ２０００人程度０第２の多結晶シリコン膜を形
成し、次いで第２のＲＩＥ処理による全面エツチング手
段により上記第２の多結晶シリコン膜を選択的に除去し
、ベース窓５の側面に該第２の多結晶シリコン膜よりな
るサイドウオール６を残留形成せしめる。

なお該第２のＲＩＥ処理においては、オーバエツチング
処理を行うことにより多結晶シリコン・サイドウオール
６の上端部が第１のＣＶＤ−絶縁膜４の上面より２００
０〜４０００人程度低く形成される。

従ってベース窓５内に表出するコレクタ領域１面には同
程度の深さの凹部が形成される。

第１図（ｄｌ参照 次いで上記ベース窓５の内面を含む該主面上に厚さ例え
ば５０００人程度０第２のＣＶＤ−絶縁膜１０７を形成
する。

第１図ｔｅｌ参照 次いで第３のＲＩＥ処理による全面エツチング手段によ
り上記第２のｃｖｎ−絶縁膜１０７を選択的に除去して
該ベース窓５の側面に前記第２の多結晶シリコン・サイ
ドウオール６を覆う第２のＣｖＤ−絶縁膜サイドウオー
ル７を残留形成せしめる。

なおここで、第２の多結晶シリコン・サイドウオール６
の上端部が第２のＣＶＤ−絶縁膜サイドウノール７に完
全に覆われるためには、第２０Ｃｖロー絶縁膜１０７の
成長厚さは少なくとも第２の多結晶シリコン・サイドウ
オール６の厚さより厚くする必要があり、充分な耐圧を
確保するためには２倍以上であることが望ましい。

第１図（ｆｌ参照 次いでベース窓５を介してコレクタ領域１面に、内部ベ
ース形成用の硼素（Ｂ゛）を選択的にイオン注入した後
、所定の熱処理を行って上記注入硼素を活性化再分布せ
しめてｐ型内部ベース領域８を形成すると同時に、ｐ”
型巣１の多結晶シリコン・ベース引出し電極３からベー
ス窓５側面の多結晶シリコン・サイドウオール６を介し
てｎ型コレクタ領域ｌ内にｐ型不純物を固相−固相拡散
せしめて、前記ｐ型内部ベース領域８と接するｐ゛型外
部ベース領域９を形成する。

ここで該外部ベース領域９の幅は上記多結晶シリコン・
サイドウオール６の厚さにセルファラインして形成され
るのでサブミクロンの狭い幅に形成することが可能であ
り、且つその幅のばらつきも極めて小さく抑えられる。

第１図（ｆｌ参照 以後従来方法と同様にベース窓５上にｎ”型多結晶シリ
コン膜よりなるエミッタ電極１０を形成し、所定の熱処
理により上記エミッタ電極１０からｎ型不純物を固相−
固相拡散せしめてｐ型内部ベース領域８内にｎ゛型型巣
ミッタ領域１１形成し、以後図示しないが絶縁膜の形成
、金属配線の形成等がなされてセルファライン形バイポ
ーラトランジスタが完成する。

上記実施例から明らかなように本発明の方法においては
、外部ベースの固相−固相拡散のバスが気相成長で厚さ
が厳密に制御されるベース窓側面上のサイドウオール６
であるので、サブミクロン幅の外部ベース領域形成が可
能で、且つ幅のばらつきも極めて小さく抑えられる。

また同様に実施例から明らかなように、従来のサイドエ
ツチング手段を用いて形成したベース引出し電極下のア
ンダカソト部に固相−固相拡散のパスとなる多結晶シリ
コン層を充填する複雑な製造方法に比べ、製造工程は大
幅に簡略化される。

なお上記実施例に用いた多結晶シリコン層は高融点金属
珪化物（メタルシリサイド）等の導電体層であっても良
い。

又本発明の方法は、上記実施例と反対導電型のセルファ
ライン形バイポーラトランジスタにも適用される。

〔発明の効果〕

以上説明のように本発明によれば、セルファライン形バ
イポーラトランジスタの製造工程が簡略化され、且つ外
部ベース領域を均一な狭い幅で形成できる。

従って本発明はセルファライン形バイポーラトランジス
タの動作速度の向上及び製造原価低減、製造手番の短縮
に有効である。

【図面の簡単な説明】

第１図＋ａ）〜（川は本発明の製造方法の一実施例の工
程断面図、 第２図はセルファライン形バイポーラトランジスタの模
式平面図、 第３図（ａｌ〜（ｈｌは従来の製造方法の工程断面図で
ある。 図において、 １はｎ形コレクタ領域、 ２は第１の熱酸化Ｓｉ０ｇ膜、 ３はｐ″１型ベース引出し電極、 ４は第１のＣＶＤ−絶縁膜、 ５はベース窓、 ６は第２の多結晶シリコン・サイドウオール、７は第２
のＣｖＤ−絶縁膜サイドウオール、８はｐ型内部ベース
領域、 ９はｐ＋型外部ベース領域、 １０はｎ′″′″型多結晶シリコン・エミッタ電極、１
１はｎ°型エミッタ領域、 １０３はｐ□４型多結晶シリコン膜、 １０７は第２のＣＶＤ−絶縁膜 を示す。 木効訪方法ｎ−す絶賛・１ｎ工雑断市図第　　ｊ　　図 ４走来方法の工程断面図

Claims (1)

1. 【特許請求の範囲】 一導電型半導体基体（１）上に第１の絶縁膜（２）を形
   成し、該第１の絶縁膜（２）上に反対導電型を有する第
   １の導電体膜（３）を形成し、該第１の導電体膜（３）
   上に第２の絶縁膜（４）を積層形成する工程と、 上記積層膜に該半導体基体（１）面を表出する開孔（５
   ）を形成する工程と、 該開孔（５）の側面に、反対導電型を有する第２の導電
   体膜よりなり、上端部が該積層膜の上面より低い位置に
   ある第１のサイドウォール（６）を形成する工程と、 該開孔（５）の内面を含む該積層膜上に、該第１のサイ
   ドウォール（６）よりも厚い第３の絶縁膜（１０７）を
   形成する工程と、 基体面に垂直な方向に優勢な異方性ドライエッチング手
   段により該第３の絶縁膜（１０７）を選択的に除去し、
   該開孔（５）の側面に第３の絶縁膜（１０７）よりなり
   、該第１のサイドウォール（６）を完全に覆う第２のサ
   イドウォール（７）を残留形成せしめる工程と、 該第２のサイドウォール（７）を有する該開孔（５）を
   介して不純物を導入し該一導電型半導体基体（１）内に
   反対導電型内部ベース領域（８）を形成する工程と、 該第１のサイドウォール（６）を介し不純物を熱拡散せ
   しめて、該一導電型半導体基体（１）内に該内部ベース
   領域（８）に接する反対導電型外部ベース領域（９）を
   形成する工程と、 該第２のサイドウォール（７）を有する該開孔（５）内
   に一導電型を有する第３の導電体電極（１０）を形成す
   る工程と、 該第３の導電体電極（１０）から不純物を熱拡散させて
   、該反対導電型内部ベース領域（８）内に一導電型エミ
   ッタ領域（１１）を形成する工程とを含むことを特徴と
   するバイポーラトランジスタの製造方法。