JPS5931865B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、性能及び集積度を向上した５０５型の半導体
装置に関する。

一般に、５０５型半導体装置は、基板がサファイア、ス
ピネル等の絶縁物で形成され、また、基 ３０板上に作
成された島状の半導体層に素子を形成するもので、通常
の半導体装置の如＜、半導体基板上に成長せしめられた
半導体層に適当な素子間分離領域を作成し、その内側に
素子を形成するものとは著しく構造が相違している。

ｓ０Ｓ型半導体装置では、前記構造に基因する多くの好
ましい特性が得られはするものの、反面、その構造が原
因となつて、欠点も生じている。即ち、例えば、サファ
イア基板上に形成する半導体層が単結晶シリコンＳｉ層
である場合、その単結晶シリコン層の成長中或いは素子
の製作工程中にサファイア基板からアルミニウムＡｌが
ｐ型不純物として単結晶シリコン層中に侵入する。

また、サファイアとシリコンとの結晶構造が十分に一致
していないことなどにより積層不整や転位、小角度粒界
の格子欠陥が高い密度で存在する。このように、単結晶
シリコン層の質が悪いと、例えばＭＩＳ半導体装置では
、オフ状態のソース・ドレイン間に於けるリーク電流が
、基板をシリコン・バルクにしたものと比較すると２〜
５桁程度多くなり、また、電子の実効移動度が６０〜７
０チで、特にｎチャネルＭＩＳ半導体装置の高速化に好
ましくない影響を与える。本発明は、５０５半導体装置
に於ける基板一エピタキシャル成長層の界面での結晶性
の悪さが能動素子の特性に悪い影響を与えないように、
また、集積度を一層向上することができるようにするこ
とを目的とし、絶縁物基板上に下側一導電型半導体層及
び上側反対導電型半導体層から成るとともに該下漬←導
電型半導体層の一部が表面に延在され且つ側面が略垂直
形状を成す島状の半導体層が形成され、前記反対導電型
半導体層の一部に浅い一導電型不純物領域が形成され、
前記島状の半導体層に於ける一導電型半導体層と反対導
電型半導体層と一導電型不純物領域に互る側面には熱酸
化に依る薄い絶縁膜が形成され、その絶縁膜と相隣る島
状の半導体層との間に電極が埋設され且つ前記反対導電
型半導体層と一導電型不純物領域の表面及び前記一導電
型半導体層の側面に電極が形成されてなることを特徴と
する半導体装置、を提供するもので、以下これを詳細に
説明する。

本発明では、絶縁物基板上に縦型のシヨート・チヤネル
ＭＩＳ素子を形成することが特徴の一つとなつているも
ので、次に第１図乃至第１１図を参照して一実施例を説
明する。

第１図参照 （１）例えばサフアイア基板１に気相エビタキシヤル成
長法を適用し、高濃度の燐Ｐを含むｎ＋型シリコン層２
を０．５〜１μｍの厚さに成長させる。

このｎ＋型シリコン層２は、次にこの上に成長させるシ
リコン層に於ける少数キヤリヤのライフ・タイムを延長
させる役割を果すとともに、このシリコン層２をソース
或いはドレインとして用いることに依り、サフアイア基
板１とｎ＋型シリコン層２との界面近傍に於ける結晶性
の悪さに基因する種々の問題、例えば拡散異常、リーク
電流等に関する欠点を解消することができる。（２）再
び気相エピタキシヤル成長法を適用して、ｐ型シリコン
層３を厚さ１〜２μｍ程度に成長させる。

第２図参照 （３）例えばプラズマ・エツチング法を適用してシリコ
ン層２及び３のパターニングを行ない、所要数の島を形
成する。

第３図参照 （４）熱酸化法を適用し、二酸化シリコン膜４を形成す
る。

この場合、島の側面にも二酸化シリコン膜が形成される
ことは云うまでもない。第４図参照 （５）通常のフオト・エツチング法を適用し、二酸化シ
リコン膜４のパターニングを行ない、不純物拡散用窓４
Ａを形成する。

周、二酸化シリコン膜４のエツチングには通常の如く弗
酸ＨＦ系液を使用して良い。第５図参照 （６）例えば化学気相成長法を適用し、燐硅酸ガラス膜
５を形成する。

（７）熱処理を加え、燐硅酸ガラス膜５中の燐をシリコ
ン層３中に拡酸させてｎ＋型不純物領域である導電部６
を形成する。

導電部６の先端はｎ型シリコン層２に到達している。第
６図参照 （８）燐硅酸ガラス膜５及び二酸化シリコン膜４をエツ
チングして除去する。

伺、燐硅酸ガラス膜５のエツチングには弗酸＋弗化アン
モニウムＮＨ４Ｆ系液を使用して良い。（９）熱酸化法
を適用して新たに二酸化シリコン膜７を形成する。

第７図参照 ＡＯ）通常のフオト・エツチング法を適用して二酸化シ
リコン膜７のバターニングを行ない、不純物導入用窓７
Ａを形成する。

（社）例えばイオン注入法を適用し、不純物導入用窓７
Ａから燐などのｎ型不純物を注入し、浅いｎ＋型不純物
領域８を形成する。

第８図参照 Ｕ２）例えば機械的にラツピングを行なつて表面の二酸
化シリコン膜７を除去する。

第９図参照 （１３）残留する二酸化シリコン膜７の一部を覆うよう
にフオト・レジスト膜９を形成する。

（自）二酸化シリコン膜７のエツチングを行なつて空所
７Ｂを形成する。

向、上記１３），（１４）工程の代わりに、二酸化シリ
コン膜７を一旦全部除去した後厚いフイールド酸化膜を
全面に被着し、続いて空所７Ｂ部の島状シリコン層側壁
のフイールド酸化膜のみ選択的に除去し、その部分に薄
い熱酸化膜を形成する工程としてもよい。

第１０図参照 （１５）例えば蒸着法を適用してアルミニウム層１０を
形成する。

第１１図参照 （１６）通常のフオト・エツチング法を適用し、アルミ
ニウム層１０のパターニングを行ない、電極１１Ｅ，１
１Ｓ，１１Ｇ，１１ＤＧ等を形成する。

第１１図の構成に於いて、シリコン層２をドレイン領域
、ｎ＋型不純物領域８をソース領域、７をゲート絶縁膜
とすると、電極１１Ｓはソース電極、電極１１Ｇはゲー
ト電極、電極１１ＤＧはドレイン・ゲート共通電極とな
る。また、電極１１Ｅぱ半導体基板の役目を果している
シリコン層３を接地したり、バツク・ゲート電圧を印加
するのに利用できる。肯、図示例では、電極１１ＤＧが
ドレイン・ゲート共通電極となつているが、向つて右端
の素子の構成を変え、電極１１ＤＧに導電部６が当接す
るようにすれば、電極１１ＤＧは純然たるドレイン電極
になる。前記説明で判るように、本発明装置に於いては
、絶縁物基板上に島状の一導電型半導体層及び反対導電
型半導体層が順次形成さぺまた、その反対導電型半導体
層の一部に浅い一導電型不純物領域が形成された構造に
なつているので、前記一導電型半導体層及び一導電型不
純物領域のいずれか一方をドレイン領域、他方をソース
領域となし、また前記反対導電型半導体層をゲート領賊
即ちチヤネル形成領域として縦形ＭＩＳ電界効果素子を
形成すると、この素子は、絶縁物基板とその上に成長せ
しめられた半導体層との界面近傍に於ける半導体層の結
晶性の悪さは殆んど問題にならず、また、チヤネル形成
領域の長さ、即ちチャネル長は極めて短かくすることが
できるのは明らかであり、従つて、半導体装置としての
特性は著しく向上し且つ集積度も向上する。

また、通常の場合の半導体基板の役目をしている反対導
電型半導体層は接地したり、バツク・ゲート電圧を印加
したりすることができる。更にまた、本発明半導体装置
では、島と島との間にゲート絶縁膜となる絶縁膜及び電
極が埋設さべ例えば隣接する素子の電極を共通に採るこ
とができるので、平滑な装置表面を得ることができる。

【図面の簡単な説明】

第１図乃至第１１図は本発明一実施例の工程説明図であ
る。 図に於いて、１はサフアイア基板、２はｎ＋型シリコン
層、３はｐ型シリコン層、４は二酸化シリコン膜、５は
燐硅酸ガラス膜、６は導電臥 ７は二酸化シリコン膜、
８はｎ＋型不純物領域、９はフオト●レジスト膜、１０
はアルミニウム層、１１Ｅ，１１Ｓ，１１Ｇ，１１ＤＧ
は電極をそれぞれ示す。

Claims (1)

【特許請求の範囲】
1. １ 絶縁物基板上に下側一導電型半導体層及び上側反体
   導電型半導体層から成るとともに該下側一導電型半導体
   層の一部が表面に延在され且つ側面が略垂直形状を成す
   島状の半導体層が形成され、前記反対導電型半導体層の
   一部に浅い一導電型不純物領域が形成され、前記島状の
   半導体層に於ける一導電型半導体層と反対導電型半導体
   層と一導電型不純物領域に互る側面には熱酸化に依る薄
   い絶縁膜が形成され、その絶縁膜と相隣る島状の半導体
   層との間に電極が埋設され且つ前記反対導電型半導体層
   と一導電型不純物領域の表面及び前記一導電型半導体層
   の側面に電極が形成されてなることを特徴とする半導体
   装置。