KR0151260B1 - 필드산화막 형성방법 - Google Patents

필드산화막 형성방법 Download PDF

Info

Publication number
KR0151260B1
KR0151260B1 KR1019950020361A KR19950020361A KR0151260B1 KR 0151260 B1 KR0151260 B1 KR 0151260B1 KR 1019950020361 A KR1019950020361 A KR 1019950020361A KR 19950020361 A KR19950020361 A KR 19950020361A KR 0151260 B1 KR0151260 B1 KR 0151260B1
Authority
KR
South Korea
Prior art keywords
forming
conductive
layer
region
oxide film
Prior art date
Application number
KR1019950020361A
Other languages
English (en)
Other versions
KR970008412A (ko
Inventor
이석수
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950020361A priority Critical patent/KR0151260B1/ko
Publication of KR970008412A publication Critical patent/KR970008412A/ko
Application granted granted Critical
Publication of KR0151260B1 publication Critical patent/KR0151260B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/76208—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region using auxiliary pillars in the recessed region, e.g. to form LOCOS over extended areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 필드산화막 형성방법에 관한 것으로, 특히 P+/P층만이 선택적으로 HF 양극반응이 일어난다는 성질을 이용하여 활성층(활성영역)의 식각없이 보다 더 두꺼운(두께제한없는) 필드산화막(필드산화층)을 형성할 수 있도록 한 반도체 소자의 제조방법에 관한 것이다.
상기 목적을 달성하기 위한 본 발명의 필드산화막 형성방법은 반도체 기판의 필드영역 양측에 제1도전형 매몰층을 형성하는 제1공정과, 상기 제1도전형 매몰층간의 필드영역에 제2도전형 제1불순물영역을 형성하는 제2공정과, 상기 제1도전형 매몰층과 상기 제2도전형 제1불순물영역이 형성된 상기 반도체 기판에 제1도전형 에피층을 형성하는 제3공정과, 상기 제2도전형 제1불순물영역 상부의 제1도전형 에피층에 제2도전형 제1불순물영역과 접합되도록 제2도전형 제2불순물영역을 형성하는 제4공정과, 상기 제2도전형 제1, 제2불순물영역만을 선택적으로 HF 양극반응하여 PSL 영역을 형성하는 제5공정과, 상기 PSL층을 열산화처리하여 OPSL영역을 형성하는 제6공정을 포함하여 이루어짐을 특징으로 한다.

Description

필드산화막 형성방법
제1도는 종래의 필드산화막 형성방법에 대한 공정도.
제2도는 본 발명의 필드산화막 형성방법에 대한 공정도.
* 도면의 주요부분에 대한 부호의 설명
11 : P형 반도체기판 12 : N+형 매몰층
13 : 제1산화막 14 : 고농도 P형 불순물 이온주입
15 : 제1고농도 P형 불순물영역 16 : N형 에피층
17 : 제2산화막 18 : 질화막
19 : B2O320 : 제2고농도 P형 불순물영역
21 : PSL영역 22 : OPSL영역
본 발명은 필드산화막 형성방법에 관한 것으로, 특히 P+/P+층만이 선택적으로 HF 양극반응이 일어난다는 성질을 이용하여 활성층(활성영역)의 식각없이 보다 더 두꺼운(두께 제한없는) 필드산화막(격리산화층)을 형성할 수 있도록 한 반도체 소자의 제조방법에 관한 것이다.
이하 첨부된 도면을 참조하여 종래의 필드산화막 형성방법을 설명하면 다음과 같다.
제1도는 종래의 필드산화막 형성방법에 대한 공정도이다.
종래의 필드산화막 형성방법은 제1도 (a)에 도시한 바와같이 P형 바도체기판(1)에 고농도 N형 불순물 이온이 포함된 N+형 매몰층(buried layer)(2)을 일정 간격으로 형성하여 그 전면에 저농도 N형 에피층(3)을 에피택셜 성장시킨다.
이때 N형 에피층(3)의 두께는 형성될 필드산화막의 두께 및 스텝 커버리지(step coverage)를 고려하여 적절히 조정한다.
제1도 (b)와 같이 상기 전면에 산화막(4)과 질화막(5)을 적충하여 N+형 매몰층(3) 사이의 상부에 소정부위(필드산화막이 형성될 부분)을 패터닝하고 습식 식각을 실시하여 불필요한 부분을 제거한다.
제1도 (c)와 같이 산소 분위기에서 열처리하고 국부적으로 산화막을 성장시켜 필드산화막(6)을 형성한다(이때 질화막(5)이 형성된 부분은 산호확산이 거의 안되므로 산화막이 성장되지 않는다).
상기와 같이 종래의 필드산화막 형성방법은 두꺼운 필드산화막을 형성하기 위하여 N형 에피층을 식각한 후 국부산화막(LOCOS) 형성 방법으로 필드산화막을 형성하였다.
그러나 활성영역인 N형 에피층을 식각하므로써 식각에 따른 격자결함이 발생하여 소자간 누설(leakage)현상의 원인이 될 수 있고 필드산화막의 스텝 커버리지(step coverage)가 열악해질 수 있으며 여전히 필드산화막의 두께가 1.5~2.5㎛ 이하로 제한되는 근본적인 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 P+/P+층만이선택적으로 HF양극반응이 일어난다는 성질을 이용하여 활성층(활성영역)의 식각없이 보다 더 두꺼운(두께 제한없는) 필드산화막(격리산화층)을 형성할 수 있도록 한 필드산화막 형성방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 필드산화막 형성방법은 반도체 기판의 필드영역 양측에 제1도전형 매몰층을 형성하는 제1공정과, 상기 제1도전형 매몰층간의 필드영역에 제2도전형 제1불순물영역을 형성하는 제2공정과, 상기 제1도전형 매몰층과 상기 제2도전형 제1불순물영역이 형성된 상기 반도체기판에 제1도전형 에피층을 형성하는 제3공정과, 상기 제2도전형 제1불순물영역 상부의 제1도전형 에피층에 제2도전형 제1불순물영역과 접합되도록 제2도전형 제2불순물영역을 형성하는 제4공정과, 상기 제2도전형 제1, 제2불순물영역만을 선택적으로 HF 양극 반응하여 PSL영역을 형성하는 제5공정과, 상기 PSL층을 열산화처리하여 OPSL영역을 형성하는 제6공정을 포함하여 이루어짐을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 필드산화막 형성방법을 설명하면 다음과 같다.
제2도는 본 발명의 필드산화막 형성방법에 대한 공정도이다.
본 발명의 필드산화막 형성방법은 제2도 (a)와 같이 P형 반도체기판(11)에 고농도 N형 불순물이온이 포함된 N+형 매몰층(buried layer)(12)을 일정한 간격으로 형성한다.
제2도 (b)와 같이 상기 전면에 제1산화막(13)을 증착하여 상기 N+형 매몰층(12) 사이의 소정영역에 얇은 산화막이 형성되도록 선택적으로 부분 식각한 후 고농도 P형 불순물 이온주입(14)을 실시하여 드라이브 인(Drive in)확산으로 제1고농도 P형 불순물영역(15)을 형성한다.
제2도 (c)와 같이 상기 제1산화막(13)을 제거하여 전면에 저농동 N형 에피층(16)을 일정 두께로 성장시킨다.
제2도 (d)와 같이 상기 저농도 N형 에피층(16) 상부에 제2산화막(17)과 질화막(18)을 적층하여 제1고농도 P형 불순물층(15) 상부에 패터닝을 실시한 후, 고농도 P형 불순물 이온을 포함한 B2O3(19)를 도포하고 쇽(soak)공정을 실시하여 제1고농도 P형 불순물층(15)과 접합되도록 제2고농도 P형 불순물영역(2)을 형성한다.
이때 쇽(soak) 공정후 상기 질화막(18) 표면에 BSG(Boron Silicon Glass)층(도시되지 않음)이 형성된다.
제2도 (e)와 같이 상기 쇽(soak)공정시 형성된 BSG층을 BHF용액으로 제거한 후, 패터닝된 상기 제2산화막(17)과 상기 질화막(18)을 마스크로 이용하여 제1, 제2 고농도 P형 불순물영역(15, 20)만을 선택적으로 반응하도록 한 HF 양극공정으로 PSL(Phorous Silicon Layer)영역(21)을 형성한다.
제2도 (f)와 같이 상기 PSL(Phorous Silicon Layer)영역(21)을 산소 분위기에서 열처리하고 드라이브인(Drive in)하여 격리산화막(층)인 OPSL(Oxidized PSL)영역(22)을 형성한다.
상기와 같은 본 발명의 필드산화막 형성방법은 기존의 필드산화막(층)의 두께에 대한 제한(1.5㎛~2.5㎛이하)에서 벗어나 훨씬 두꺼운 산화층인 OPSL(Oxidized PSL) 영역을 쉽게 얻을 수 있으며, 필드산화막의 스텝 커버리지를 개선하고 활성영역인 저농도 N형 에피층의 식각을 필요로 하지 않으므로 소자간의 누설(leakage)현상을 극소화하는 효과가 있다.

Claims (2)

  1. 반도체 기판의 필드영역 양측에 제1도전형 매몰층을 형성하는 제1공정과, 상기 제1도전형 매몰층간의 필드영역에 제2도전형 제1불순물영역을 형성하는 제2공정과, 상기 제1도전형 매몰층과 상기 제2도전형 제1불순물영역이 형성된 상기 반도체 기판에 제1도전형 에피층을 형성하는 제3공정과, 상기 제2도전형 제1불순물영역 상부의 제1도전형 에피층에 제2도전형 제1불순물 영역과 접합되도록 제2도전형 제2불순물영역을 형성하는 제4공정과, 상기 제2도전형 제1, 제2불순물영역만을 선택적으로 HF 양극 반응하여 PSL영역을 형성하는 제5공정과, 상기 PSL층을 열산화처리하여 OPSL영역을 형성하는 제6공정을 포함하여 이루어짐을 특징으로 하는 필드산화막 형성방법.
  2. 제1항에 있어서, 제2도전형 제2불순물영역을 형성하는 공정은 기판상에 절연막을 증착하고 불순물 형성영역의 절연막을 선택적으로 제거한 다음 B2O3를 도포하여 쇽(soak)공정으로 형성함을 특징으로 하는 필드산화막 형성방법.
KR1019950020361A 1995-07-11 1995-07-11 필드산화막 형성방법 KR0151260B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950020361A KR0151260B1 (ko) 1995-07-11 1995-07-11 필드산화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950020361A KR0151260B1 (ko) 1995-07-11 1995-07-11 필드산화막 형성방법

Publications (2)

Publication Number Publication Date
KR970008412A KR970008412A (ko) 1997-02-24
KR0151260B1 true KR0151260B1 (ko) 1998-12-01

Family

ID=19420331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950020361A KR0151260B1 (ko) 1995-07-11 1995-07-11 필드산화막 형성방법

Country Status (1)

Country Link
KR (1) KR0151260B1 (ko)

Also Published As

Publication number Publication date
KR970008412A (ko) 1997-02-24

Similar Documents

Publication Publication Date Title
KR920001033B1 (ko) 반도체장치의 제조방법
US5151381A (en) Method for local oxidation of silicon employing two oxidation steps
JPH0352224B2 (ko)
KR100197648B1 (ko) 반도체소자의 소자분리 절연막 형성방법
US7391077B2 (en) Vertical type semiconductor device
KR100319620B1 (ko) 반도체 소자의 격리구조 및 그 제조방법
JP3628362B2 (ja) 半導体装置の隔離構造の製造方法
KR100319615B1 (ko) 반도체 장치에서의 소자격리방법
KR0151260B1 (ko) 필드산화막 형성방법
KR100244272B1 (ko) 반도체소자의 격리막 형성방법
JPS62232142A (ja) 半酸化物分離デバイスを製作するための方法
JPH07245400A (ja) 電界効果型トランジスタとその製造方法
KR100512173B1 (ko) 반도체 기판의 형성 방법
JPS5931865B2 (ja) 半導体装置
KR0157965B1 (ko) 에스오아이구조와 그 제조방법
JP3157595B2 (ja) 誘電体分離基板
JPH0313745B2 (ko)
KR100305205B1 (ko) 반도체소자의제조방법
KR19980084714A (ko) 반도체소자의 분리영역 제조방법
KR100211981B1 (ko) 바이폴라 트랜지스터의 컬렉터 형성방법
KR0131717B1 (ko) 반도체 소자의 소자 분리막 제조방법
KR930010726B1 (ko) 반도체 장치의 소자분리방법
KR930001565B1 (ko) 씨 모스 트랜지스터 제조방법
KR940008322B1 (ko) 반도체장치의 제조방법
KR19990047732A (ko) 반도체 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee