KR100244272B1 - 반도체소자의 격리막 형성방법 - Google Patents

반도체소자의 격리막 형성방법 Download PDF

Info

Publication number
KR100244272B1
KR100244272B1 KR1019970014257A KR19970014257A KR100244272B1 KR 100244272 B1 KR100244272 B1 KR 100244272B1 KR 1019970014257 A KR1019970014257 A KR 1019970014257A KR 19970014257 A KR19970014257 A KR 19970014257A KR 100244272 B1 KR100244272 B1 KR 100244272B1
Authority
KR
South Korea
Prior art keywords
film
isolation
forming
oxide film
insulating
Prior art date
Application number
KR1019970014257A
Other languages
English (en)
Other versions
KR19980077231A (ko
Inventor
임준희
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970014257A priority Critical patent/KR100244272B1/ko
Priority to US09/057,563 priority patent/US6090682A/en
Priority to JP10104441A priority patent/JPH10308448A/ja
Publication of KR19980077231A publication Critical patent/KR19980077231A/ko
Application granted granted Critical
Publication of KR100244272B1 publication Critical patent/KR100244272B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 소자의 콘택 형성 위치에 관계없이 안정적인 유효 격리 거리를 확보할 수 있는 반도체소자의 격리막 형성방법에 관한 것으로, 반도체기판상에 제 1 및 제 2 절연막을 차례로 형성하는 단계;격리영역을 정의하여 상기 격리영역의 제 2 및 제 1 절연막을 제거하는 단계;상기 격리영역의 상기 반도체기판을 열산화하여 필드산화막을 형성하는 단계;상기 필드산화막을 포함한 제 2 절연막 전면에 불순물 이온을 주입하고 열처리하여 상기 필드산화막 표면에 상부 격리절연막을 형성하는 단계;상기 제 2 및 제 1 절연막을 제거하는 단계를 포함하여 이루어진다.

Description

반도체소자의 격리막 형성방법{Method for forming isolation hayer in semiconductor device}
본 발명은 반도체소자의 격리막에 관한 것으로 특히, 소자의 콘택 형성 위치에 관계없이 안정적인 유효 격리 거리를 확보할 수 있는 반도체소자의 격리막 형성방법에 관한 것이다.
반도체 소자가 점차로 고집적화함에 따라 그에 따른 여러가지 고집적화 방법중 소자격리영역(Field Region)과, 소자형성영역인 활성영역(Active Region)의 크기를 축소하는 방법들이 제안되고 있다. 일반적인 소자격리영역의 형성기술로는 로코스(LOCOS : LOCal Oxidation of Silicon) 공정을 사용하였다. 이러한 로코스 공정을 이용한 격리영역 형성공정은 그 공정이 간단하고 재현성이 우수하다는 장점이 있어 많이 사용되고 있다.
이와 같은 종래 반도체소자의 격리막 형성방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 1a 내지 도 1e는 종래 반도체소자의 격리막 형성공정 단면도이다.
먼저, 도 1a에 나타낸 바와 같이, 반도체기판(1)상에 산화막(2)과 질화막(3)을 차례로 형성한다. 이어서, 격리영역(F) 및 활성영역(A)을 정의하여 상기 격리영역(F)의 질화막(3) 및 산화막(2)을 선택적으로 패터닝(포토리소그래피공정 + 식각공정)하여 격리영역(F)의 반도체기판(1) 상면을 노출시킨다.
도 1b에 나타낸 바와 같이, 상기 노출된 반도체기판(1)을 열산화하여 필드산화막(4)을 형성한다. 이때, 상기 질화막(3)이 형성된 부분은 산소의 확산이 거의 안되므로 필드산화막(4)이 형성되지 않는다.
도 1c에 나타낸 바와 같이, 상기 질화막(3) 및 산화막(2)을 제거한다. 이어서, 상기 활성영역(A)으로 정의된 반도체기판(1)상에 게이트전극(도시하지 않음)을 형성한후 상기 게이트 전극 양측면의 반도체기판(1)에 소오스/드레인으로 사용할 불순물 영역(5)을 형성한다.
도 1d에 나타낸 바와 같이, 상기 불순물 영역(5) 및 필드산화막(4) 전면에 층간산화막(6)을 형성한다. 이어서, 콘택홀 형성영역을 정의하여 상기 층간산화막(6)을 선택적으로 제거하여 콘택홀(7)을 형성한다. 이때, 반도체소자가 고집적화함에 따라 발생하기 쉬운 미스얼라인으로 층간산화막(6)과 식각선택비가 동일한 필드산화막(4)도 소정 간격 식각되었다. 이때, 전체적인 격리영역(F)의 폭은 F'정도가 된다.
도 1e에 나타낸 바와 같이, 상기 콘택홀(7)을 포함한 층간산화막(6)전면에 전도성막(8)을 형성한후 상기 콘택홀(7) 및 콘택홀(7)에 인접한 층간산화막(6)상에만 남도록 선택적으로 패터닝한다.
종래 반도체소자의 격리막 형성방법에 있어서는 반도체소자의 고집적화가 진행됨에 따라 소자 형성시의 격리영역 폭인 F가 미스얼라인등이 발생하였을 경우 F'으로 축소되어 최종적인 유효 격리거리가 짧아져 반도체소자의 격리영역으로서의 신뢰도를 저하시키는 문제점이 발생하였다.
또한, 상기한 바와 같은 문제를 해결하기 위하여는 적정 유효 격리거리인 F를 크게하여야 하는데, 그와 같은 경우는 필드산화막을 처음부터 넓게 형성하여야 하므로 반도체소자의 고집적화에 문제가 발생하였다.
본 발명은 상기한 바와 같은 종래 반도체소자의 격리막 형성방법의 문제점을 해결하기 위하여 안출한 것으로, 층간산화막과 식각선택비가 다른 절연막을 필드산화막 상층에 형성하여 콘택홀 형성을 위한 식각공정시 유효 격리거리를 확보하기에 적당하도록한 반도체소자의 격리막 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e는 종래 반도체소자의 격리막 형성공정 단면도
도 2는 본 발명 반도체소자의 격리막 단면구조도
도 3a 내지 도 3f는 본 발명 반도체소자의 격리막 형성공정 단면도
도면의 주요부분에 대한 부호의 설명
11 : 반도체기판 12 : 산화막
13 : 질화막 14 : 하부 격리절연막
15 : 상부 격리절연막 16 : 불순물 영역
17 : 층간산화막 18 : 콘택홀
19 : 전도성막
본 발명에 따른 반도체소자의 격리막 형성 방법은 반도체기판상에 제 1 및 제 2 절연막을 차례로 형성하는 단계;격리영역을 정의하여 상기 격리영역의 제 2 및 제 1 절연막을 제거하는 단계;상기 격리영역의 상기 반도체기판을 열산화하여 필드산화막을 형성하는 단계;상기 필드산화막을 포함한 제 2 절연막 전면에 불순물 이온을 주입하고 열처리하여 상기 필드산화막 표면에 상부 격리절연막을 형성하는 단계;상기 제 2 및 제 1 절연막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이와 같은 본 발명 반도체소자의 격리막 형성방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명 반도체소자의 격리막 단면 구조도이고, 도 3a 내지 도 3f는 본 발명 반도체소자의 격리막 형성공정 단면도이다.
본 발명에 따른 반도체소자의 격리막은 도 2에서와 같이, 격리영역(F) 및 활성영역(A)으로 정의된 반도체기판(11)의 격리영역(F)에 형성된 하부 격리절연막(14)과, 상기 하부 격리절연막(14)상에 형성된 상부 격리절연막(15)을 포함한다.
이때, 상기 상부 격리절연막(15)은 상기 하부 격리절연막(14)과 식각선택비가 다른 물질로 이루어지며 바람직하게는 상기 하부 격리절연막(14)은 산화막으로 형성하며, 상기 상부 격리절연막(15)은 질화막으로 형성한다.
이와 같은 본 발명 반도체소자의 격리막 형성방법을 첨부된 도면을 참조하여 설명하기로 한다.
먼저, 도 3a에 나타낸 바와 같이, 반도체기판(11)상에 산화막(12)과 질화막(13)을 차례로 형성한다.
이어서, 격리영역(F) 및 활성영역(A)을 정의하여 상기 격리영역의 질화막(13) 및 산화막(12)을 선택적으로 패터닝(포토리소그래피공정 + 식각공정)하여 격리영역(F)의 반도체기판(11) 상면을 노출시킨다.
도 3b에 나타낸 바와 같이, 상기 노출된 반도체기판(11)을 열산화하여 격리영역(F)에 필드산화막인 하부 격리절연막(14)을 형성한다. 이때, 상기 질화막(13)이 형성된 부분은 산소의 확산이 거의 안되므로 필드산화막이 형성되지 않는다.
도 3c에 나타낸 바와 같이, 상기 하부 격리절연막(14)을 포함한 질화막(13) 전면에 질소이온을 주입하여 상기 하부 격리절연막(14)의 표면에 질화막화(化)(SiXNYOZ)한 상부 격리절연막(15)을 형성한다.
즉, 필드산화막인 하부 격리절연막(14)에 1015~ 1016/㎠의 질소이온을 주입한후 900 ~950℃로 20 ~ 40분간 열처리하면, 상기 하부 격리절연막(14)의 상측 표면에 질화막층인 상부 격리절연막(15)이 형성되는 것이다.
이와 같이, 질소 이온 주입 공정 및 열처리 공정으로 상부 격리절연막(15)을 형성하는 이유는 하부 격리 절연막(14)상에 질화막을 별도의 증착 공정으로 증착 형성한후에 선택적으로 식각하는 경우에는 기판에 식각 손상이 있을 수 있고, 별도의 증착에 따른 공정의 복잡성 및 단차 증가의 문제가 있기 때문이다.
도 3d에 나타낸 바와 같이, 상기 질화막(13) 및 산화막(12)을 제거한다. 이어서, 상기 활성영역(A)으로 정의된 반도체기판(11)상에 게이트전극(도시하지 않음)을 형성한후 상기 게이트 전극 양측면의 반도체기판(11)에 소오스/드레인으로 사용할 불순물 영역(16)을 형성한다.
도 3e에 나타낸 바와 같이, 상기 불순물 영역(16) 및 필드산화막(14) 전면에 층간산화막(17)을 형성한다.
이어서, 콘택홀 형성영역을 정의하여 상기 층간산화막(17)을 선택적으로 패터닝(포토리소그래피공정 + 식각공정)하여 콘택홀(18)을 형성한다.
이때, 반도체소자가 고집적화함에따른 미스얼라인이 발생하였으나, 상기 상부 격리절연막(15)은 질화막층으로 형성되어 있으므로 상기 층간산화막(17)과 식각선택비가 달라 층간산화막(17)에 대한 콘택홀(18) 형성공정시 상기 격리영역(F)의 폭은 거의 줄어들지 않았음을 보여준다.
즉, 상기 상부 격리절연막(15)이 층간산화막(17)에 대한 콘택홀(18) 형성공정중 하부 격리절연막(14)에 대한 에치-스토퍼층으로 작용한 것이다.
도 3f에 나타낸 바와 같이, 상기 콘택홀(18)을 포함한 층간산화막(17)전면에 전도성막(19)을 형성한후 상기 콘택홀(18) 및 콘택홀(18)에 인접한 층간산화막(17)상에만 남도록 상기 전도성막(19)을 선택적으로 패터닝한다.
본 발명에 따른 반도체소자의 격리막 형성방법은 다음과 같은 효과가 있다.
일반적으로 층간절연막을 형성하는 물질인 산화막과 식각선택비가 다른 질화막층을 필드산화막의 상부에 격리절연막으로 형성하여, 콘택홀 형성시 고집적화에 따른 미스얼라인이 발생하였을 경우에도 안정적인 유효 격리거리를 확보하여 신뢰도 높이는 효과가 있다.

Claims (5)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 반도체기판상에 제 1 및 제 2 절연막을 차례로 형성하는 단계;
    격리영역을 정의하여 상기 격리영역의 제 2 및 제 1 절연막을 제거하는 단계;
    상기 격리영역의 상기 반도체기판을 열산화하여 필드산화막을 형성하는 단계;
    상기 필드산화막을 포함한 제 2 절연막 전면에 불순물 이온을 주입하고 열처리하여 상기 필드산화막 표면에 상부 격리절연막을 형성하는 단계;
    상기 제 2 및 제 1 절연막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 격리막 형성방법.
  5. 제 4 항에 있어서, 상기 불순물 이온은 질소이온인 것을 특징으로 하는 반도체소자의 격리막 형성방법.
KR1019970014257A 1997-04-17 1997-04-17 반도체소자의 격리막 형성방법 KR100244272B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970014257A KR100244272B1 (ko) 1997-04-17 1997-04-17 반도체소자의 격리막 형성방법
US09/057,563 US6090682A (en) 1997-04-17 1998-04-09 Isolation film of semiconductor device and method for fabricating the same comprising a lower isolation film with a upper isolation film formed on top
JP10104441A JPH10308448A (ja) 1997-04-17 1998-04-15 半導体デバイスの隔離膜及びその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970014257A KR100244272B1 (ko) 1997-04-17 1997-04-17 반도체소자의 격리막 형성방법

Publications (2)

Publication Number Publication Date
KR19980077231A KR19980077231A (ko) 1998-11-16
KR100244272B1 true KR100244272B1 (ko) 2000-03-02

Family

ID=19503094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970014257A KR100244272B1 (ko) 1997-04-17 1997-04-17 반도체소자의 격리막 형성방법

Country Status (3)

Country Link
US (1) US6090682A (ko)
JP (1) JPH10308448A (ko)
KR (1) KR100244272B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204788A (ja) 1998-01-19 1999-07-30 Toshiba Corp 半導体装置およびその製造方法
US20070132056A1 (en) * 2005-12-09 2007-06-14 Advanced Analogic Technologies, Inc. Isolation structures for semiconductor integrated circuit substrates and methods of forming the same
JP2009123773A (ja) * 2007-11-12 2009-06-04 Toshiba Corp 半導体装置、及び半導体装置製造用マスクパターン
KR101005141B1 (ko) * 2008-05-26 2011-01-04 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
US20090315121A1 (en) * 2008-06-19 2009-12-24 Chartered Semiconductor Manufacturing, Ltd. Stable stress dielectric layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0387021A (ja) * 1989-05-02 1991-04-11 Toshiba Corp 半導体装置の製造方法
JPH0541454A (ja) * 1991-08-06 1993-02-19 Nec Kyushu Ltd 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4897364A (en) * 1989-02-27 1990-01-30 Motorola, Inc. Method for locos isolation using a framed oxidation mask and a polysilicon buffer layer
US5316965A (en) * 1993-07-29 1994-05-31 Digital Equipment Corporation Method of decreasing the field oxide etch rate in isolation technology
US5821153A (en) * 1996-12-09 1998-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method to reduce field oxide loss from etches

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0387021A (ja) * 1989-05-02 1991-04-11 Toshiba Corp 半導体装置の製造方法
JPH0541454A (ja) * 1991-08-06 1993-02-19 Nec Kyushu Ltd 半導体装置

Also Published As

Publication number Publication date
KR19980077231A (ko) 1998-11-16
US6090682A (en) 2000-07-18
JPH10308448A (ja) 1998-11-17

Similar Documents

Publication Publication Date Title
US6188104B1 (en) Trench DMOS device having an amorphous silicon and polysilicon gate
KR100286073B1 (ko) 측벽막을 갖는 mosfet의 제조 방법
KR100366923B1 (ko) 에스오아이 기판 및 이의 제조방법
KR0157875B1 (ko) 반도체 장치의 제조방법
KR100244272B1 (ko) 반도체소자의 격리막 형성방법
JP3039978B2 (ja) 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法
KR0152909B1 (ko) 반도체장치의 격리구조의 제조방법
US6316804B1 (en) Oxygen implant self-aligned, floating gate and isolation structure
JP3173114B2 (ja) 薄膜トランジスタ
JPS6252950B2 (ko)
JPH07245400A (ja) 電界効果型トランジスタとその製造方法
US5620911A (en) Method for fabricating a metal field effect transistor having a recessed gate
JP2002164537A (ja) 半導体装置及びその製造方法
KR100291823B1 (ko) 반도체소자의제조방법
KR0131992B1 (ko) 반도체 소자 및 그 제조방법
RU2107972C1 (ru) Способ изготовления биполярных планарных n-p-n-транзисторов
KR100192538B1 (ko) 반도체 소자의 제조방법
JPH11354650A (ja) 半導体装置およびその製造方法
KR100359162B1 (ko) 트랜지스터의 제조 방법
KR0170891B1 (ko) 반도체 모스펫 제조방법
KR100246099B1 (ko) 반도체 소자 분리 방법
JPH07283300A (ja) 半導体装置及びその製造方法
KR100228274B1 (ko) 반도체장치의 제조방법
KR0167231B1 (ko) 반도체장치의 격리방법
KR100215699B1 (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071025

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee