JPH07245400A - 電界効果型トランジスタとその製造方法 - Google Patents
電界効果型トランジスタとその製造方法Info
- Publication number
- JPH07245400A JPH07245400A JP6036873A JP3687394A JPH07245400A JP H07245400 A JPH07245400 A JP H07245400A JP 6036873 A JP6036873 A JP 6036873A JP 3687394 A JP3687394 A JP 3687394A JP H07245400 A JPH07245400 A JP H07245400A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- trench
- effect transistor
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000012535 impurity Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 230000003647 oxidation Effects 0.000 claims abstract description 21
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 13
- 238000001947 vapour-phase growth Methods 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- 238000000927 vapour-phase epitaxy Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 18
- 230000015556 catabolic process Effects 0.000 abstract description 17
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000001154 acute effect Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【構成】Ｕ−ＭＯＳ ＦＥＴのトレンチ３１の内部表面
３２と基板１１上に形成するゲ−ト絶縁膜を、熱酸化に
より形成する第一の酸化膜４１と、ＣＶＤ法による第二
の酸化膜４２の二層構造により構成する。 【効果】ゲ−ト絶縁膜を、二層構造とすることにより、
不純物の拡散領域とその濃度を所望の値としたままで、
ゲ−ト耐圧を向上させることができ、素子の信頼性と歩
留まりを向上させることができる。
３２と基板１１上に形成するゲ−ト絶縁膜を、熱酸化に
より形成する第一の酸化膜４１と、ＣＶＤ法による第二
の酸化膜４２の二層構造により構成する。 【効果】ゲ−ト絶縁膜を、二層構造とすることにより、
不純物の拡散領域とその濃度を所望の値としたままで、
ゲ−ト耐圧を向上させることができ、素子の信頼性と歩
留まりを向上させることができる。
Description
【０００１】
【産業上の利用分野】本発明は電界効果型トランジスタ
とその製造方法、特に縦型電解効果型トランジスタのゲ
−ト絶縁膜とその製造方法に関する。
とその製造方法、特に縦型電解効果型トランジスタのゲ
−ト絶縁膜とその製造方法に関する。
【０００２】
【従来の技術】電界効果型トランジスタのうち、特にＭ
ＯＳ ＦＥＴの中の縦型電界効果型トランジスタは、近
年の半導体製造技術や回路設計技術の発展にともない高
耐圧、大電力設計が可能となりパワ−デバイスとしてそ
の地位を確保している。この高耐圧縦型電界効果型トラ
ンジスタの代表的な構造の一つとしてとして、Ｕ字型構
造（以下、Ｕ−ＭＯＳ ＦＥＴと称する）のものがあげ
られる。これは特開平１−１９２１７４号公報や、特開
平４−２２９６６２号公報等に記載されている。このＵ
−ＭＯＳ ＦＥＴは、チャネル形成が縦型であり、基板
上の占有面積が少なく高集積度が得やすいため、今後も
期待できるデバイスの一つである。
ＯＳ ＦＥＴの中の縦型電界効果型トランジスタは、近
年の半導体製造技術や回路設計技術の発展にともない高
耐圧、大電力設計が可能となりパワ−デバイスとしてそ
の地位を確保している。この高耐圧縦型電界効果型トラ
ンジスタの代表的な構造の一つとしてとして、Ｕ字型構
造（以下、Ｕ−ＭＯＳ ＦＥＴと称する）のものがあげ
られる。これは特開平１−１９２１７４号公報や、特開
平４−２２９６６２号公報等に記載されている。このＵ
−ＭＯＳ ＦＥＴは、チャネル形成が縦型であり、基板
上の占有面積が少なく高集積度が得やすいため、今後も
期待できるデバイスの一つである。
【０００３】ここで従来のＵ−ＭＯＳ ＦＥＴのトレン
チ周辺の基本的な構造を、図２を用いて説明する。この
構造としては、Ｎ型の半導体基板１０１上に形成された
Ｎ-型の不純物半導体からなるドレイン領域１０２と、
上記ドレイン領域内に形成されたＰ型不純物からなるベ
−ス領域１０３と、上記ベ−ス領域の上部に形成された
Ｎ- 型の不純物半導体からなるソ−ス領域１０４と、上
記ベ−ス領域を貫きドレイン領域に達するように形成さ
れたトレンチ１０６内に、熱酸化によって形成される酸
化膜１０７を介して、不純物がド−プされたポリシリコ
ンによって形成されるゲ−ト電極１０５より構成され
る。
チ周辺の基本的な構造を、図２を用いて説明する。この
構造としては、Ｎ型の半導体基板１０１上に形成された
Ｎ-型の不純物半導体からなるドレイン領域１０２と、
上記ドレイン領域内に形成されたＰ型不純物からなるベ
−ス領域１０３と、上記ベ−ス領域の上部に形成された
Ｎ- 型の不純物半導体からなるソ−ス領域１０４と、上
記ベ−ス領域を貫きドレイン領域に達するように形成さ
れたトレンチ１０６内に、熱酸化によって形成される酸
化膜１０７を介して、不純物がド−プされたポリシリコ
ンによって形成されるゲ−ト電極１０５より構成され
る。
【０００４】次に従来のＵ−ＭＯＳ ＦＥＴの製造方法
を図３（ａ）〜（ｃ）を用いて説明する。まず、図３
（ａ）の工程は半導体基板上に各層を形成し、各不純物
領域を形成する工程であり、半導体基板２０１上に気相
成長法によってエピタキシャル層２０２（以下、半導体
基板または単に基板）を形成し、Ｎ型のドレイン領域を
形成する。次に半導体基板内のドレイン領域の上部にＰ
型の不純物を導入し、拡散を行いベ−ス領域２０３を形
成する。次に半導体基板内の上記ベ−スの領域の上部に
Ｎ型の不純物を導入し、拡散を行いソ−ス領域２０４を
形成する。
を図３（ａ）〜（ｃ）を用いて説明する。まず、図３
（ａ）の工程は半導体基板上に各層を形成し、各不純物
領域を形成する工程であり、半導体基板２０１上に気相
成長法によってエピタキシャル層２０２（以下、半導体
基板または単に基板）を形成し、Ｎ型のドレイン領域を
形成する。次に半導体基板内のドレイン領域の上部にＰ
型の不純物を導入し、拡散を行いベ−ス領域２０３を形
成する。次に半導体基板内の上記ベ−スの領域の上部に
Ｎ型の不純物を導入し、拡散を行いソ−ス領域２０４を
形成する。
【０００５】続いて図３（ｂ）の工程はフォトレジスト
をマスクとして、半導体基板にトレンチを形成する工程
であり、半導体基板表面に酸化膜２１１を形成し、この
表面にフォトレジストを塗布し、これをトレンチ開口用
にパタ−ニングする。これをマスクとして上記のソ−ス
領域とベ−ス領域を貫き、ドレイン領域まで達するよう
に異方性エッチングにより、トレンチ２１２を形成す
る。
をマスクとして、半導体基板にトレンチを形成する工程
であり、半導体基板表面に酸化膜２１１を形成し、この
表面にフォトレジストを塗布し、これをトレンチ開口用
にパタ−ニングする。これをマスクとして上記のソ−ス
領域とベ−ス領域を貫き、ドレイン領域まで達するよう
に異方性エッチングにより、トレンチ２１２を形成す
る。
【０００６】続いて図３（ｃ）の工程はトレンチの側面
に絶縁膜として酸化膜を形成し、導電体を埋め込む工程
であり、酸化膜２１１を剥離しトレンチ表面及び基板表
面に熱酸化により新たに酸化膜２２１を形成し、これを
ゲ−ト絶縁膜とする。次に、ゲ−ト絶縁膜が形成された
トレンチ内に、不純物が導入されたポリシリコンを導電
体として埋め込み、ゲ−ト電極２２２が形成される。以
上の工程により、Ｕ−ＭＯＳ ＦＥＴのトレンチ部が形
成される。
に絶縁膜として酸化膜を形成し、導電体を埋め込む工程
であり、酸化膜２１１を剥離しトレンチ表面及び基板表
面に熱酸化により新たに酸化膜２２１を形成し、これを
ゲ−ト絶縁膜とする。次に、ゲ−ト絶縁膜が形成された
トレンチ内に、不純物が導入されたポリシリコンを導電
体として埋め込み、ゲ−ト電極２２２が形成される。以
上の工程により、Ｕ−ＭＯＳ ＦＥＴのトレンチ部が形
成される。
【０００７】従来の製造方法によれば、このＵ−ＭＯＳ
ＦＥＴはセル密度、すなわち集積度を上げて、オン抵
抗を低減させるのには有利である。従来の装置のオン抵
抗は１．７ｍΩ／ｃｍ2 程度である。これはトレンチを
深く形成することにより、チャネル領域を大きく形成す
ることができるためである。但し、トレンチを深く形成
すると、トレンチの表面積が増加するためゲ−ト耐圧は
低下する。また、図４は図３（ｃ）に示す、トレンチ２
１２上部のコ−ナ−Ａの部分を拡大して示している。こ
のトレンチ上部のコ−ナ−Ａにおいてソース領域２０４
が鋭角に酸化され、熱酸化により形成された酸化膜２１
１がコーナー突端３０１で薄く形成され、電界の集中が
起こりゲ−ト耐圧が低下する。
ＦＥＴはセル密度、すなわち集積度を上げて、オン抵
抗を低減させるのには有利である。従来の装置のオン抵
抗は１．７ｍΩ／ｃｍ2 程度である。これはトレンチを
深く形成することにより、チャネル領域を大きく形成す
ることができるためである。但し、トレンチを深く形成
すると、トレンチの表面積が増加するためゲ−ト耐圧は
低下する。また、図４は図３（ｃ）に示す、トレンチ２
１２上部のコ−ナ−Ａの部分を拡大して示している。こ
のトレンチ上部のコ−ナ−Ａにおいてソース領域２０４
が鋭角に酸化され、熱酸化により形成された酸化膜２１
１がコーナー突端３０１で薄く形成され、電界の集中が
起こりゲ−ト耐圧が低下する。
【０００８】
【発明が解決しようとする課題】従来のトレンチ内に形
成されるゲ−ト絶縁膜は、摂氏１０００度の酸素雰囲気
中で５０nmの厚さで熱酸化により形成される酸化膜であ
る。しかしながら、トレンチ内の汚染物除去の工程にお
いて、弗酸系のウエット処理により行うために、トレン
チの側面が浸蝕されトレンチ上部のコ−ナ−が鋭角にな
る。さらに、上記の熱酸化によって表面にゲ−ト酸化膜
を形成する際に、トレンチ上部のコ−ナ−は酸化されさ
らに鋭角に形成されてしまう。このためこのコ−ナ−に
おいて、酸化膜が他の部分に比べ薄く形成されてしまう
ため、耐圧が低下してしまう。また、コ−ナ−が鋭角に
形成されているため、この部分へ電界が集中してしまい
ゲ−ト耐圧が低下してしまうという問題点がある。
成されるゲ−ト絶縁膜は、摂氏１０００度の酸素雰囲気
中で５０nmの厚さで熱酸化により形成される酸化膜であ
る。しかしながら、トレンチ内の汚染物除去の工程にお
いて、弗酸系のウエット処理により行うために、トレン
チの側面が浸蝕されトレンチ上部のコ−ナ−が鋭角にな
る。さらに、上記の熱酸化によって表面にゲ−ト酸化膜
を形成する際に、トレンチ上部のコ−ナ−は酸化されさ
らに鋭角に形成されてしまう。このためこのコ−ナ−に
おいて、酸化膜が他の部分に比べ薄く形成されてしまう
ため、耐圧が低下してしまう。また、コ−ナ−が鋭角に
形成されているため、この部分へ電界が集中してしまい
ゲ−ト耐圧が低下してしまうという問題点がある。
【０００９】このコ−ナ−への電界の集中を緩和するた
めに、コ−ナ−の酸化膜に丸みを持たせる目的で、酸化
膜をさらに厚く形成する場合には、熱酸化工程の温度を
上げ、時間をかけることにより可能ではある。しかし、
すでに不純物の拡散領域が形成されている後の工程とな
るので、この熱酸化によりさらに不純物の拡散が行われ
ることとなる。このため、不純物の濃度と領域の制御が
困難となるために、ゲ−ト酸化膜の膜厚は、上記以上に
厚くすることは行われていないのが現状である。また、
不純物の拡散を起こさずに熱酸化により酸化膜を厚く形
成することができたとしても、しきい値電圧等のトラン
ジスタの特性が悪化するため、熱酸化によって形成され
るゲ−ト絶縁膜の膜厚には限界がある。
めに、コ−ナ−の酸化膜に丸みを持たせる目的で、酸化
膜をさらに厚く形成する場合には、熱酸化工程の温度を
上げ、時間をかけることにより可能ではある。しかし、
すでに不純物の拡散領域が形成されている後の工程とな
るので、この熱酸化によりさらに不純物の拡散が行われ
ることとなる。このため、不純物の濃度と領域の制御が
困難となるために、ゲ−ト酸化膜の膜厚は、上記以上に
厚くすることは行われていないのが現状である。また、
不純物の拡散を起こさずに熱酸化により酸化膜を厚く形
成することができたとしても、しきい値電圧等のトラン
ジスタの特性が悪化するため、熱酸化によって形成され
るゲ−ト絶縁膜の膜厚には限界がある。
【００１０】このように、従来のＵ−ＭＯＳ ＦＥＴの
製造方法によれば、トレンチ表面の酸化膜形成工程にお
いて、トレンチ上部のコ−ナ−が鋭角となり、ゲ−ト絶
縁膜が薄く形成されてしまい、ここに電界の集中が起こ
りゲ−ト耐圧が低下するという問題点がある。またゲ−
ト酸化膜を厚く形成すると、その形成の工程において、
不純物領域の不必要な拡散が起こったり、トランジスタ
の特性が悪化するという問題点がある。本発明はこのよ
うな問題点を解決するもので、ゲート耐圧の向上した構
造及び不純物の拡散領域とその濃度を所望の値としたま
まで、ゲ−ト耐圧を向上させる方法を得ることを目的と
する。
製造方法によれば、トレンチ表面の酸化膜形成工程にお
いて、トレンチ上部のコ−ナ−が鋭角となり、ゲ−ト絶
縁膜が薄く形成されてしまい、ここに電界の集中が起こ
りゲ−ト耐圧が低下するという問題点がある。またゲ−
ト酸化膜を厚く形成すると、その形成の工程において、
不純物領域の不必要な拡散が起こったり、トランジスタ
の特性が悪化するという問題点がある。本発明はこのよ
うな問題点を解決するもので、ゲート耐圧の向上した構
造及び不純物の拡散領域とその濃度を所望の値としたま
まで、ゲ−ト耐圧を向上させる方法を得ることを目的と
する。
【００１１】
【課題を解決するための手段】本発明においてはエッチ
ングによりトレンチを形成した後に、トレンチ表面と基
板上に形成するゲ−ト絶縁膜を、熱酸化により形成する
第一の絶縁膜と、気相成長法（以下、ＣＶＤ(Chemical
Vapour Deposition)という）による第二の絶縁膜の二層
構造により構成する電界効果型トランジスタを得るもの
である。。
ングによりトレンチを形成した後に、トレンチ表面と基
板上に形成するゲ−ト絶縁膜を、熱酸化により形成する
第一の絶縁膜と、気相成長法（以下、ＣＶＤ(Chemical
Vapour Deposition)という）による第二の絶縁膜の二層
構造により構成する電界効果型トランジスタを得るもの
である。。
【００１２】この第一の絶縁膜はトレンチ表面に形成
し、従来より短時間で薄く形成し、第二の絶縁膜は第一
の絶縁膜表面に形成し、ＣＶＤによる気相成長によって
低温にて形成する方法を得るものである。
し、従来より短時間で薄く形成し、第二の絶縁膜は第一
の絶縁膜表面に形成し、ＣＶＤによる気相成長によって
低温にて形成する方法を得るものである。
【００１３】
【作用】本発明によれば、Ｕ−ＭＯＳ ＦＥＴとその製
造方法において、従来と同様にエッチングによりトレン
チを形成した後に、トレンチ表面と基板上に形成するゲ
−ト絶縁膜を、熱酸化により形成する第一の絶縁膜と、
ＣＶＤ法による第二の絶縁膜の二層構造により構成す
る。この第一の絶縁膜はトレンチ表面に形成するもので
あり、従来より短時間で薄く形成することにより、トレ
ンチ上部の酸化と不純物領域の不要な拡散を防ぐことが
できる。また、第二の絶縁膜は第一の絶縁膜表面に形成
するものであり、ＣＶＤによる気相成長によって低温に
て形成する。このため第一の絶縁膜同様その製造工程中
において、不純物の不要な拡散を防ぐことができ、ゲー
ト耐圧を向上させることができる。
造方法において、従来と同様にエッチングによりトレン
チを形成した後に、トレンチ表面と基板上に形成するゲ
−ト絶縁膜を、熱酸化により形成する第一の絶縁膜と、
ＣＶＤ法による第二の絶縁膜の二層構造により構成す
る。この第一の絶縁膜はトレンチ表面に形成するもので
あり、従来より短時間で薄く形成することにより、トレ
ンチ上部の酸化と不純物領域の不要な拡散を防ぐことが
できる。また、第二の絶縁膜は第一の絶縁膜表面に形成
するものであり、ＣＶＤによる気相成長によって低温に
て形成する。このため第一の絶縁膜同様その製造工程中
において、不純物の不要な拡散を防ぐことができ、ゲー
ト耐圧を向上させることができる。
【００１４】第一の絶縁膜を短時間で、第二の絶縁膜を
低温でそれぞれ形成することにより、すでに拡散が行わ
れている不純物領域において、不必要な拡散が行われる
ことなく、また、しきい値電圧等トランジスタの特性を
悪化させることなく、ゲ−ト絶縁膜を形成することがで
きる。よって、不純物の拡散領域とその濃度を所望の値
としたままで、ゲ−ト耐圧を向上させることができる。
低温でそれぞれ形成することにより、すでに拡散が行わ
れている不純物領域において、不必要な拡散が行われる
ことなく、また、しきい値電圧等トランジスタの特性を
悪化させることなく、ゲ−ト絶縁膜を形成することがで
きる。よって、不純物の拡散領域とその濃度を所望の値
としたままで、ゲ−ト耐圧を向上させることができる。
【００１５】
【実施例】以下本発明の一実施例の構造及び製造方法に
ついて、図１（ａ）乃至（ｄ）を用いて説明する。
ついて、図１（ａ）乃至（ｄ）を用いて説明する。
【００１６】図１（ｄ）は本実施例の電界効果型トラン
ジスタを示すもので、単結晶シリコンのＮ型の半導体基
板１１上に形成されたＮ- 型の不純物半導体からなるド
レイン領域１２と、上記ドレイン領域内に形成されたＰ
型不純物からなるベ−ス領域１３と、上記ベ−ス領域の
上部に形成されたＮ- 型の不純物半導体からなるソ−ス
領域１４と、上記ベ−ス領域を貫きドレイン領域に達す
るように形成されたトレンチ３１内に、熱酸化によって
形成される酸化シリコンの第一の絶縁膜４１およびその
上に気相成長によって形成された酸化シリコンの第二の
絶縁膜４２を介して、不純物がド−プされたポリシリコ
ンをトレンチに埋め込み形成されるゲ−ト電極４３より
構成される。
ジスタを示すもので、単結晶シリコンのＮ型の半導体基
板１１上に形成されたＮ- 型の不純物半導体からなるド
レイン領域１２と、上記ドレイン領域内に形成されたＰ
型不純物からなるベ−ス領域１３と、上記ベ−ス領域の
上部に形成されたＮ- 型の不純物半導体からなるソ−ス
領域１４と、上記ベ−ス領域を貫きドレイン領域に達す
るように形成されたトレンチ３１内に、熱酸化によって
形成される酸化シリコンの第一の絶縁膜４１およびその
上に気相成長によって形成された酸化シリコンの第二の
絶縁膜４２を介して、不純物がド−プされたポリシリコ
ンをトレンチに埋め込み形成されるゲ−ト電極４３より
構成される。
【００１７】図１（ａ）の工程は半導体基板上に各層を
形成し、各不純物領域を形成する工程であり、シリコン
半導体基板１１表面にＡｓＨ3 及びＰＨ3 を含むガスを
流し、Ｎ型のエピタキシャル層１２（以下、半導体基板
または単に基板）を成長させる。これをドレイン領域と
する。次にこの層内のベ−ス領域となる半導体基板表面
から１．０μm の深さ部分にＢを５０keV 、１×１０13
atoms/cm2 でイオン注入し、摂氏１１００度、３６０分
で熱拡散を行いベ−ス領域１３を形成する。この熱拡散
によりベ−ス領域は基板表面から深さ０．５μm 〜２．
３μm まで形成される。次にこの層内のソ−ス領域とな
るエピタキシャル層表面から０．２μmの深さ部分にＡ
ｓを４０keV 、２×１０15atoms/cm2 でイオン注入し、
摂氏１０００度、２０分で熱拡散を行いソ−ス領域１４
を形成する。この熱拡散によりソ−ス領域は、基板表面
から０．５μm の深さまで形成される。
形成し、各不純物領域を形成する工程であり、シリコン
半導体基板１１表面にＡｓＨ3 及びＰＨ3 を含むガスを
流し、Ｎ型のエピタキシャル層１２（以下、半導体基板
または単に基板）を成長させる。これをドレイン領域と
する。次にこの層内のベ−ス領域となる半導体基板表面
から１．０μm の深さ部分にＢを５０keV 、１×１０13
atoms/cm2 でイオン注入し、摂氏１１００度、３６０分
で熱拡散を行いベ−ス領域１３を形成する。この熱拡散
によりベ−ス領域は基板表面から深さ０．５μm 〜２．
３μm まで形成される。次にこの層内のソ−ス領域とな
るエピタキシャル層表面から０．２μmの深さ部分にＡ
ｓを４０keV 、２×１０15atoms/cm2 でイオン注入し、
摂氏１０００度、２０分で熱拡散を行いソ−ス領域１４
を形成する。この熱拡散によりソ−ス領域は、基板表面
から０．５μm の深さまで形成される。
【００１８】続いて図１（ｂ）の工程はレジストのパタ
−ンを形成する工程であり、ソ−ス領域１４が形成され
ている半導体基板表面にＬＰＣＶＤ（Low Pressur CVD
）法を用いて酸化膜２１を膜厚６００nmで形成する。
次にこの酸化膜上にフォトレジスト２２を塗布し、トレ
ンチ開口用のパタ−ニングを露光及び現像により行う。
−ンを形成する工程であり、ソ−ス領域１４が形成され
ている半導体基板表面にＬＰＣＶＤ（Low Pressur CVD
）法を用いて酸化膜２１を膜厚６００nmで形成する。
次にこの酸化膜上にフォトレジスト２２を塗布し、トレ
ンチ開口用のパタ−ニングを露光及び現像により行う。
【００１９】続いて図１（ｃ）の工程は半導体基板にト
レンチ３１を形成する工程であり、パタ−ニングされた
フォトレジスト２２をマスクとして、基板上の酸化膜２
１のトリンチ開口の部分を除去する。次に、フォトレジ
スト２２をアッシングにより除去し、基板上の酸化膜を
マスクとして半導体基板にトレンチ３１をエッチング形
成する。このトレンチは、先に形成されているソ−ス領
域及びベ−ス領域を貫き、エピタキシャル層のドレイン
領域に達するように形成する。この工程は異方性ドライ
エッチングにより行い、ＮＦ3 、ＨＢＲ、ＨｅＯ3 の混
合ガスを用いて行う。ここで、トレンチの幅は１μm 、
奥行きは２．５μm 、深さは２．５μmである。よっ
て、トレンチは上記のソ−ス領域１４とベ−ス領域１３
を貫き、ドレイン領域１２まで達する範囲に形成され内
部表面３２が露出するる。
レンチ３１を形成する工程であり、パタ−ニングされた
フォトレジスト２２をマスクとして、基板上の酸化膜２
１のトリンチ開口の部分を除去する。次に、フォトレジ
スト２２をアッシングにより除去し、基板上の酸化膜を
マスクとして半導体基板にトレンチ３１をエッチング形
成する。このトレンチは、先に形成されているソ−ス領
域及びベ−ス領域を貫き、エピタキシャル層のドレイン
領域に達するように形成する。この工程は異方性ドライ
エッチングにより行い、ＮＦ3 、ＨＢＲ、ＨｅＯ3 の混
合ガスを用いて行う。ここで、トレンチの幅は１μm 、
奥行きは２．５μm 、深さは２．５μmである。よっ
て、トレンチは上記のソ−ス領域１４とベ−ス領域１３
を貫き、ドレイン領域１２まで達する範囲に形成され内
部表面３２が露出するる。
【００２０】続いて図１（ｄ）の工程はトレンチにゲ−
ト絶縁膜を形成し、トレンチ内に導電体を埋め込む工程
であり、トレンチ内の汚染物を弗酸系の溶液により除去
し、エピタキシャル層上に形成されている酸化膜を除去
した後、摂氏１０００度、１０分の酸素雰囲気中で、内
部表面３２に膜厚１５nmの第一の絶縁膜４１としてシリ
コン酸化膜を形成する。次に、摂氏４００度、１．３３
×１０4 Paの常圧ＣＶＤ法により、熱酸化により形成さ
れている第一の絶縁膜上に、膜厚１００nmの新たな第二
の絶縁膜４２としてシリコン酸化膜を追加形成する。以
上により、トレンチ内に二層構造を有する絶縁膜４１，
４２が形成される。ここで第二の絶縁膜４２としては、
窒化膜によって形成することも可能である。第二の絶縁
膜を窒化膜で形成する場合、その形成方法としては、酸
化膜４１と同様の温度、気圧にて行う。よってその効果
も酸化膜で形成した場合と特に異なることはない。
ト絶縁膜を形成し、トレンチ内に導電体を埋め込む工程
であり、トレンチ内の汚染物を弗酸系の溶液により除去
し、エピタキシャル層上に形成されている酸化膜を除去
した後、摂氏１０００度、１０分の酸素雰囲気中で、内
部表面３２に膜厚１５nmの第一の絶縁膜４１としてシリ
コン酸化膜を形成する。次に、摂氏４００度、１．３３
×１０4 Paの常圧ＣＶＤ法により、熱酸化により形成さ
れている第一の絶縁膜上に、膜厚１００nmの新たな第二
の絶縁膜４２としてシリコン酸化膜を追加形成する。以
上により、トレンチ内に二層構造を有する絶縁膜４１，
４２が形成される。ここで第二の絶縁膜４２としては、
窒化膜によって形成することも可能である。第二の絶縁
膜を窒化膜で形成する場合、その形成方法としては、酸
化膜４１と同様の温度、気圧にて行う。よってその効果
も酸化膜で形成した場合と特に異なることはない。
【００２１】ここでゲ−ト耐圧としきい値電圧等トラン
ジスタの特性の関係により、熱酸化により形成される第
一の絶縁膜４１である酸化膜の膜厚は、１０nm〜１５nm
が望ましい。これ以上に膜厚が厚い場合は、耐圧は増加
するがオン抵抗が増大し、しきい値電圧が増加してしま
う。またこれ以下に膜厚が薄い場合は、耐圧が極端に減
少してしまう。
ジスタの特性の関係により、熱酸化により形成される第
一の絶縁膜４１である酸化膜の膜厚は、１０nm〜１５nm
が望ましい。これ以上に膜厚が厚い場合は、耐圧は増加
するがオン抵抗が増大し、しきい値電圧が増加してしま
う。またこれ以下に膜厚が薄い場合は、耐圧が極端に減
少してしまう。
【００２２】また常圧ＣＶＤによって形成される第二の
絶縁膜４２である酸化膜の膜厚は、５０nm〜１００nmが
望ましい。しきい値電圧は膜厚５０nmのとき約１．５
Ｖ、膜厚１００nmのとき約１．６Ｖであり、この範囲で
あればしきい値電圧に与える影響は少なく、また耐圧も
高く維持できる。
絶縁膜４２である酸化膜の膜厚は、５０nm〜１００nmが
望ましい。しきい値電圧は膜厚５０nmのとき約１．５
Ｖ、膜厚１００nmのとき約１．６Ｖであり、この範囲で
あればしきい値電圧に与える影響は少なく、また耐圧も
高く維持できる。
【００２３】第二の絶縁膜である酸化膜を形成するため
のＣＶＤは、温度が摂氏３００度〜摂氏４００度の範囲
で、気圧は１．３３×１０3 Pa〜１．３３×１０4 Paの
範囲で行うのが望ましい。温度については、不純物領域
における不純物の拡散を防ぐために極力低温で行うのが
望ましいためであり、気圧については、前記のように不
純物の再拡散を防ぐために極力短時間で行う方が望まし
いので、常圧ＣＶＤにより絶縁膜を短時間で形成する。
但し、ＬＰＣＶＤ法によっても実施が可能であるが、低
温、短時間で絶縁膜を形成するのが望ましいのは前述の
通りである。次に、トレンチ内にＬＰＣＶＤ法により導
電体であるポリシリコンを埋め込み、エッチバックによ
りソ−ス領域の上端の位置までを残して、その上部を除
去する。これにより、トレンチ内にゲ−ト電極４３が形
成される。
のＣＶＤは、温度が摂氏３００度〜摂氏４００度の範囲
で、気圧は１．３３×１０3 Pa〜１．３３×１０4 Paの
範囲で行うのが望ましい。温度については、不純物領域
における不純物の拡散を防ぐために極力低温で行うのが
望ましいためであり、気圧については、前記のように不
純物の再拡散を防ぐために極力短時間で行う方が望まし
いので、常圧ＣＶＤにより絶縁膜を短時間で形成する。
但し、ＬＰＣＶＤ法によっても実施が可能であるが、低
温、短時間で絶縁膜を形成するのが望ましいのは前述の
通りである。次に、トレンチ内にＬＰＣＶＤ法により導
電体であるポリシリコンを埋め込み、エッチバックによ
りソ−ス領域の上端の位置までを残して、その上部を除
去する。これにより、トレンチ内にゲ−ト電極４３が形
成される。
【００２４】以上の工程により、Ｕ−ＭＯＳ ＦＥＴの
トレンチゲ−ト構造が完成する。上記の実施例は半導体
基板上にＮ型のエピタキシャル層を形成する例を示した
が、これに限定されることはなく、上記の実施例とは逆
の導電型のものについても実施が可能である。
トレンチゲ−ト構造が完成する。上記の実施例は半導体
基板上にＮ型のエピタキシャル層を形成する例を示した
が、これに限定されることはなく、上記の実施例とは逆
の導電型のものについても実施が可能である。
【００２５】
【発明の効果】本発明によれば、Ｕ−ＭＯＳ ＦＥＴと
その製造方法において、トレンチ表面と基板上に形成す
るゲ−ト絶縁膜を、熱酸化により形成する第一の絶縁膜
と、ＣＶＤ法による第二の絶縁膜の二層構造により構成
する。この第一の絶縁膜はトレンチ表面に形成するもの
であり、短時間の工程で薄く形成することにより、トレ
ンチ上部の酸化と不純物領域の不要な拡散を防ぐことが
できる。また、第二の絶縁膜は第一の絶縁膜表面に形成
する。これは、ＣＶＤによる気相成長によって低温にて
形成する。このため第一の絶縁膜同様、不純物の不要な
拡散を防ぐことができ、耐圧を向上させることができ
る。以上の工程により、不純物の拡散領域とその濃度を
所望の値としたままで、ゲ−ト耐圧を向上させることが
でき、素子の信頼性を向上させることができる。
その製造方法において、トレンチ表面と基板上に形成す
るゲ−ト絶縁膜を、熱酸化により形成する第一の絶縁膜
と、ＣＶＤ法による第二の絶縁膜の二層構造により構成
する。この第一の絶縁膜はトレンチ表面に形成するもの
であり、短時間の工程で薄く形成することにより、トレ
ンチ上部の酸化と不純物領域の不要な拡散を防ぐことが
できる。また、第二の絶縁膜は第一の絶縁膜表面に形成
する。これは、ＣＶＤによる気相成長によって低温にて
形成する。このため第一の絶縁膜同様、不純物の不要な
拡散を防ぐことができ、耐圧を向上させることができ
る。以上の工程により、不純物の拡散領域とその濃度を
所望の値としたままで、ゲ−ト耐圧を向上させることが
でき、素子の信頼性を向上させることができる。
【図１】実施例の製造方法を説明する断面図。
【図２】従来例の構造を説明する断面図。
【図３】従来例の製造方法を説明する断面図。
【図４】従来例の問題点の一つを説明する断面図。
【符号の説明】 １１… シリコン半導体基板 １２… ドレイン領域 １３… ベ−ス領域 １４… ソ−ス領域 ２１… 酸化膜 ２２ フォトレジスト ３１… トレンチ ４１… 第一の絶縁膜 ４２… 第二の絶縁膜 ４３… ゲ−ト電極
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 ３２１ Ｐ
Claims (5)
- 【請求項１】 半導体基板表面上よりその厚さ方向に、
相互に異なる導電型の隣接して形成された少なくとも３
個の不純物領域と、この各不純物領域の一部が露出する
ように前記半導体基板の厚さ方向に形成されたトレンチ
と、このトレンチの内部表面と前記不純物領域の最上部
に形成された絶縁膜と、この絶縁膜を介して前記トレン
チ内に導電体を埋め込み形成されたゲ−ト電極とからな
る電界効果型トランジスタにおいて、 前記絶縁膜はトレンチの内部表面と前記不純物領域の最
上部表面に熱酸化により形成された第一の絶縁膜と、 この第一の絶縁膜表面上に気相成長により形成された第
二の絶縁膜とからなることを特徴とする電界効果型トラ
ンジスタ。 - 【請求項２】 請求項１記載の電界効果型トランジスタ
において、 前記第一の絶縁膜は酸化膜であり膜厚が１０nm以上、１
５nm以下で形成されていることを特徴とする電界効果型
トランジスタ。 - 【請求項３】 請求項１記載の電界効果型トランジスタ
において、 前記第二の絶縁膜は酸化膜であり膜厚が５０nm以上、１
００nm以下で形成されていることを特徴とする電界効果
型トランジスタ。 - 【請求項４】 半導体基板表面上よりその厚さ方向に、
相互に異なる導電型の隣接して少なくとも３個の不純物
領域を形成する工程と、前記各不純物領域の一部が露出
するように前記半導体基板の厚さ方向にトレンチを形成
する工程と、前記トレンチの内部表面と前記不純物領域
の最上部表面に絶縁膜を形成する工程と、前記絶縁膜を
介して前記トレンチ内に導電体を埋め込み、ゲ−ト電極
を形成する工程とからなる電界効果型トランジスタの製
造方法において、 前記絶縁膜を形成する工程は、前記トレンチの内部表面
と前記不純物領域の最上部に熱酸化により第一の絶縁膜
を形成する工程と、 前記第一の絶縁膜表面上に気相成長により第二の絶縁膜
を形成する工程とからなることを特徴とする電界効果型
トランジスタの製造方法。 - 【請求項５】 請求項４記載の電界効果型トランジスタ
の製造方法において、 前記第二の絶縁膜を形成する工程は、摂氏３００度以
上、摂氏４００度以下の温度中の気相成長により行われ
ることを特徴とする電界効果型トランジスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6036873A JPH07245400A (ja) | 1994-03-08 | 1994-03-08 | 電界効果型トランジスタとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6036873A JPH07245400A (ja) | 1994-03-08 | 1994-03-08 | 電界効果型トランジスタとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07245400A true JPH07245400A (ja) | 1995-09-19 |
Family
ID=12481908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6036873A Pending JPH07245400A (ja) | 1994-03-08 | 1994-03-08 | 電界効果型トランジスタとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07245400A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6168996B1 (en) | 1997-08-28 | 2001-01-02 | Hitachi, Ltd. | Method of fabricating semiconductor device |
| US6368920B1 (en) * | 1996-04-10 | 2002-04-09 | Fairchild Semiconductor Corporation | Trench MOS gate device |
| US6847079B2 (en) | 1999-09-13 | 2005-01-25 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a stacked gate insulation film and a gate electrode and manufacturing method thereof |
| JP2005333112A (ja) * | 2004-04-21 | 2005-12-02 | Denso Corp | 半導体装置及びその製造方法 |
| JP2007043209A (ja) * | 2006-11-15 | 2007-02-15 | Mitsubishi Electric Corp | トレンチ構造を有する半導体装置及びその製造方法 |
| EP1883116A1 (en) * | 2006-07-26 | 2008-01-30 | AMI Semiconductor Belgium BVBA | Semiconductor device with high breakdown voltage and manufacturing method thereof |
| JP2017041613A (ja) * | 2015-08-21 | 2017-02-23 | トヨタ自動車株式会社 | 半導体装置の製造方法と半導体装置 |
-
1994
- 1994-03-08 JP JP6036873A patent/JPH07245400A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6368920B1 (en) * | 1996-04-10 | 2002-04-09 | Fairchild Semiconductor Corporation | Trench MOS gate device |
| US7180130B2 (en) | 1997-08-28 | 2007-02-20 | Renesas Technology Corp. | Method of fabricating semiconductor device |
| US8748266B2 (en) | 1997-08-28 | 2014-06-10 | Renesas Electronics Corporation | Method of fabricating semiconductor device |
| US6168996B1 (en) | 1997-08-28 | 2001-01-02 | Hitachi, Ltd. | Method of fabricating semiconductor device |
| US6512265B2 (en) | 1997-08-28 | 2003-01-28 | Hitachi, Ltd. | Method of fabricating semiconductor device |
| US6720220B2 (en) | 1997-08-28 | 2004-04-13 | Renesas Technology Corp. | Method of fabricating semiconductor device |
| US6803281B2 (en) | 1997-08-28 | 2004-10-12 | Renesas Technology Corp. | Method of fabricating semiconductor device |
| US8076202B2 (en) | 1997-08-28 | 2011-12-13 | Renesas Electronics Corporation | Method of fabricating semiconductor device |
| US6307231B1 (en) | 1997-08-28 | 2001-10-23 | Hitachi, Ltd. | Method of fabricating semiconductor device |
| US6410959B2 (en) | 1997-08-28 | 2002-06-25 | Hitachi, Ltd. | Method of fabricating semiconductor device |
| US9275863B2 (en) | 1997-08-28 | 2016-03-01 | Renesas Electronics Corporation | Method of fabricating semiconductor device |
| US8354713B2 (en) | 1997-08-28 | 2013-01-15 | Renesas Electronics Corporation | Method of fabricating semiconductor device |
| US7229882B2 (en) | 1999-09-13 | 2007-06-12 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a field effect semiconductor device having a stacked gate insulation film and a gate electrode |
| US7180131B2 (en) | 1999-09-13 | 2007-02-20 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a stacked gate insulation film and a gate electrode and manufacturing method thereof |
| US6847079B2 (en) | 1999-09-13 | 2005-01-25 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a stacked gate insulation film and a gate electrode and manufacturing method thereof |
| JP2005333112A (ja) * | 2004-04-21 | 2005-12-02 | Denso Corp | 半導体装置及びその製造方法 |
| US7709889B2 (en) | 2006-07-26 | 2010-05-04 | Semiconductor Components Industries, L.L.C. | Semiconductor device with improved breakdown properties and manufacturing method thereof |
| EP1883116A1 (en) * | 2006-07-26 | 2008-01-30 | AMI Semiconductor Belgium BVBA | Semiconductor device with high breakdown voltage and manufacturing method thereof |
| JP2007043209A (ja) * | 2006-11-15 | 2007-02-15 | Mitsubishi Electric Corp | トレンチ構造を有する半導体装置及びその製造方法 |
| JP2017041613A (ja) * | 2015-08-21 | 2017-02-23 | トヨタ自動車株式会社 | 半導体装置の製造方法と半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06252153A (ja) | 半導体装置の製造方法 | |
| US7391077B2 (en) | Vertical type semiconductor device | |
| JPH07245400A (ja) | 電界効果型トランジスタとその製造方法 | |
| JP3628362B2 (ja) | 半導体装置の隔離構造の製造方法 | |
| KR100244272B1 (ko) | 반도체소자의 격리막 형성방법 | |
| JP2002164537A (ja) | 半導体装置及びその製造方法 | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| JP3113011B2 (ja) | 半導体装置の製造方法 | |
| JPH0313745B2 (ja) | ||
| KR940001813B1 (ko) | 반도체장치 소자 분리방법 및 그 소자 분리영역을 갖는 반도체장치 | |
| JP3537494B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH1174513A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JP2858510B2 (ja) | 半導体装置の製造方法 | |
| KR0167231B1 (ko) | 반도체장치의 격리방법 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JP2705583B2 (ja) | 半導体装置の製造方法 | |
| JPH08130310A (ja) | Ｍｏｓ素子およびその製造方法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JP3415690B2 (ja) | 半導体装置の製造方法 | |
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| JP2004087599A (ja) | 半導体装置及びその製造方法 | |
| JPH05226353A (ja) | 半導体装置の製造方法 | |
| JPH1126756A (ja) | 半導体装置の製造方法 | |
| JPH04297037A (ja) | 半導体装置およびその製造方法 |