JP2005333112A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005333112A JP2005333112A JP2005088759A JP2005088759A JP2005333112A JP 2005333112 A JP2005333112 A JP 2005333112A JP 2005088759 A JP2005088759 A JP 2005088759A JP 2005088759 A JP2005088759 A JP 2005088759A JP 2005333112 A JP2005333112 A JP 2005333112A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- silicon oxide
- thickness
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 117
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 116
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 48
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 13
- 241000293849 Cordylanthus Species 0.000 abstract description 12
- 230000007423 decrease Effects 0.000 abstract description 9
- 229920001296 polysiloxane Polymers 0.000 abstract 4
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 230000003647 oxidation Effects 0.000 description 15
- 238000007254 oxidation reaction Methods 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 239000002784 hot electron Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Element Separation (AREA)
Abstract
【解決手段】 シリコン窒化膜6bの表面に熱酸化膜を形成したのち、この熱酸化膜の上にCVD酸化膜を形成することで、二層構造膜のシリコン酸化膜6cとする。そして、これら二層構造膜の合計膜厚が5nm以上かつ30nm以下で設定されるようにする。このように、シリコン酸化膜6cを熱酸化膜とCVD酸化膜の二層構造膜とすることで、シリコン酸化膜6cの厚さを稼ぐことができる。このため、チャージトラップ現象によるVthの減少を防止できると共に、シリコン酸化膜6cによるバーズビーク長が長くなることによるVthの変動を防止することが可能となる。したがて、一部のセルに電流が集中して素子が破壊されてしまうことを防止することができる。
【選択図】 図1
Description
図1は、本発明の一実施形態にかかる半導体装置の断面構成を示したものである。この半導体装置は、パワーMOSFET、IGBT等のトレンチゲート構造を持つトランジスタを有してたものとされるが、本実施形態では、そのトランジスタがnチャネル型の素子であった場合を例に挙げて以下の説明を行う。
上記第1実施形態では、トレンチゲート型のトランジスタがnチャネル型の素子であった場合について説明したが、本実施形態では、pチャネル型の素子である場合について説明する。なお、トランジスタがpチャネル型の素子の構造に関しては、図1に示した断面構成と同様であり、各部の導電型を反転させただけであるため、構造についての説明については省略する。
上記第1実施形態では、図2(f)に示す工程において、シリコン窒化膜6bの表面に熱酸化膜を形成する工程を行った後、CVD酸化膜を形成する工程を行うことで、シリコン酸化膜6cを形成した。これに対し、これらの工程を逆にすることも可能である。すなわち、シリコン窒化膜6bの表面にCVD酸化膜を形成する工程を行った後、熱酸化膜を形成する工程を行うことで、シリコン酸化膜6cを形成しても構わない。
上記実施形態では、nチャネルタイプのトレンチゲート構造のトランジスタを例に挙げているが、勿論、各構成要素の導電型が逆となるpチャネルタイプのものについても本発明を適用することが可能である。
3a…p型ボディ層、3b…コンタクト領域、4…n+型ソース領域、
5…トレンチ、6…ゲート絶縁膜、6a、6c〜6e…シリコン酸化膜、
6b…シリコン窒化膜、7…ゲート電極、8…層間絶縁膜、9…ソース電極、
10…裏面電極。
Claims (10)
- 半導体基板(1〜4)の一面に形成されたトレンチ(5)の側面に、第1のシリコン酸化膜(6a)とシリコン窒化膜(6b)と第2のシリコン酸化膜(6c)からなるONO膜を有したゲート絶縁膜(6)が形成され、前記トレンチ内において前記ゲート絶縁膜(6)の表面にゲート電極(7)が形成された絶縁ゲート構造の半導体素子を備えた半導体装置において、
前記第2のシリコン酸化膜(6c)は、前記シリコン窒化膜(6b)の表面に形成された熱酸化膜とこの熱酸化膜の上に形成されたCVD酸化膜、もしくは、前記シリコン窒化膜(6b)の表面に形成されたCVD膜とこのCVD膜の上に形成された熱酸化膜とを有した二層構造膜で構成され、これら二層構造膜の合計膜厚が4nm以上かつ30nm以下に設定されていることを特徴とする半導体装置。 - 前記第2のシリコン酸化膜(6c)の膜厚が5nm以上かつ30nm以下に設定されていることを特徴とする請求項1に記載の半導体装置。
- 前記第2のシリコン酸化膜(6c)の膜厚が4nm以上かつ10nm以下に設定されていることを特徴とする請求項1に記載の半導体装置。
- 前記半導体素子がnチャネル型の素子である場合において、前記第2のシリコン酸化膜(6c)の膜厚が5nm以上かつ10nm以下に設定されていることを特徴とする請求項1に記載の半導体装置。
- 前記半導体素子がpチャネル型の素子である場合において、前記第2のシリコン酸化膜(6c)の膜厚が4nm以上かつ6nm以下に設定されていることを特徴とする請求項1に記載の半導体装置。
- 前記半導体素子がIGBTである場合において、前記第2のシリコン酸化膜(6c)は、前記熱酸化膜の膜厚が2.5nm以上かつ6nm以下に設定されており、残りが前記CVD酸化膜で構成されていることを特徴とする請求項2ないし5のいずれか1つに記載の半導体装置。
- 前記半導体素子がMOSトランジスタである場合において、前記第2のシリコン酸化膜(6c)は、前記熱酸化膜の膜厚が1.5nm以上かつ4nm以下に設定されており、残りが前記CVD酸化膜で構成されていることを特徴とする請求項2ないし5のいずれか1つに記載の半導体装置。
- 前記ゲート絶縁膜(6)は、前記トレンチ(5)の側面においてのみ前記ONO膜で構成され、前記トレンチの上部および底部ではシリコン酸化膜(6d、6e)で構成されており、前記トレンチ(5)の上部および底部に位置するシリコン酸化膜(6d、6e)が前記トレンチ(5)の側面に位置するONO膜よりも膜厚が厚くなっていることを特徴とする請求項1ないし7のいずれか1つに記載の半導体装置。
- 半導体基板(1〜4)の一面に形成されたトレンチ(5)の側面に、第1のシリコン酸化膜(6a)とシリコン窒化膜(6b)と第2のシリコン酸化膜(6c)からなるONO膜を有したゲート絶縁膜(6)が形成され、前記トレンチ内において前記ゲート絶縁膜(6)の表面にゲート電極(7)が形成された絶縁ゲート構造の半導体素子を備えた半導体装置の製造方法において、
前記第2のシリコン酸化膜(6c)を形成する工程では、前記シリコン窒化膜(6b)の表面に熱酸化膜を形成する工程と、前記熱酸化膜の上にCVD酸化膜を形成する工程とを含み、前記第2のシリコン酸化膜(6c)を前記熱酸化膜と前記CVD酸化膜の二層構造膜とし、この二層構造膜の合計膜厚が5nm以上かつ30nm以下となるように前記熱酸化膜と前記CVD酸化膜の膜厚を設定することを特徴とする半導体装置の製造方法。 - 半導体基板(1〜4)の一面に形成されたトレンチ(5)の側面に、第1のシリコン酸化膜(6a)とシリコン窒化膜(6b)と第2のシリコン酸化膜(6c)からなるONO膜を有したゲート絶縁膜(6)が形成され、前記トレンチ内において前記ゲート絶縁膜(6)の表面にゲート電極(7)が形成された絶縁ゲート構造の半導体素子を備えた半導体装置の製造方法において、
前記第2のシリコン酸化膜(6c)を形成する工程では、前記シリコン窒化膜(6b)の表面にCVD酸化膜を形成する工程と、前記CVD酸化膜の上に熱酸化膜を形成する工程とを含み、前記第2のシリコン酸化膜(6c)を前記熱酸化膜と前記CVD酸化膜の二層構造膜とし、この二層構造膜の合計膜厚が5nm以上かつ30nm以下となるように前記熱酸化膜と前記CVD酸化膜の膜厚を設定することを特徴とする半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005088759A JP4760081B2 (ja) | 2004-04-21 | 2005-03-25 | 半導体装置及びその製造方法 |
IT000704A ITMI20050704A1 (it) | 2004-04-21 | 2005-04-20 | Dispositivo semiconduttore e metodo di produzione dello stesso |
DE102005018638.6A DE102005018638B4 (de) | 2004-04-21 | 2005-04-21 | Halbleitervorrichtung mit an Seitenwänden eines Grabens ausgebildeten ONO-Filmen und deren Herstellungsverfahren |
US11/110,826 US7622768B2 (en) | 2004-04-21 | 2005-04-21 | Semiconductor device and method of manufacturing thereof |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004125460 | 2004-04-21 | ||
JP2004125460 | 2004-04-21 | ||
JP2005088759A JP4760081B2 (ja) | 2004-04-21 | 2005-03-25 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005333112A true JP2005333112A (ja) | 2005-12-02 |
JP4760081B2 JP4760081B2 (ja) | 2011-08-31 |
Family
ID=35135567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005088759A Expired - Fee Related JP4760081B2 (ja) | 2004-04-21 | 2005-03-25 | 半導体装置及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7622768B2 (ja) |
JP (1) | JP4760081B2 (ja) |
DE (1) | DE102005018638B4 (ja) |
IT (1) | ITMI20050704A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009081427A (ja) * | 2007-09-03 | 2009-04-16 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
US7816205B2 (en) | 2008-10-21 | 2010-10-19 | Applied Materials, Inc. | Method of forming non-volatile memory having charge trap layer with compositional gradient |
US8198671B2 (en) | 2009-04-22 | 2012-06-12 | Applied Materials, Inc. | Modification of charge trap silicon nitride with oxygen plasma |
US9406794B2 (en) | 2007-09-03 | 2016-08-02 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
JPWO2015155828A1 (ja) * | 2014-04-08 | 2017-04-13 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
JP2020096084A (ja) * | 2018-12-12 | 2020-06-18 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100654560B1 (ko) * | 2005-12-27 | 2006-12-05 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자 및 그 제조 방법 |
US8154073B2 (en) * | 2006-07-14 | 2012-04-10 | Denso Corporation | Semiconductor device |
JP4543397B2 (ja) * | 2006-08-17 | 2010-09-15 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
US7838920B2 (en) * | 2006-12-04 | 2010-11-23 | Micron Technology, Inc. | Trench memory structures and operation |
US7704383B2 (en) * | 2007-10-16 | 2010-04-27 | Honeywell Interational Inc. | Portable fuel desulfurization unit |
KR100940642B1 (ko) * | 2007-12-28 | 2010-02-05 | 주식회사 동부하이텍 | 반도체 소자의 제조방법 |
KR101095802B1 (ko) * | 2010-01-07 | 2011-12-21 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
US8143126B2 (en) | 2010-05-10 | 2012-03-27 | Freescale Semiconductor, Inc. | Method for forming a vertical MOS transistor |
JP5662865B2 (ja) | 2010-05-19 | 2015-02-04 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US9438227B2 (en) * | 2013-12-02 | 2016-09-06 | The Hong Kong University Of Science And Technology | Gate-controlled p-i-n switch with a charge trapping material in the gate dielectric and a self-depleted channel |
FR3019937A1 (fr) * | 2014-04-11 | 2015-10-16 | St Microelectronics Crolles 2 | Procede de formation de tranchees d'isolement |
CN106549056B (zh) * | 2015-09-22 | 2019-07-30 | 大中积体电路股份有限公司 | 双栅极沟槽式功率晶体管及其制造方法 |
US10128368B2 (en) * | 2016-01-13 | 2018-11-13 | Sinopower Semiconductor, Inc. | Double gate trench power transistor and manufacturing method thereof |
CN108666361B (zh) * | 2017-03-31 | 2022-04-12 | 深圳尚阳通科技有限公司 | 一种通孔免对位的功率器件及其制造方法 |
JP6929173B2 (ja) * | 2017-09-13 | 2021-09-01 | 東京エレクトロン株式会社 | シリコン酸化膜を形成する方法および装置 |
JP6956592B2 (ja) * | 2017-10-31 | 2021-11-02 | 東京エレクトロン株式会社 | シリコン酸化膜を形成する方法および装置 |
CN110739347B (zh) * | 2019-10-21 | 2023-10-20 | 上海华虹宏力半导体制造有限公司 | 沟槽栅半导体器件及其制造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06132539A (ja) * | 1992-10-22 | 1994-05-13 | Toshiba Corp | 半導体装置 |
JPH07245400A (ja) * | 1994-03-08 | 1995-09-19 | Toshiba Corp | 電界効果型トランジスタとその製造方法 |
JPH08213611A (ja) * | 1995-02-07 | 1996-08-20 | Sony Corp | 半導体装置の製造方法及び半導体装置 |
JPH1174514A (ja) * | 1997-08-28 | 1999-03-16 | Hitachi Ltd | 半導体装置の製造方法 |
JP2001085686A (ja) * | 1999-09-13 | 2001-03-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2003224274A (ja) * | 2002-01-28 | 2003-08-08 | Denso Corp | 半導体装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4855804A (en) * | 1987-11-17 | 1989-08-08 | Motorola, Inc. | Multilayer trench isolation process and structure |
US5189501A (en) * | 1988-10-05 | 1993-02-23 | Sharp Kabushiki Kaisha | Isolator for electrically isolating semiconductor devices in an integrated circuit |
US6897520B2 (en) * | 1996-05-29 | 2005-05-24 | Madhukar B. Vora | Vertically integrated flash EEPROM for greater density and lower cost |
JP2000196074A (ja) | 1998-12-25 | 2000-07-14 | Toshiba Corp | 半導体装置およびその製造方法 |
KR100322531B1 (ko) * | 1999-01-11 | 2002-03-18 | 윤종용 | 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자 |
KR100281192B1 (ko) * | 1999-03-04 | 2001-01-15 | 황인길 | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 |
ITMI20010039A1 (it) * | 2000-01-14 | 2002-07-11 | Denso Corp | Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso |
US6864532B2 (en) * | 2000-01-14 | 2005-03-08 | Denso Corporation | Semiconductor device and method for manufacturing the same |
DE10039441A1 (de) * | 2000-08-11 | 2002-02-28 | Infineon Technologies Ag | Speicherzelle, Speicherzellenanordnung und Herstellungsverfahren |
TW583755B (en) * | 2002-11-18 | 2004-04-11 | Nanya Technology Corp | Method for fabricating a vertical nitride read-only memory (NROM) cell |
-
2005
- 2005-03-25 JP JP2005088759A patent/JP4760081B2/ja not_active Expired - Fee Related
- 2005-04-20 IT IT000704A patent/ITMI20050704A1/it unknown
- 2005-04-21 US US11/110,826 patent/US7622768B2/en active Active
- 2005-04-21 DE DE102005018638.6A patent/DE102005018638B4/de not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06132539A (ja) * | 1992-10-22 | 1994-05-13 | Toshiba Corp | 半導体装置 |
JPH07245400A (ja) * | 1994-03-08 | 1995-09-19 | Toshiba Corp | 電界効果型トランジスタとその製造方法 |
JPH08213611A (ja) * | 1995-02-07 | 1996-08-20 | Sony Corp | 半導体装置の製造方法及び半導体装置 |
JPH1174514A (ja) * | 1997-08-28 | 1999-03-16 | Hitachi Ltd | 半導体装置の製造方法 |
JP2001085686A (ja) * | 1999-09-13 | 2001-03-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2003224274A (ja) * | 2002-01-28 | 2003-08-08 | Denso Corp | 半導体装置 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9978860B2 (en) | 2007-09-03 | 2018-05-22 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
US11075297B2 (en) | 2007-09-03 | 2021-07-27 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
US10615275B2 (en) | 2007-09-03 | 2020-04-07 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
JP2009081427A (ja) * | 2007-09-03 | 2009-04-16 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
US10446678B2 (en) | 2007-09-03 | 2019-10-15 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
US9406794B2 (en) | 2007-09-03 | 2016-08-02 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
US10211334B2 (en) | 2007-09-03 | 2019-02-19 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
US8252653B2 (en) | 2008-10-21 | 2012-08-28 | Applied Materials, Inc. | Method of forming a non-volatile memory having a silicon nitride charge trap layer |
US8501568B2 (en) | 2008-10-21 | 2013-08-06 | Applied Materials, Inc. | Method of forming flash memory with ultraviolet treatment |
US7816205B2 (en) | 2008-10-21 | 2010-10-19 | Applied Materials, Inc. | Method of forming non-volatile memory having charge trap layer with compositional gradient |
US8198671B2 (en) | 2009-04-22 | 2012-06-12 | Applied Materials, Inc. | Modification of charge trap silicon nitride with oxygen plasma |
JPWO2015155828A1 (ja) * | 2014-04-08 | 2017-04-13 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
JP2020096084A (ja) * | 2018-12-12 | 2020-06-18 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP7151446B2 (ja) | 2018-12-12 | 2022-10-12 | 株式会社デンソー | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050236664A1 (en) | 2005-10-27 |
ITMI20050704A1 (it) | 2005-10-22 |
DE102005018638A1 (de) | 2005-11-10 |
US7622768B2 (en) | 2009-11-24 |
JP4760081B2 (ja) | 2011-08-31 |
DE102005018638B4 (de) | 2017-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4760081B2 (ja) | 半導体装置及びその製造方法 | |
JP5767430B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4435847B2 (ja) | 半導体装置およびその製造方法 | |
JP4971595B2 (ja) | 半導体装置 | |
JP2008085134A (ja) | 半導体装置及びその製造方法 | |
JP2004266140A (ja) | 半導体装置及びその製造方法 | |
JP2009130357A (ja) | トレンチmosfet及びその製造方法 | |
JP2007088322A (ja) | 半導体装置及びその製造方法 | |
JP2008004686A (ja) | 半導体装置の製造方法 | |
JP2005109285A (ja) | 半導体デバイス | |
JP2009038214A (ja) | 半導体装置 | |
US6974996B2 (en) | Semiconductor device and method of manufacturing the same | |
US7723784B2 (en) | Insulated gate semiconductor device and method for manufacturing the same | |
JP2003224274A (ja) | 半導体装置 | |
JP2009081427A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009124037A (ja) | 横型mosトランジスタ及びその製造方法 | |
JP5036399B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP5738094B2 (ja) | 半導体装置の製造方法 | |
JP2006093506A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP2006332232A (ja) | 半導体装置およびその製造方法 | |
JP4984697B2 (ja) | 半導体装置の製造方法 | |
JP4036099B2 (ja) | 半導体装置の製造方法 | |
JP3620475B2 (ja) | 半導体装置の製造方法 | |
JP4179811B2 (ja) | 縦型mosfetの製造方法 | |
JP2003008018A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110523 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4760081 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |