JPWO2015155828A1 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JPWO2015155828A1 JPWO2015155828A1 JP2016512506A JP2016512506A JPWO2015155828A1 JP WO2015155828 A1 JPWO2015155828 A1 JP WO2015155828A1 JP 2016512506 A JP2016512506 A JP 2016512506A JP 2016512506 A JP2016512506 A JP 2016512506A JP WO2015155828 A1 JPWO2015155828 A1 JP WO2015155828A1
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating film
- semiconductor device
- gate electrode
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 108
- 238000004519 manufacturing process Methods 0.000 title claims description 83
- 239000011229 interlayer Substances 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims description 70
- 238000005530 etching Methods 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 15
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 48
- 229920005591 polysilicon Polymers 0.000 description 48
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 22
- 229910010271 silicon carbide Inorganic materials 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 239000012535 impurity Substances 0.000 description 18
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000010992 reflux Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
- H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
半導体装置（１００）は、Ｎ型のドリフト領域（２）と、Ｐ型のウェル領域（３）と、Ｎ型のソース領域（４）と、ゲート電極（８）と、層間絶縁膜（９）と、ソース電極（１３）と、ドレイン電極（１２）とを備える。ウェル領域はドリフト領域内に形成され、ソース領域はウェル領域内に形成されている。ドリフト領域の上面（１７）からソース領域及びウェル領域を貫通してドリフト領域に至る溝（５）が形成されている。ゲート電極は、溝の少なくとも側部にゲート絶縁膜（７）を介して埋め込まれている。層間絶縁膜はゲート電極を被覆し、ゲート電極の一部が、ドリフト領域の上面から突出し、且つ、層間絶縁膜を介してソース電極と対向している。
Description
本発明は、半導体装置及びその製造方法に関するものである。
ＭＯＳＦＥＴ及びＩＧＢＴを含む絶縁ゲート型半導体装置の容量をダイナミックに調節する容量調節回路に関する発明が知られている（特許文献１参照）。特許文献１では、大きな電圧変化率及び電流変化率に伴う誤動作を防止するために、ゲート電極の上面に絶縁層を介してエミッタ電極を設けることで、ゲート電極とエミッタ電極の間にキャパシタ（Ｃｇｅ）を形成している。
しかし、特許文献１のゲート電極はプレーナ型であるため、キャパシタ（Ｃｇｅ）を増大させるには、ゲート電極の上面の面積を増やす必要があり、デバイスの集積度を低下させる原因となる。
本発明は、上記課題に鑑みて成されたものであり、その目的は、ドレイン／ソース間の電圧変化が急峻であっても誤動作を起こしにくい半導体装置及びその製造方法を提供することである。
本発明の一態様に係わる半導体装置は、第１導電型のドリフト領域と、第２導電型のウェル領域と、第１導電型のソース領域と、ゲート電極と、層間絶縁膜と、ソース電極と、ドレイン電極とを備える。ウェル領域はドリフト領域内に形成され、ソース領域はウェル領域内に形成されている。ドリフト領域の上面からソース領域及びウェル領域を貫通してドリフト領域に至る溝が形成されている。ゲート電極は、溝の少なくとも側部にゲート絶縁膜を介して埋め込まれている。層間絶縁膜はゲート電極を被覆し、ゲート電極の一部が、ドリフト領域の上面から突出し、且つ、層間絶縁膜を介してソース電極と対向している。
本発明の一態様に係わる半導体装置の製造方法は、ドリフト領域の上面からソース領域及びウェル領域を貫通してドリフト領域に至る溝を形成し、溝の少なくとも側部にゲート絶縁膜を介して埋め込まれ、且つドリフト領域の上面から突出するゲート電極を形成し、ドリフト領域の上面から突出するゲート電極を被覆する層間絶縁膜を形成し、ウェル領域及びソース領域にオーミック接続され、且つ層間絶縁膜を介してゲート電極と対向するソース電極を形成する。
図面を参照して、実施形態を説明する。図面の記載において同一部分には同一符号を付して説明を省略する。
（第１実施形態）
［半導体装置１００の構成］
図１を参照して、第１実施形態に係わる半導体装置１００の構成を説明する。半導体装置１００は、半導体基板１と、ドリフト領域２と、ウェル領域３と、ソース領域４と、ゲート絶縁膜７と、ゲート電極８と、層間絶縁膜９と、ソース電極１３と、ドレイン電極１２とを備える。
［半導体装置１００の構成］
図１を参照して、第１実施形態に係わる半導体装置１００の構成を説明する。半導体装置１００は、半導体基板１と、ドリフト領域２と、ウェル領域３と、ソース領域４と、ゲート絶縁膜７と、ゲート電極８と、層間絶縁膜９と、ソース電極１３と、ドレイン電極１２とを備える。
半導体基板１は、例えば、第１導電型（例えばＮ型）不純物が高濃度で添加されたＮ＋型炭化珪素基板からなる。ドリフト領域２は、半導体基板１の表面上に配置された、炭化珪素からなる部材である。ドリフト領域２には、Ｎ型不純物が半導体基板１に比べて低濃度で添加されている。
ウェル領域３は、ドリフト領域２内に形成された、第１導電型とは異なる第２導電型（例えばＰ型）の不純物が添加された炭化珪素領域である。具体的に、ウェル領域３は、ドリフト領域２の上面１７を含む領域に形成され、ウェル領域３の一部が、ドリフト領域２の上面１７に表出している。「ドリフト領域２の上面１７」とは、半導体基板１に接するドリフト領域２の主面（下面）に対して逆側の主面である。
ソース領域４は、ウェル領域３内に形成された、Ｎ型不純物が添加された炭化珪素領域である。具体的に、ソース領域４は、ドリフト領域２の上面１７を含む領域に形成され、ソース領域４の一部が、ドリフト領域２の上面１７に表出している。
ゲート電極８は、溝５の少なくとも側部に埋め込まれている。溝５は、ドリフト領域２の上面１７からソース領域４及びウェル領域３を貫通し、その底面はドリフト領域２に至る。ゲート絶縁膜７は、溝５の内面に表出するドリフト領域２、ウェル領域３、及びソース領域４とゲート電極８との間に介在して、溝５の内面に表出する炭化珪素領域（２、３、４）とゲート電極８との間を電気的に絶縁している。このように、ゲート電極８は、溝５に埋め込まれた「埋込ゲート部」を有している。
第１実施形態におけるゲート電極８は、溝５の側部のみならず、ゲート絶縁膜７を介して溝５全体に埋め込まれている。ゲート絶縁膜７は溝５の内面（側面及び底面）全体を被覆し、ゲート電極８は、ゲート絶縁膜７で囲まれた領域を埋設されている。
ゲート電極８の一部は、ドリフト領域２の上面１７から突出する「突出ゲート部」を構成している。ゲート電極８の一部は、ドリフト領域２の上面１７の法線方向に延長され、層間絶縁膜９を介してソース電極１３と対向している。具体的に、突出ゲート部の側面及び上面は、層間絶縁膜９により被覆され、層間絶縁膜９を介してソース電極１３に隣接している。これにより、突出ゲート部の側面及び上面は、ソース電極１３との間にキャパシタ（Ｃｇｓ）を形成することができる。
ソース電極１３は、ドリフト領域２の上面１７に配置され、ドリフト領域２の上面１７に表出しているウェル領域３及びソース領域４にオーミック接続されている。ソース領域４とウェル領域３はソース電極１３を介して同電位となる。前記したように、ソース電極１３は、層間絶縁膜９を介してゲート電極８の一部（突出ゲート部）の側面及び上面と接触している。
ドレイン電極１２は、半導体基板１の裏面に接触することにより、半導体基板１を介してドリフト領域２にオーミック接続されている。
［半導体装置１００の製造方法］
図２Ａ〜図２Ｈを参照して、図１の半導体装置１００の製造方法の一例を説明する。
［半導体装置１００の製造方法］
図２Ａ〜図２Ｈを参照して、図１の半導体装置１００の製造方法の一例を説明する。
まず、図２Ａに示す製造工程において、Ｎ＋型の炭化珪素基板１上にＮ−型の炭化珪素からなるドリフト領域２をエピタキシャル成長法を用いて形成する。炭化珪素には、いくつかのポリタイプ（多結晶形）が存在するが、ここでは代表的な４Ｈとして説明する。
炭化珪素基板１は数十から数百μｍ程度の厚みを持つ。ドリフト領域２の不純物濃度は、例えば、１×１０１４〜１０１８ｃｍ−３であり、ドリフト領域２の厚さは数μｍ〜数十μｍである。
次に、図２Ｂに示す製造工程において、イオン注入法を用いて、ドリフト領域２の上面１７を含む所定の領域に、Ｐ型のウェル領域３及びＮ＋型のソース領域４を形成する。
具体的に、先ず、不純物イオンを選択的に注入するために、ドリフト領域２上にマスク材（図示せず）を堆積する。マスク材としては酸化珪素膜を用いることができ、堆積方法としては熱ＣＶＤ法（化学的気相成長法）やプラズマＣＶＤ法を用いることができる。次に、マスク材上にレジストをパターニングする（図示せず）。パターニングの方法としては、一般的なフォトリソグラフィー法を用いることができる。
パターニングされたレジストの開口から表出するマスク材を選択的にエッチングすることにより、マスクパターンを形成する。エッチング方法としては、フッ酸を用いたウェトエッチングや、反応性イオンエッチングなどのドライエッチングを用いることができる。
レジストを酸素プラズマや硫酸等で除去した後に、マスクパターンの開口から表出するドリフト領域２の上面１７に対して、Ｐ型およびＮ型不純物をイオン注入する。Ｐ型およびＮ型不純物イオンは、ドリフト領域２の上面１７を含むドリフト領域２の上部の領域に注入される。Ｐ型不純物イオンが注入される領域の深さは、Ｎ型不純物イオンが注入される領域の深さよりも深い。Ｐ型不純物としては、アルミやボロンを用いることができる。Ｎ型不純物としては、窒素を用いることができる。なお、基体温度を６００℃程度に加熱した状態でイオン注入することで、イオン注入されたドリフト領域２に結晶欠陥が生じることを抑制することができる。イオン注入後、酸化珪素膜からなるマスクパターンを、例えばフッ酸を用いたウェトエッチングによって除去する。次に、アニール処理（熱処理）を施すことにより、注入されたイオンが活性化される。熱処理の温度としては１７００℃程度の温度を用いることができる。熱処理の雰囲気としてはアルゴンや窒素を好適に用いることができる。以上の処理により、Ｐ型のウェル領域３およびＮ＋型のソース領域４が形成される。
なお、Ｐ型およびＮ型不純物イオンは、ドリフト領域２の上面１７を含むドリフト領域２の上部の領域に注入される。Ｐ型不純物イオンが注入される領域の深さは、Ｎ型不純物イオンが注入される領域の深さよりも深い。よって、Ｐ型のウェル領域３の深さは、Ｎ＋型のソース領域４の深さよりも深い。
次に、図２Ｃに示す製造工程において、ドリフト領域２の上面１７からソース領域４及びウェル領域３を貫通してドリフト領域２に至る溝５を形成する。具体的に、先ずソース領域４上にマスクパターン１４を形成する。マスクパターン１４として、図２Ｂの製造工程で説明したマスクパターンと同様に、パターニングされた酸化珪素膜等の絶縁膜を使用することができる。次に、マスクパターン１４の開口から表出するドリフト領域２の上面１７からソース領域４、ウェル領域３、及びドリフト領域２の一部を選択的にエッチングする。エッチング方法は、ドライエッチング法等の異方性エッチング法が好適に用いられる。溝５の深さは、ウェル領域３の深さより深くすることが望ましい。エッチング処理は、溝５がソース領域４、ウェル領域３を貫通し、溝の底面がドリフト領域２の内部に到達した時点で終了する。
次に、図２Ｄに示す製造工程において、溝５の内面に表出するドリフト領域２、ウェル領域３、及びソース領域４を被覆するゲート絶縁膜７を形成する。具体的な方法としては、熱酸化法或いは堆積法を用いることができる。熱酸化法では、例えば、酸素雰囲気中において温度１１００℃程度で基体を加熱することで、酸素に触れる基体のすべての部分に、酸化珪素膜が形成される。溝５の内面に表出するドリフト領域２、ウェル領域３、及びソース領域４も酸素に触れるため、ゲート絶縁膜７が形成される。
Ｐ型のウェル領域３とゲート絶縁膜７との界面における界面準位を低減するために、ゲート絶縁膜７を形成した後、窒素、アルゴン、Ｎ２Ｏ等の雰囲気中で、１０００℃程度のアニール処理を行っても構わない。また、ゲート絶縁膜７の厚さは数十ｎｍが好ましい。
次に、図２Ｅに示す製造工程において、ゲート電極８を形成する。具体的には、図２Ｃのエッチング処理で使用したマスクパターン１４を残したまま、減圧ＣＶＤ法を用いて、ポリシリコンを堆積する。堆積されるポリシリコンの厚さは溝５の幅の二分の一より大きい値にする。これにより、溝５の内部及びマスクパターン１４の開口部分に、ポリシリコンが埋設され、マスクパターン１４上にもポリシリコンが堆積される。ポリシリコンを堆積した後に、９５０℃の温度で、ＰＯＣＬ３中においてアニール処理を施す。これにより、Ｎ型不純物が添加されたポリシリコンが形成され、導電性を有するポリシリコンからなるゲート電極８が形成される。
図２Ｆに示す製造工程において、マスクパターン１４上に堆積されたポリシリコンを選択的にエッチングすることにより、溝５の内部及びマスクパターン１４の開口に埋設されたゲート電極８を形成する。具体的には、マスクパターン１４が表出するまで、マスクパターン１４上に堆積されたポリシリコンをエッチバックする。エッチング法は、異方性エッチング法を用いればよい。
図２Ｇに示す製造工程において、マスクパターン１４を除去する。例えば、マスクパターン１４が酸化珪素膜である場合は、フッ酸で洗浄することによりマスクパターン１４を除去する。これにより、溝５の内部に埋設され、且つドリフト領域２の上面１７から突出するゲート電極８が形成される。
図２Ｈに示す製造工程において、ドリフト領域２の上面１７から突出するゲート電極８の一部（突出ゲート部）を被覆する層間絶縁膜９を形成する。具体的には、ドリフト領域２の上面１７から突出するゲート電極８（ポリシリコン）を熱酸化することにより、層間絶縁膜９を形成することができる。例えば、酸素雰囲気中で、約９００℃の温度で酸化処理を行う。約９００℃の温度におけるポリシリコンと炭化珪素との熱酸化の選択比は高い。よって、ポリシリコンは熱酸化されるが、炭化珪素はほとんど酸化されない、或いは、炭化珪素の酸化量は極めてわずかである。ドリフト領域２の上面１７に表出する炭化珪素（３，４）の酸化膜を除去するために、フッ酸で数秒程度、洗浄する。
最後に、ソース電極１３及びドレイン電極１２を形成する。ウェル領域３およびソース領域４に電気的に低抵抗でオーミック接続するように、ソース電極１３を形成する。ソース電極１３としては、ニッケルシリサイドを好適に用いることができるが、コバルトシリサイド、チタンシリサイドなどの金属を用いても構わない。ソース電極１３の堆積方法としては、蒸着法、スパッタ法、ＣＶＤ法などを用いることができる。更に、ソース電極１３は、前記した金属の上にチタンやアルミを積層した積層構造を有していてもよい。炭化珪素基板１の裏面にニッケルを堆積する。１０００℃程度のアニール処理を施すことにより、炭化珪素とニッケルとが合金化したニッケルシリサイドが形成される。以上の工程を経て、図１に示す半導体装置１００が完成する。
図１に示す半導体装置１００のスイッチング動作について説明する。ソース電極１３の電位を基準として、ドレイン電極１２に所定の正の電位を印加した状態でゲート電極８の電位を制御することで、半導体装置１００はトランジスタとして機能する。すなわち、ゲート電極８とソース電極１３間の電圧を所定の閾値電圧以上にすると、ゲート電極８の側面に隣接するＰ型ウェル領域３のチャネル部にＮ型の反転層が形成される。Ｎ型の反転層を通じてドリフト領域２とソース領域４との間は導通状態すなわちオン状態となり、ドレイン電極１２からソース電極１３へ電流が流れる。
一方、ゲート電極８とソース電極１３間の電圧が所定の閾値電圧以下になると、反転層が消滅する。これにより、ドリフト領域２とソース領域４との間は遮断状態すなわちオフ状態となり、ドレイン電極１２からソース電極１３へ電流は流れない。オン状態からオフ状態に遷移するとき、ドレイン／ソース間に高い電圧が瞬間的に印加される。これによって、ドリフト領域２に空乏層が形成される。
例えば、ドレイン／ソース間に電圧（Ｖｄｓ）が瞬間的に印加される場合、ドレイン／ソース間に電流（ｉ）が流れる。その時に、ドレイン／ゲート間及びゲート／ソース間に電圧（Ｖｇｄ、Ｖｇｓ）がそれぞれ生じる。ゲート／ソース間の容量をＣｇｓとし、ゲート／ドレイン間の容量をＣｇｄとし、ドレイン／ゲート間の電圧をＶｇｄとし、ゲート／ソース間の電圧をＶｇｓとすると、（１）式が成り立つ。
（１）式を変形すると（２）式が得られる。（２）式を、Ｖｄｓ、Ｖｇｄ及びＶｇｓの関係式に適用すると、（３）式が得られる。（３）式を変形すると、（４）式が得られる。
図１で示す半導体装置１００におけるゲート／ドレイン間の容量（Ｃｇｄ）は、ゲート絶縁膜７とドリフト領域２内の空乏層を挟持するゲート電極８とドリフト領域２との間で形成される。
ゲート／ソース間の容量（Ｃｇｓ）は、第１の容量と、第２の容量との和となる。第１の容量は、ゲート絶縁膜７を挟持するゲート電極８とウェル領域３の間、及びゲート絶縁膜７を挟持するゲート電極８とソース領域４の間にそれぞれ形成される容量の和である。第２の容量は、層間絶縁膜９を挟持するゲート電極８とソース電極１３の間に形成される容量である。
図１に示す半導体装置１００によれば、第２の容量は、ゲート電極８の高さを用いて容易に調整可能になっている。このため、プレーナ型のゲート電極に比べて、集積度を低下させることなく、ゲート／ソース間の容量（Ｃｇｓ）を増大させることができる。デバイスの集積度を維持し且つゲート／ソース間の容量を更に増大させることができる。このため、ドレイン／ソース間の電圧（Ｖｄｓ）が一定である場合、（４）式に示すように、ゲート／ソース間の電圧（Ｖｇｓ）を低く抑えられ、電圧（Ｖｇｓ）が閾値電圧を超えて誤動作することが抑制される。換言すれば、ゲート／ソース間の電圧（Ｖｇｓ）が一定である場合、ドレイン／ソース間の電圧（Ｖｄｓ）はより高くなるため、電圧（Ｖｄｓ）に急峻な変化があっても誤動作が起こりにくくなる。
炭化珪素（ＳｉＣ）材料の絶縁破壊電界は珪素（Ｓｉ）の約１０倍であるため、ＳｉＣパワートランジスタのドリフト層はＳｉパワートランジスタより薄く形成することができる。このため、トランジスタのゲート／ドレイン間容量（Ｃｇｄ）は大きくなる。これにより、容量（Ｃｇｓ）と容量（Ｃｇｄ）の比（Ｃｇｓ／Ｃｇｄ）が小さくなり、トランジスタの誤動作の原因となる。第１実施形態では、層間絶縁膜９を挟持するゲート電極８とソース電極１３の間の容量を増大させることで、ゲート／ソース間の容量（Ｃｇｓ）を増大させ、比（Ｃｇｓ／Ｃｇｄ）を大きくしている。
図１の半導体装置１００では、ゲート電極８の一部（突出ゲート部）が、ドリフト領域２の上面１７から突出し、且つ、層間絶縁膜９を介してソース電極１３と対向している。ゲート電極の上面をドリフト領域２の上面１７より高く形成する。これにより、上面１７より高いゲート電極８（突出ゲート部）は層間絶縁膜９を介してソース電極１３と接するので、ゲート／ソース間容量（Ｃｇｓ）を増やすことができる。また、ゲート／ソース間容量（Ｃｇｓ）の大きさはゲート電極８の高さによって容易に制御できる。さらに、ゲート電極８とソース電極１３がそのままコンデンサの両電極となる。コンデンサをトランジスタに外付けする従来の回路と比べて、配線の寄生抵抗と寄生インダクタンスがほぼ無くなるので、ドレインソース間の電圧変化がさらに急速な場合にも適応できる。さらに、回路部品を削減できる。
図２Ｈに示したように、層間絶縁膜９はゲート電極８（ポリシリコン）を熱酸化することで形成される。一般的に、層間膜はＣＶＤ法やプラズマＴＥＯＳなどの方法で成膜される。しかし、これらの堆積方法では、チップ全面に酸化珪素膜が成膜される。このため、成膜後に不要の酸化珪素膜を除去しなければいけない。半導体基板１が炭化珪素である場合、炭化珪素の酸化温度がポリシリコンよりも高く、ポリシリコンを酸化して炭化珪素を酸化しない温度で熱処理を行えば、ポリシリコンにだけ酸化珪素膜を成膜できるので、工程数が削減され、製造時間が短縮される。
（第２実施形態）
［半導体装置２００の構成］
図３を参照して、第２実施形態に係わる半導体装置２００の構成を説明する。半導体装置２００は、図１の半導体装置１００に比べて、次の点が相違する。
［半導体装置２００の構成］
図３を参照して、第２実施形態に係わる半導体装置２００の構成を説明する。半導体装置２００は、図１の半導体装置１００に比べて、次の点が相違する。
ゲート電極８は、溝５の側部のみに埋め込まれている。図３の切断面において、溝５の両側部に埋め込まれている。ゲート絶縁膜７は、溝５の両側部に埋め込まれたゲート電極８と溝５の内面（側面及び底面）の間にのみ配置されている。つまり、溝５の底面の中央部にゲート絶縁膜７は配置されていない。層間絶縁膜９は、ゲート電極８の突出ゲート部を被覆し、更に、ゲート電極８の内側面も被覆している。ゲート電極８の内側面を被覆する層間絶縁膜９を、アノード絶縁膜９ａと呼ぶ。アノード絶縁膜９ａは、層間絶縁膜９が同じ二酸化珪素で形成されている。
半導体装置２００は、ゲート電極８により囲まれた第２の溝の内部に埋め込まれたアノード領域１５を更に有する。アノード領域１５は、層間絶縁膜９（アノード絶縁膜９ａ）を介してゲート電極８に対向している。第２実施形態では、ゲート電極８は溝５の側部のみに埋め込まれ、溝５の中央部には、アノード絶縁膜９ａを介してアノード領域１５が埋め込まれている。アノード領域１５は、アノード絶縁膜９ａによってゲート電極８から電気的に絶縁されている。アノード領域１５の一部は、ゲート電極８の一部（突出ゲート部）と同様にして、ドリフト領域２の上面１７からソース電極１３に向けて突出している。アノード領域１５の上端は、ソース電極１３にオーミック接続されている。したがって、アノード絶縁膜９ａを挟持するアノード領域１５とゲート電極８は、ゲート／ソース間容量（Ｃｇｓ）を形成する。
アノード領域１５の下端は、溝５の底面において、ドリフト領域２に接触し、ドリフト領域２とアノード領域１５の間でダイオードを形成している。第２実施形態では、アノード領域１５の一例としてＰ型のポリシリコンを用いる。これにより、炭化珪素からなるドリフト領域２とアノード領域１５との界面はヘテロ接合界面を形成し、ドリフト領域２とアノード領域１５の間に、ユニポーラダイオードの一例としてヘテロ接合ダイオードが形成される。このように、図３の半導体装置２００は、ヘテロ接合ダイオードを内蔵した絶縁ゲート型トランジスタを構成している。
半導体装置２００が備えるダイオードの動作を説明する。ソース電極１３の電位を基準として、ドレイン電極１２に所定の電位を印加した場合には、アノード領域１５をアノードとし、ドリフト領域２をカソードとしたダイオードに還流電流が流れる。なお、半導体装置２００が備えるトランジスタの動作は、図１の半導体装置１００と同じであるため、説明を省略する。
［半導体装置２００の製造方法］
図４Ａ〜図４Ｆを参照して、図３の半導体装置２００の製造方法の一例を説明する。
図４Ａ〜図４Ｆを参照して、図３の半導体装置２００の製造方法の一例を説明する。
先ず、図２Ａ〜図２Ｄに示した製造工程を実施して、ドリフト領域２、ウェル領域３、ソース領域４、溝５、及びゲート絶縁膜７を形成する。
次に、図４Ａに示す製造工程において、ゲート電極８となるポリシリコンを、溝５の内面（側面及び底面）及びマスクパターン１４の開口の側面に堆積する。ポリシリコンの堆積方法としては減圧ＣＶＤ法を用いることができる。ポリシリコンの堆積厚さは溝５の幅の二分の一より小さい値にする。これにより、溝５全体がポリシリコンで埋設されず、溝５の側面と底面にはほぼ同じ厚さでポリシリコンを堆積することができる。例えば、溝５の幅が２μｍである場合、ポリシリコンの堆積厚さは１μｍより薄くする。ポリシリコン堆積後に、９５０℃の温度でＰＯＣｌ３中においてアニール処理を施すことで、Ｎ型のポリシリコンが形成され、導電性を有するゲート電極８が形成される。
次に、図４Ｂに示す製造工程において、異方性エッチング法を用いて、マスクを使用せずにＮ型のポリシリコンをエッチングする。エッチングは、マスクパターン１４の上面が表出し、且つ溝５の底面の中央部にゲート絶縁膜７が表出した時点で停止する。異方性エッチング法を用いることにより、溝５の側部及びマスクパターン１４の開口の側部に堆積されていたポリシリコンを残し、マスクパターン１４の上面及び溝５の底面の中央部に堆積されていたポリシリコンだけを除去することができる。
次に、図４Ｃに示す製造工程において、溝５の底面の中央部に表出したゲート絶縁膜７をフッ酸で洗浄することで除去する。
次に、図４Ｄに示す製造工程において、マスクパターン１４を除去する。除去方法としては、異方性エッチング法を用いて、マスクを使用せずにマスクパターン１４をエッチングすればよい。これにより、溝５の側部に埋め込まれ且つドリフト領域２の上面１７から突出するゲート電極８の一部（突出ゲート部）が形成される。
次に、図４Ｅに示す製造工程において、ゲート電極８の一部（突出ゲート部）及びゲート電極８の内側面を被覆する層間絶縁膜９を形成する。具体的に、ゲート電極８（ポリシリコン）を熱酸化することにより、二酸化珪素からなる層間絶縁膜９を形成することができる。例えば、酸素雰囲気中で、約９００℃の温度で熱酸化処理を行う。アノード絶縁膜９ａを二酸化珪素で形成する場合、層間絶縁膜９と同時に形成される。これにより、アノード絶縁膜９ａで囲まれた第２の溝１６が形成される。
次に、図４Ｆに示す製造工程において、第２の溝１６にアノード領域１５を埋め込む。アノード領域１５をポリシリコンで形成する場合、減圧ＣＶＤ法を用いることができる。ポリシリコンに添加される不純物の種類及び濃度は、アノード領域１５とドリフト領域２の間に形成されるヘテロ接合ダイオードの立ち上がり電圧に応じて、設定すればよい。例えば、アノード領域１５をＰ型のポリシリコンで形成する場合、ポリシリコンの堆積時に、ＢＣｌ３ガスを導入することにより、ボロン（Ｂ）を添加することができる。アノード領域１５をＮ型のポリシリコンで形成する場合、ポリシリコンの堆積時に、ＢＰＨ３ガスを導入すればよい。第２の溝１６全体がポリシリコンで埋設されるまで、ポリシリコンの堆積を継続する。ポリシリコンを堆積した後に、等方性エッチング法を用いて、マスクを使用せずにポリシリコンをエッチバックする。これにより、第２の溝１６に埋設されたポリシリコンを残し、ソース領域４の表面等に堆積されたポリシリコンを除去することができる。続いて、第１実施形態と同様にして、ソース電極１３及びドレイン電極１２を形成する。以上の工程を経て、図３に示す半導体装置２００が完成する。
なお、アノード領域１５は、ソース電極１３と同じ金属、例えば、チタン（Ｔｉ）或いはアルミニウム（Ａｌ）で形成してもよい。この場合、電子ビーム蒸着法、スパッタ法或いはＭＯＣＶＤ法を使用することができる。また、アノード領域１５とドリフト領域２の間に形成されるダイオードは、ユニポーラダイオードの他の例としてのショットキーバリアダイオード（ＳＢＤ）である。
アノード絶縁膜９ａを挟持するアノード領域１５とゲート電極８は、ゲート／ソース間容量（Ｃｇｓ）を形成する。ドリフト領域２の上面１７から突出するゲート電極８の高さが一定であっても、図１の半導体装置１００に比べて、ゲート／ソース間容量（Ｃｇｓ）を２倍以上に大きくすることができる。このため、電圧（Ｖｄｓ）に急峻な変化があっても、ゲート／ソース間の電圧（Ｖｇｓ）を低く抑えられ、誤動作が起こりにくくなる。
溝５の底面において、アノード領域１５の下端がドリフト領域２に接触している。これにより、ゲート絶縁膜７を挟持するゲート電極８とドリフト領域２が形成するゲート／ドレイン間容量（Ｃｇｄ）が図１の半導体装置１００に比べて小さくなる。このため、容量の比（Ｃｇｓ／Ｃｇｄ）が更に増大する。
アノード領域１５とドリフト領域２はダイオードを形成する。半導体装置２００がインバーターのスイッチング素子として使用されるとき、還流用ダイオードが不要となる。また、アノード領域１５がポリシリコンで形成される場合、ダイオードはユニポーラダイオードとなる。半導体装置２００がインバーターのスイッチング素子として使用されるとき、回生時のリカバリ電流がないため、スイッチング損失を低減できる。また、ダイオードの立ち上がり電圧は、ポリシリコン中の不純物濃度で容易に調整することができる。減圧ＣＶＤ法を用いることにより、ポリシリコンを第２の溝１６にカバレッジよく埋設することができる。よって、容易な方法によって信頼性の高い半導体装置を製造することができる。
（半導体装置２００の変形例）
図５を参照して、第２実施形態の変形例に係わる半導体装置２１０の構成を説明する。図５の半導体装置２１０は、図３の半導体装置２００に比べ、次の点が相違する。ゲート電極８の側面に形成される層間絶縁膜９又はアノード絶縁膜９ａが高誘電率絶縁膜（ハイケー絶縁膜）１１で形成されている。高誘電率絶縁膜１１は、誘電率が高く且つ量子トンネル効果によるリーク電流が少ない絶縁膜であり、例えば、窒化珪素膜や、ハフニウム、ジルコニウム及びタンタルの酸化物が含まれる。ここでは、窒化珪素膜を使用する。窒化珪素は二酸化珪素より比誘電率（ｋ）が高い。このため、アノード領域１５とゲート電極８で形成されるコンデンサの容量、またはゲート電極８とソース電極１３で形成されるコンデンサの容量は、図３の半導体装置２００に比べ、増加する。更に、窒化珪素を減圧ＣＶＤ法で堆積することで、カバレジよく成膜することができる。なお、半導体装置２１０の動作は、半導体装置２００と同じであるため、説明を省略する。
図５を参照して、第２実施形態の変形例に係わる半導体装置２１０の構成を説明する。図５の半導体装置２１０は、図３の半導体装置２００に比べ、次の点が相違する。ゲート電極８の側面に形成される層間絶縁膜９又はアノード絶縁膜９ａが高誘電率絶縁膜（ハイケー絶縁膜）１１で形成されている。高誘電率絶縁膜１１は、誘電率が高く且つ量子トンネル効果によるリーク電流が少ない絶縁膜であり、例えば、窒化珪素膜や、ハフニウム、ジルコニウム及びタンタルの酸化物が含まれる。ここでは、窒化珪素膜を使用する。窒化珪素は二酸化珪素より比誘電率（ｋ）が高い。このため、アノード領域１５とゲート電極８で形成されるコンデンサの容量、またはゲート電極８とソース電極１３で形成されるコンデンサの容量は、図３の半導体装置２００に比べ、増加する。更に、窒化珪素を減圧ＣＶＤ法で堆積することで、カバレジよく成膜することができる。なお、半導体装置２１０の動作は、半導体装置２００と同じであるため、説明を省略する。
次に、図６Ａ及び図６Ｂを参照して、高誘電率絶縁膜１１の製造方法について説明する。図４Ｄに示す製造工程を実施した後に、図６Ａに示す製造工程に進み、窒化珪素膜１１を減圧ＣＶＤ法で成膜する。成膜量は、溝５が完全に埋めないように設定する。窒化珪素膜１１は、ゲート電極８の側面及び上面、溝５の底面、及びドリフト領域２の上面１７に成膜される。
次に、図６Ｂに示す製造工程において、異方性エッチング法を用いて、窒化珪素膜１１をマスクを使用せずにエッチングする。エッチングは、ゲート電極８の上面、及びドリフト領域２の上面１７が表出し、且つ溝５の底面の中央部にドリフト領域２が表出した時点で停止する。異方性エッチング法を用いることにより、ゲート電極８の側面に堆積されていた窒化珪素膜１１を残し、その他の窒化珪素膜１１を選択的に除去することができる。
次に、図４Ｅに示した製造工程を実施することにより、ゲート電極８の上部に表出したポリシリコンを選択的に酸化することで、層間絶縁膜９を形成する。その後、図４Ｆに示した製造工程を実施することで、半導体装置２１０が完成する。
このように、窒化珪素膜１１を成膜し、マスクを使用せずに窒化珪素膜１１を異方性エッチング法を用いてエッチングする。これにより、ゲート電極８の側面に窒化珪素膜１１を残すことができる。よって、マスクパターン形成に係わる工程（フォトリソグラフィ工程を含む）が不要となり、且つ、マスクの合わせずれも生じない。よって、製造工程の簡略化及び製造時間の短縮を図ることができる。
（第３実施形態）
図７を参照して、第３実施形態に係わる半導体装置３００の構成を説明する。図１の半導体装置１００に比べて、半導体装置３００は、溝５及びゲート電極８を形成する製造工程に使用したマスクパターン１４の一部を残している点が相違する。
図７を参照して、第３実施形態に係わる半導体装置３００の構成を説明する。図１の半導体装置１００に比べて、半導体装置３００は、溝５及びゲート電極８を形成する製造工程に使用したマスクパターン１４の一部を残している点が相違する。
層間絶縁膜９の一部は、溝５の形成時に使用したマスクパターン１４（絶縁性マスク材）で形成される。具体的には、ゲート電極８の一部（突出ゲート部）の側面の一部がマスクパターン１４により被覆され、突出ゲート部の側面の他の一部及びゲート電極８の上面が層間絶縁膜９で被覆されている。よって、突出ゲート部の一部は、マスクパターン１４を介してソース電極１３と対向することになる。ゲート電極８とソース電極１３は、マスクパターン１４を挟持することによりゲート／ソース間容量（Ｃｇｓ）を形成する。
図８Ａ〜図８Ｃを参照して半導体装置３００の製造方法を説明する。図２Ｆに示す製造工程を実施した後、マスク材１４全体を除去せずに、図８Ａに示すように、マスクパターン１４の一部が残るように、エッチング量を調整する。この時、エッチングマスクを使用しないことが望ましい。次に、図８Ｂに示すように、ゲート電極８を熱酸化することにより層間絶縁膜９を形成する。
次に、図８Ｃに示す製造工程において、マスクパターン１４を選択的に除去して、ソース領域４とウェル領域３を露出させる。具体的に、レジストをマスクパターン１４及び層間絶縁膜９上に堆積し、フォトリソグラフィ法を用いてレジストをパターニングする。パターニングされたレジストの開口から表出するマスクパターン１４を、異方性エッチング法或いは等方性エッチング法を用いて選択的にエッチングする。エッチング量はマスクパターン１４の厚さに対して数％〜数十％のオーバーエッチングが好適である。エッチング後、レジストを除去する。図８Ｃはレジストを除去した後の断面を示す。その後、ソース電極１３及びドレイン電極１２を形成することにより、半導体装置３００が完成する。
マスクパターン１４及びゲート絶縁膜７が同じ二酸化珪素で形成されている場合、マスクパターン１４を全て除去してしまうと、ドリフト領域２の上面１７に露出するゲート絶縁膜７も多少エッチングされてしまう。これにより、ゲート絶縁膜７の信頼性が低下する可能性がある。これに対して、マスクパターン１４の一部を残すことにより、溝５の側面に配置されたゲート絶縁膜７をエッチングダメージから保護することができる。よって、信頼性の高い半導体装置３００及びその製造方法を提供することができる。
なお、マスクパターン１４の一部をエッチングすることにより、マスクパターン１４を薄膜化した。これに限らず、図２Ｆに示す製造工程を実施した後、マスクパターン１４を薄膜化せずに、層間絶縁膜９を形成してもよい。層間絶縁膜９はゲート電極８の上面のみを被覆し、ゲート電極８（突出ゲート部）の側面はマスクパターン１４により被覆されることになる。これにより、マスクパターン１４を薄膜化する製造工程を省略することができる。一方、マスクパターン１４を薄膜化することにより、ゲート／ソース間容量（Ｃｇｓ）を増やすことができる。
（半導体装置３００の変形例）
図９は、第３実施形態の第１変形例に係わる半導体装置３１０の構成を示す。半導体装置３１０は、図３の半導体装置２００に対して、マスクパターン１４の一部を残す変形を加えている。図１０は、第３実施形態の第２変形例に係わる半導体装置３２０の構成を示す。半導体装置３２０は、図５の半導体装置２１０に対して、マスクパターン１４の一部を残す変形を加えている。なお、半導体装置３１０、３２０の製造方法は、図８Ａ〜図８Ｃと同様な製造工程を適用することができる。
図９は、第３実施形態の第１変形例に係わる半導体装置３１０の構成を示す。半導体装置３１０は、図３の半導体装置２００に対して、マスクパターン１４の一部を残す変形を加えている。図１０は、第３実施形態の第２変形例に係わる半導体装置３２０の構成を示す。半導体装置３２０は、図５の半導体装置２１０に対して、マスクパターン１４の一部を残す変形を加えている。なお、半導体装置３１０、３２０の製造方法は、図８Ａ〜図８Ｃと同様な製造工程を適用することができる。
上記のように、本発明の実施形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
半導体基板として炭化珪素基板を用いた場合を説明したが、バンドギャップが広いその他の半導体材料からなる半導体基板を用いてもよい。バンドギャップが広いその他の半導体材料としては、ＧａＮ（窒化ガリウム）、ダイヤモンド、ＺｎＯ（酸化亜鉛）、ＡｌＧａＮ系材料が挙げられる。
ゲート電極８の材料としてＮ型のポリシリコンを例示したが、Ｐ型のポリシリコン、Ｐ型ポリ炭化珪素、ＳｉＧｅ、Ａｌを含む、導電性を有するその他の半導体材料又は金属材料であってもよい。
ゲート絶縁膜７の材料として酸化珪素を例示したが、窒化珪素、又は酸化珪素と窒化珪素の積層膜であってもよい。窒化珪素をエッチングする場合、１６０℃の熱燐酸で洗浄すればよい。
１ 半導体基板
２ ドリフト領域
３ ウェル領域
４ ソース領域
５ 溝
７ ゲート絶縁膜
８ ゲート電極
９ 層間絶縁膜
９ａ アノード絶縁膜
１１ 窒化珪素膜
１２ ドレイン電極
１３ ソース電極
１４ マスクパターン（絶縁性マスク材）
１５ アノード領域
１６ 第２の溝
１００、２００、２１０、３００、３１０、３２０ 半導体装置
２ ドリフト領域
３ ウェル領域
４ ソース領域
５ 溝
７ ゲート絶縁膜
８ ゲート電極
９ 層間絶縁膜
９ａ アノード絶縁膜
１１ 窒化珪素膜
１２ ドレイン電極
１３ ソース電極
１４ マスクパターン（絶縁性マスク材）
１５ アノード領域
１６ 第２の溝
１００、２００、２１０、３００、３１０、３２０ 半導体装置
Claims (9)
- 半導体基板と、
前記半導体基板の上に形成された第１導電型のドリフト領域と、
前記ドリフト領域内に形成された第２導電型のウェル領域と、
前記ウェル領域内に形成された第１導電型のソース領域と、
前記ドリフト領域の上面から前記ソース領域及び前記ウェル領域を貫通して前記ドリフト領域に至る溝の少なくとも側部に、ゲート絶縁膜を介して埋め込まれたゲート電極と、
前記ゲート電極を被覆する層間絶縁膜と、
前記ウェル領域及び前記ソース領域にオーミック接続されたソース電極と、
前記ドリフト領域にオーミック接続されたドレイン電極と、を備え、
前記ゲート電極の一部が、前記ドリフト領域の上面から突出し、且つ、前記層間絶縁膜を介して前記ソース電極と対向している
ことを特徴とする半導体装置。 - 前記ゲート電極により囲まれた第２の溝の内部に埋め込まれ、前記層間絶縁膜を介して前記ゲート電極に対向し、且つ前記ソース電極にオーミック接続されたアノード領域を更に有することを特徴とする請求項１に記載の半導体装置。
- 前記第２の溝の底面において、前記アノード領域は前記ドリフト領域に接触していることを特徴とする請求項２に記載に半導体装置。
- 前記第２の溝の底面において、前記アノード領域と前記ドリフト領域はユニポーラダイオードを形成していることを特徴とする請求項３に記載の半導体装置。
- 前記層間絶縁膜は窒化珪素で形成されていることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
- 半導体基板の上に第１導電型のドリフト領域を形成し、
前記ドリフト領域内に第２導電型のウェル領域を形成し、
前記ウェル領域内に第１導電型のソース領域を形成し、
前記ドリフト領域の上面から前記ソース領域及び前記ウェル領域を貫通して前記ドリフト領域に至る溝を形成し、
前記溝の少なくとも側部にゲート絶縁膜を介して埋め込まれ、且つ前記ドリフト領域の上面から突出するゲート電極を形成し、
前記ドリフト領域の上面から突出する前記ゲート電極を被覆する層間絶縁膜を形成し、
前記ウェル領域及び前記ソース領域にオーミック接続され、且つ層間絶縁膜を介して前記ゲート電極と対向するソース電極を形成する
ことを特徴とする半導体装置の製造方法。 - 前記層間絶縁膜の一部は、前記溝の形成時に使用した絶縁性マスク材で形成されることを特徴とする請求項６に記載の半導体装置の製造方法。
- 前記層間絶縁膜は、前記ゲート電極を酸化することにより形成されることを特徴とする請求項６または７に記載の半導体装置の製造方法。
- 前記層間絶縁膜を形成する工程には、
窒化珪素膜を成膜する工程と、
前記窒化珪素膜を異方性エッチング法を用いてエッチングすることにより、前記ゲート電極の側面に前記窒化珪素膜を残す工程と
が含まれることが特徴とする請求項６に記載の半導体装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2014/060153 WO2015155828A1 (ja) | 2014-04-08 | 2014-04-08 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2015155828A1 true JPWO2015155828A1 (ja) | 2017-04-13 |
| JP6269819B2 JP6269819B2 (ja) | 2018-01-31 |
Family
ID=54287431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016512506A Active JP6269819B2 (ja) | 2014-04-08 | 2014-04-08 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6269819B2 (ja) |
| WO (1) | WO2015155828A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016207671A (ja) * | 2015-04-15 | 2016-12-08 | 三菱電機株式会社 | 炭化珪素半導体装置及びその製造方法 |
| KR102363250B1 (ko) * | 2017-03-23 | 2022-02-16 | 삼성전자주식회사 | 반도체 소자 |
| DE102017207846A1 (de) * | 2017-05-10 | 2018-11-15 | Robert Bosch Gmbh | Vertikaler Leistungstransistor mit verbesserter Leitfähigkeit und hohem Sperrverhalten |
| JP6950816B2 (ja) * | 2018-03-26 | 2021-10-13 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
| US11973108B2 (en) * | 2020-12-01 | 2024-04-30 | Nissan Motor Co., Ltd. | Semiconductor device and manufacturing method thereof |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62150778A (ja) * | 1985-12-25 | 1987-07-04 | Hitachi Ltd | 絶縁ゲ−ト半導体装置とその製造方法 |
| JPH0823092A (ja) * | 1994-07-06 | 1996-01-23 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2000082810A (ja) * | 1998-09-07 | 2000-03-21 | Fuji Electric Co Ltd | 炭化けい素トレンチ型ｍｏｓ半導体素子の製造方法および炭化けい素トレンチ型ｍｏｓ半導体素子 |
| JP2001127072A (ja) * | 1999-10-26 | 2001-05-11 | Hitachi Ltd | 半導体装置 |
| JP2005333112A (ja) * | 2004-04-21 | 2005-12-02 | Denso Corp | 半導体装置及びその製造方法 |
| JP2007242925A (ja) * | 2006-03-09 | 2007-09-20 | Mitsubishi Electric Corp | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| JP2010109221A (ja) * | 2008-10-31 | 2010-05-13 | Rohm Co Ltd | 半導体装置 |
| JP2011171374A (ja) * | 2010-02-16 | 2011-09-01 | Sumitomo Electric Ind Ltd | 炭化珪素絶縁ゲート型半導体素子およびその製造方法 |
| JP2011199041A (ja) * | 2010-03-19 | 2011-10-06 | Toshiba Corp | 半導体装置 |
| JP2012156295A (ja) * | 2011-01-26 | 2012-08-16 | Sanken Electric Co Ltd | 半導体装置の製造方法、半導体装置 |
| WO2012132229A1 (ja) * | 2011-03-30 | 2012-10-04 | 株式会社日立製作所 | トレンチ型ＳｉＣ半導体装置の製造方法 |
| WO2012144271A1 (ja) * | 2011-04-19 | 2012-10-26 | 日産自動車株式会社 | 半導体装置およびその製造方法 |
-
2014
- 2014-04-08 WO PCT/JP2014/060153 patent/WO2015155828A1/ja active Application Filing
- 2014-04-08 JP JP2016512506A patent/JP6269819B2/ja active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62150778A (ja) * | 1985-12-25 | 1987-07-04 | Hitachi Ltd | 絶縁ゲ−ト半導体装置とその製造方法 |
| JPH0823092A (ja) * | 1994-07-06 | 1996-01-23 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2000082810A (ja) * | 1998-09-07 | 2000-03-21 | Fuji Electric Co Ltd | 炭化けい素トレンチ型ｍｏｓ半導体素子の製造方法および炭化けい素トレンチ型ｍｏｓ半導体素子 |
| JP2001127072A (ja) * | 1999-10-26 | 2001-05-11 | Hitachi Ltd | 半導体装置 |
| JP2005333112A (ja) * | 2004-04-21 | 2005-12-02 | Denso Corp | 半導体装置及びその製造方法 |
| JP2007242925A (ja) * | 2006-03-09 | 2007-09-20 | Mitsubishi Electric Corp | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| JP2010109221A (ja) * | 2008-10-31 | 2010-05-13 | Rohm Co Ltd | 半導体装置 |
| JP2011171374A (ja) * | 2010-02-16 | 2011-09-01 | Sumitomo Electric Ind Ltd | 炭化珪素絶縁ゲート型半導体素子およびその製造方法 |
| JP2011199041A (ja) * | 2010-03-19 | 2011-10-06 | Toshiba Corp | 半導体装置 |
| JP2012156295A (ja) * | 2011-01-26 | 2012-08-16 | Sanken Electric Co Ltd | 半導体装置の製造方法、半導体装置 |
| WO2012132229A1 (ja) * | 2011-03-30 | 2012-10-04 | 株式会社日立製作所 | トレンチ型ＳｉＣ半導体装置の製造方法 |
| WO2012144271A1 (ja) * | 2011-04-19 | 2012-10-26 | 日産自動車株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6269819B2 (ja) | 2018-01-31 |
| WO2015155828A1 (ja) | 2015-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8748977B2 (en) | Semiconductor device and method for producing same | |
| JP6135709B2 (ja) | トレンチゲート型半導体装置の製造方法 | |
| JP5639926B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| CN102097323A (zh) | 形成具有屏蔽电极结构的绝缘栅场效应晶体管器件的方法 | |
| JP5145694B2 (ja) | ＳｉＣ半導体縦型ＭＯＳＦＥＴの製造方法。 | |
| JP2018182235A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6269819B2 (ja) | 半導体装置及びその製造方法 | |
| US20150279983A1 (en) | Semiconductor device | |
| JP6802454B2 (ja) | 半導体装置およびその製造方法 | |
| JP6004109B2 (ja) | 半導体装置及びその製造方法 | |
| WO2012131768A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| WO2020107754A1 (zh) | 一种提高GaN增强型MOSFET阈值电压的外延层结构及器件制备 | |
| JP5556863B2 (ja) | ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ | |
| WO2014083771A1 (ja) | 半導体素子及びその製造方法 | |
| JP5636752B2 (ja) | 半導体装置及びその製造方法 | |
| JP5098293B2 (ja) | ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法 | |
| KR102531554B1 (ko) | 실리콘카바이드 트랜지스터 및 이의 제조방법 | |
| JP2019096776A (ja) | 半導体装置及びその製造方法 | |
| JP6421476B2 (ja) | 半導体装置及びその製造方法 | |
| CA3025767A1 (en) | Semiconductor device | |
| JP5344477B2 (ja) | リセスゲート構造を有する絶縁ゲート型炭化珪素ラテラル電界効果トランジスタ | |
| US9543427B2 (en) | Semiconductor device and method for fabricating the same | |
| JP6337725B2 (ja) | 半導体装置 | |
| JP7113985B2 (ja) | 半導体素子及び半導体素子の製造方法 | |
| JP2023105554A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171218 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6269819 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |