ITMI20010039A1 - Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso - Google Patents

Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso Download PDF

Info

Publication number
ITMI20010039A1
ITMI20010039A1 IT2001MI000039A ITMI20010039A ITMI20010039A1 IT MI20010039 A1 ITMI20010039 A1 IT MI20010039A1 IT 2001MI000039 A IT2001MI000039 A IT 2001MI000039A IT MI20010039 A ITMI20010039 A IT MI20010039A IT MI20010039 A1 ITMI20010039 A1 IT MI20010039A1
Authority
IT
Italy
Prior art keywords
trench
film
oxide film
semiconductor layer
wall
Prior art date
Application number
IT2001MI000039A
Other languages
English (en)
Inventor
Takaaki Aoki
Yutaka Tomatsu
Akira Kuroyanagi
Mikimasa Suzuki
Hajime Soga
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000010154A external-priority patent/JP2001196587A/ja
Priority claimed from JP2000017817A external-priority patent/JP4192381B2/ja
Application filed by Denso Corp filed Critical Denso Corp
Publication of ITMI20010039A1 publication Critical patent/ITMI20010039A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures

Description

D escrizione dell’invenzione avente per titolo:
"DISPOSITIVO A SEMICONDUTTORI E METODO PER LA FABBRICAZIONE DELLO STESSO"
DESCRIZIONE
La presente invenzione è relativa ad un dispositivo a semiconduttori nel quale vi è una trincea formata su un substrato semiconduttore con un film a strati formato su una parete interna della trincea, e ad un metodo per la fabbricazione dello stesso.
Come questo tipo di dispositivo, la pubblicazione brevettuale giapponese JP-A-6- 132539 rivela un transistor che ha una struttura a porta a trincea in cui vi è una trincea formata su un substrato semiconduttore, e un film di isolamento della porta composto da un film di ossido e da un film di nitruro è formato su una parete interna della trincea. Dato che il film di isolamento della porta è composto da un film composito costituito dal film di ossido e dal film di nitruro, il dispositivo è in grado di fornire una tensione di resistenza di porta più alta rispetto a quella che si ha in un caso in cui il film di isolamento della porta è composto solo da un film di ossido.
Come risultato di studi sul dispositivo a semiconduttori descritto qui sopra, tuttavia, si è scoperto che si aveva una concentrazione di campo elettrico su porzioni di spigolo delle porzioni superiore e inferiore della trincea che riduceva la tensione di resistenza. Per di più, il film di isolamento della porta composto dal film di ossido e dal film di nitruro ha molti stati di interfaccia. A questo proposito, si è scoperto per di più che una tensione di soglia era soggetta a variare a causa di effetti degli stati di interfaccia in corrispondenza di uno stato di funzionamento del transistor. Ciò può ridurre l'affidabilità del dispositivo.
La presente invenzione è stata realizzata alla luce dei problemi di cui sopra. Un oggetto della presente invenzione è quello di arrivare ad una tensione di resistenza alta in un dispositivo a semiconduttori che ha una struttura a porta a trincea e nello stesso tempo di evitare una riduzione della tensione di resistenza mediante il fatto di rilassare la concentrazione del campo elettrico in corrispondenza delle porzioni superiore e inferiore di una trincea. Un altro oggetto della presente invenzione è quello di sopprimere variazioni della tensione di soglia mantenendo nello stesso tempo la elevata tensione di resistenza nel dispositivo a semiconduttori.
In conformità con la presente invenzione, in breve, un film isolante disposto su una parete interna di una trincea ha una prima porzione e una seconda porzione. La prima porzione è composta da un primo film di ossido, un film di nitruro, e un secondo film di ossido, e la seconda porzione è composta solo da un film di ossido. Per di più, una tra la prima porzione e la seconda porzione del film isolante è disposta su una parete laterale della trincea, e un'altra tra la prima porzione e la seconda porzione del film isolante è disposta su almeno una tra una porzione superiore (porzione di apertura) e una porzione di fondo della trincea.
Specificamente, quando la prima porzione è disposta sulla porzione di parete laterale della trincea, la seconda porzione è disposta su almeno una tra la porzione superiore e la porzione di fondo della trincea. Di conseguenza, la concentrazione del campo elettrico in corrispondenza di una tra la porzione superiore e la porzione inferiore può venire mitigata, e si può raggiungere una tensione di resistenza alta.
La prima porzione può essere disposta solo sulla porzione di fondo della trincea. In questo caso, la seconda porzione è disposta sulla porzione di parete laterale della trincea. Di conseguenza, è possibile sopprimere variazioni della tensione di soglia mantenendo nello stesso tempo una tensione di resistenza alta.
Altri oggetti e aspetti peculiari della presente invenzione risulteranno più chiaramente evidenti da una migliore comprensione delle forme di realizzazione preferite descritte in seguito con riferimento ai seguenti disegni, in cui:
la Figura 1 è una vista in sezione trasversale che mostra un dispositivo a semiconduttori in una prima forma preferenziale di esecuzione della presente invenzione;
le Figure da 2 A a 2H sono viste in sezione trasversale che mostrano un metodo per la fabbricazione del dispositivo a semiconduttori mostrato in Figura 1, in una modalità per gradi;
le Figure da 3 A a 3D sono viste in sezione trasversale che mostrano in modo schematico stati delle porzioni superiore e di fondo di una trincea formata per mezzo del metodo mostrato nelle Figure da 2 A a 2H, e stati della porzione superiore e della porzione di fondo di una trincea formata per mezzo di un metodo convenzionale, come esempi di confronto;
la Figura 4 è un diagramma schematico che serve a spiegare residui di silicio (Si nero) che si possono produrre in corrispondenza della porzione di fondo della trincea;
le Figure da 5 A a 5C sono diagrammi schematici che servono a spiegare una ragione per la quale si possono sopprimere gli effetti dei residui di silicio per mezzo del metodo mostrato nelle Figure da 2A a 2H;
la Figura 6 è una vista in sezione trasversale che mostra un dispositivo a semiconduttori come modifica della prima forma di realizzazione;
la Figura 7 è una vista in sezione trasversale che mostra un dispositivo a semiconduttori come altra modifica della prima forma di realizzazione;
la Figura 8 è una vista in sezione trasversale che mostra un dispositivo a semiconduttori in una seconda forma preferenziale di esecuzione della presente invenzione;
le Figure da 9 A a 9H, e da 10A a 10D sono viste in sezione trasversale che mostrano un metodo per la fabbricazione del dispositivo a semiconduttori mostrato in Figura 8 in una modalità per gradi.
(Prima forma di realizzazione)
Un dispositivo a semiconduttori secondo una prima forma di realizzazione preferita viene spiegato con riferimento alla Figura 1, che ha un transistor come un MOSFET di potenza, un IGBT, o simili, che ha una struttura a porta a trincea.
In Figura 1, vi è uno strato di deriva di tipo N<- >2 formato su un substrato di silicio di tipo P<+ >o N<+ >1, e vi è uno strato di tipo P 3 formato su di esso come regione di base. Uno strato di tipo N<+ >4 è formato sullo strato di tipo P 3 a formare una regione di sorgente. Un substrato semiconduttore 5 è composto da queste parti. Su una superficie principale del substrato semiconduttore 5, è ricavata una trincea 6 che penetra nello strato di tipo N<+ >4 e nello strato di tipo P 3 a raggiungere lo strato di deriva 2. Su una parete interna della trincea 6 è formato un film di isolamento della porta.
Il film di isolamento della porta è un film a strati che è formato sulla porzione di parete laterale della trincea 6 e un film di ossido di silicio 7d formato sulle porzioni superiore e inferiore della trincea 6. Il film a strati è composto da un film di ossido di silicio (primo film di ossido) 7a, un film di nitruro di silicio 7b, e un film di ossido di silicio (secondo film di ossido) 7c. Il film di nitruro di silicio 7b è posizionato con uno spigolo superiore che è posizionato in corrispondenza di una porzione superiore rispetto al confine tra lo strato di tipo P 3 e lo strato di tipo N<+ >4, cioè sul lato della superficie principale del substrato semiconduttore 5. 1 film di ossido di silicio 7d, 7e formati sulla porzione superiore e sulla porzione di fondo della trincea 6 rispettivamente hanno spessori maggiori rispetto a quello del film a strati formato sulla porzione di parete laterale della trincea 6. Qui, la porzione superiore della trincea 6 è quella parte che include la porzione di spigolo del lato superiore della trincea, mentre la porzione di fondo della trincea 6 è quella parte che include la porzione di spigolo del lato inferiore della trincea 6.
Nella trincea 6, vi è un elettrodo di porta 8 formato a partire da silicio policristallino drogato. Un film di BPSG 9 è formato sulle superfici (superficie principale del substrato) dello strato di tipo P 3 come regione di base e dello strato di tipo N<+ >4 come regione di sorgente, e un elettrodo di sorgente 10 e un film metallico per gli elettrodi di porta e del collettore (non mostrati in Figura 1) sono formati in modo tale da venire collegati attraverso fori di contatto formati nel film di BPSG 9.
La costituzione descritta qui sopra può fornire un transistor che ha una struttura a trincea di porta in cui i film isolanti formati sulla parete interna della trincea 6 formano in complesso un film di isolamento della porta, e la regione della porzione di parete laterale della trincea 6 nello strato di tipo P 3 funge da regione di canale.
Qui, in qualità di film di isolamento della porta, vi è il film a strati, composto dal film di ossido di silicio 7a, dal film di nitruro di silicio 7b e dal film di ossido di silicio 7c, formato sulla porzione di parete laterale della trincea 6. Questa struttura è in grado di assicurare una tensione di resistenza elevata come in una convenzionale. In aggiunta, dato che i film di ossido di silicio 7d, 7e formati sulle porzioni superiore e inferiore della trincea 6 hanno spessori maggiori di quello del film a strati sulla porzione di parete laterale della trincea 6, la concentrazione del campo elettrico risulta mitigata sulle porzioni di spigolo superiore e inferiore della trincea 6, evitando in questo modo la riduzione di tensione di resistenza in corrispondenza di tali porzioni.
In seguito, viene spiegato un metodo per la fabbricazione del dispositivo a semiconduttori descritto sopra, con riferimento alle Figure da 2 A a 2H.
Per prima cosa, in uno stadio mostrato in Figura 2 A, lo strato di deriva di tipo N<" >viene formato sul substrato di silicio 1 di tipo P<+ >o di tipo N<+>. Poi, lo strato di tipo P 3 e lo strato di tipo N<+ >4 come regione di sorgente vengono formati in sequenza per impianto ionico e diffusione termica. La profondità dello strato di tipo P 3 è di circa da 2 a 3 pm, e la profondità dello strato di tipo N<+ >4 è pari a circa 0,5 pm.
In uno stadio mostrato in Figura 2B, un film di ossido di silicio 11 viene depositato per mezzo di un metodo CVD come maschera della trincea con uno spessore di circa 0,5 pm, e si esegue su di esso la formazione del disegno mediante fotolitografia e attacco a secco anisotropo. Poi, viene formata la trincea 6 in modo tale che penetri nello strato di tipo N<+ >4 e nello strato di tipo P 3 e raggiunga lo strato di deriva 2 mediante attacco anisotropo a secco con l'uso del film di ossido di silicio 11 disegnato come maschera. La profondità della trincea 6 è di circa da 4 a 6 pm.
In seguito, in uno stadio mostrato in Figura 2C, il silicio esposto nella trincea 6 viene attaccato in condizioni isotrope e rimosso ad una profondità di circa 0,1 pm mediante attacco chimico a secco con l'uso dei gas CF4 e 02. Poi, si forma un film di ossido di sacrificio da circa 100 nm mediante ossidazione termica in atmosfera di H2O o O2. Dopo di ciò, il film di ossido di sacrificio viene rimosso mediante attacco a umido con l'uso di acido fluoridrico diluito. In quel momento, il film di ossido 11 come maschera della trincea viene attaccato simultaneamente. Il periodo di tempo per l'attacco a umido può venire impostato sia su un periodo di tempo che serve a rimuovere solo il film di ossido di sacrificio, sia su un periodo di tempo che serve a rimuovere sia il film di ossido di sacrificio che il film di ossido di silicio 11. Dopo di ciò, il film di ossido di silicio 7a viene formato in modo tale che abbia uno spessore di circa 100 nm mediante ossidazione termica eseguita in atmosfera di H2O o O2.
In seguito, in uno stadio mostrato in Figura 2D, viene formato film di nitruro di silicio 7b in modo tale che abbia uno spessore di circa da 10 a 30 nm per mezzo di un metodo di LPCVD.
In uno stadio mostrato in Figura 2E, la parte del film di nitruro di silicio 7b disposta in corrispondenza della porzione di fondo della trincea 6 viene rimossa mediante attacco anisotropo a secco con l'uso di un gas che include CHF3 e 02 mentre il film di nitruro di silicio 7b rimane sulla porzione di parete laterale della trincea 6, in modo tale che il film di ossido di silicio 7a sia esposto. A quel punto, le parti del film di nitruro di silicio 7b formate sulla porzione superiore della trincea 6 e sul film di ossido di silicio 11 sulla superficie del substrato vengono rimosse simultaneamente, e il film di ossido di silicio 7a viene esposto in corrispondenza di tali regioni.
In uno stadio mostrato in Figura 2F, per esempio si esegue un'ossidazione termica in atmosfera di H2O o 02 a una temperatura di preferenza da 850 a 1050°C, e in questo modo si forma il film di ossido di silicio 7c di circa da 5 a 10 nm sul film di nitruro di silicio 7b. A quel punto, i film di ossido di silicio 7d, 7e vengono formati sulle porzioni superiore e inferiore della trincea 6, dove viene rimosso il film di nitruro di silicio, in modo tale da avere uno spessore di circa da 180 a 330 nm rispettivamente che è aumentato a motivo della situazione termica.
In questo caso, dato che il film di nitruro di silicio 7b è sottile con uno spessore di circa da 10 a 30 nm, il film di ossido di silicio può venire fatto crescere sulla porzione superiore della trincea 6 in una direzione laterale dopo che il film di nitruro di silicio 7b è stato parzialmente attaccato. Di conseguenza, lo spessore del film di ossido di silicio può venire reso maggiore non solo sulla superficie del substrato di silicio ma anche in corrispondenza della porzione di apertura della trincea 6. Questo vuol dire che lo spessore del film di ossido di silicio può venire aumentato anche in corrispondenza della porzione di spigolo della trincea 6.
In seguito, in uno stadio mostrato in Figura 2G, silicio policristallino drogato 8 per l'elettrodo di porta 8 viene formato per mezzo del metodo LPCVD, riempiendo in questo modo l'interno della trincea 6. In seguito, il silicio policristallino 8 viene controinciso in modo tale che abbia uno spessore desiderato. In uno stadio mostrato in Figura 2H, poi, sul silicio policristallino 8 si forma un disegno mediante fotolitografia a formare l'elettrodo di porta 8.
Dopo di ciò, come è mostrato in Figura 1, si forma il film di BPSG 9 come film isolante intermedio per mezzo di un metodo di CVD intensificata mediante plasma. I fori di contatto vengono formati nel film di BPSG 9 mediante fotolitografia e attacco anisotropo a secco, e i film metallici per gli elettrodi di sorgente, di porta e del collettore vengono formati mediante un metodo di spruzzatura catodica.
In questo modo, viene fabbricato il dispositivo a semiconduttori mostrato in Figura 1. Nel metodo descritto sopra, come dispositivo a semiconduttore è esemplificanto un IGBT; tuttavia, le dimensioni delle parti rispettive possono venire modificate in modo appropriato. Per esempio, quando un MOSFET di potenza (DMOS) viene fabbricato come dispositivo a semiconduttore, di preferenza la profondità della trincea 6 è di circa 2 μm, la profondità dello strato di tipo P (pozzo P) 3 è pari a circa 1,5 μm, la profondità dello strato di tipo N<+ >4 è pari a circa 0,5 pm, e lo spessore del film di ossido di silicio 7a è pari a circa 50 nm. In conformità con il metodo di fabbricazione descritto qui sopra, dopo che il film di ossido di silicio 7a e il film di nitruro di silicio 7b sono stati formati sulla parete interna della trincea 6, il film di nitruro di silicio 7b sulle porzioni superiore e inferiore della trincea 6 viene rimosso e poi si esegue l'ossidazione termica. Mediante l'esecuzione di questa ossidazione termica, si forma il film di ossido di silicio 7c sul film di nitruro di silicio 7b e nello stesso tempo si formano i film di ossido di silicio 7d, 7e che hanno grandi spessori sulle porzioni superiore e inferiore della trincea 6 dove viene rimosso il film di nitruro di silicio.
Le Figure 3A e 3B mostrano rispettivamente porzioni del film di isolamento della porta sulle porzioni superiore e inferiore della trincea prodotta mediante il metodo descritto qui sopra in sezione trasversale, e le illustrazioni delle Figure 3 A e 3B corrispondono a fotografie pratiche in sezione trasversale. Inoltre le Figure 3C e 3D mostrano porzioni del film di isolamento della porta sulle porzioni superiore e inferiore della trincea prodotte mediante un metodo convenzionale in cui non si esegue alcuna rimozione del film di nitruro di silicio, e le illustrazioni delle Figure 3C e 3D corrispondono a fotografie pratiche in sezione trasversale. Incidentalmente, la differenza tra gli esempi mostrati nelle Figure 3A e 3B e nelle Figure 3C e 3D è solo che la rimozione del film di nitruro di silicio venga eseguita o non venga eseguita, e le altre condizioni di fabbricazione sono in sostanza identiche in un caso e nell'altro.
Quando il film di isolamento della porta viene formato per mezzo del metodo convenzionale, le porzioni superiore e inferiore della trincea hanno un film a strati come film di isolamento della porta. Come è mostrato in Figura 3C, lo spessore della porzione superiore della trincea è pari a 140 nm, mentre, come è mostrato in Figura 3D, lo spessore della porzione di fondo è pari a 70 nm.
Al contrario, quando il film di isolamento della porta viene formato mediante il metodo secondo la presente forme di realizzazione descritto qui sopra, esiste solo il film di ossido di silicio sulle porzioni superiore e inferiore della trincea. Come è mostrato in Figura 3 A, lo spessore sulla porzione superiore della trincea è pari a 330 nm, mentre, come è mostrato in Figura 3B, lo spessore sulla porzione di fondo della trincea è pari a 180 nm.
Di conseguenza, quando il film di nitruro di silicio sulle porzioni superiore e inferiore della trincea viene rimosso e si esegue l'ossidazione termica come nella presente forma di realizzazione, la concentrazione del campo elettrico in corrispondenza delle porzioni di spigolo delle porzioni superiore e inferiore della trincea può venire rilassata e si può evitare la riduzione della tensione di resistenza in corrispondenza di tali porzioni. Per di più, dato che lo spessore del film di ossido di silicio è grande in corrispondenza delle porzioni superiore e inferiore della trincea 6, si può ridurre la capacità di ingresso della porta.
Incidentalmente, quando la trincea viene formata mediante attacco chimico della trincea, come è mostrato in Figura 4, vi è un caso in cui si producono residui di silicio colonnare (silicio nero) 6a durante la formazione della trincea 6. Quando il film di isolamento della porta viene formato in corrispondenza della regione che ha tali residui di silicio colonnare 6a, il campo elettrico si può concentrare localmente su tale porzione riducendo in questo modo la tensione di resistenza della porta. In particolare in elementi semiconduttori di potenza, come un MOS di potenza e un IGBT, dato che la regione di porta ha una grande area, in un campo da varie dozzine di mm<2 >a varie centinaia di mm<2>, la probabilità di subire effetti dannosi dei residui di silicio è grande.
Al contrario di ciò, in conformità con il metodo di fabbricazione descritto qui sopra, gli effetti dannosi dei residui di silicio possono venire eliminati. Specificamente, nel caso in cui i residui di silicio colonnare 6a vengono prodotti sulle porzioni di fondo della trincea 6, se il film di ossido di silicio viene formato come nel modo convenzionale, compaiono gli effetti dei residui di silicio. Tuttavia, nella presente forma di realizzazione, anche se vengono prodotti dei residui di silicio 6a come è mostrato in Figura 5 A, dato che le porzioni del film di nitruro di silicio 7b che si estendono sulle porzioni superiore e inferiore della trincea 6 vengono rimosse nello stadio mostrato in Figura 2E, viene messo a disposizione lo stato mostrato in Figura 5B.
Per di più, dato che viene eseguita l'ossidazione termica nello stadio mostrato in Figura 2F, il film di ossido di silicio spesso 7e viene formato sulla porzione di fondo della trincea 6 a coprire tutta la regione che ha i residui di silicio 6a, e viene fornito lo stato mostrato in Figura 5C. Di conseguenza, viene soppressa la riduzione della tensione di resistenza in corrispondenza della porzione di fondo della trincea 6 e si può raggiungere una resa elevata della tensione di porta.
Incidentalmente, nella forma di realizzazione descritta qui sopra la tensione di resistenza della porta viene potenziata grazie al fatto di formare il film isolante sia sulla porzione superiore che sulla porzione di fondo della trincea 6 solo a partire dal film di ossido di silicio; tuttavia, come è mostrato in Figura 6 e 7, questa contromisura può venire applicata a solo una tra le porzioni superiore e inferiore della trincea 6, e la tensione di resistenza di porta in corrispondenza di un'altra delle stesse può venire aumentata per mezzo di un'altra contromisura. Per formare il singolo film di ossido di silicio in corrispondenza solo di una tra le porzioni superiore e inferiore della trincea 6, per esempio, la porzione del film di ossido di silicio su un'altra tra le porzioni superiore ed inferiore viene mascherata in modo tale che non venga rimossa durante l'attacco a secco.
Nella forma di realizzazione descritta qui sopra, il transistor che ha una struttura a porta a trincea viene esemplificato come dispositivo a semiconduttori; tuttavia, la tensione di resistenza può venire aumentata anche in altri dispositivi a semiconduttore, come un dispositivo a semiconduttori che ha un condensatore del tipo a trincea e un dispositivo a semiconduttori che ha una struttura di isolamento dell'elemento, mediante il fatto di formare il film isolante sulla parete interna della trincea a partire dal film a strati del film di ossido e del film di nitruro sulla porzione di parete laterale, e solo a partire dal film di ossido sulla porzione superiore e/o sulla porzione di fondo della trincea. Il tipo conduttivo di ciascuno strato nel dispositivo a semiconduttori non è limitato a quello mostrato in Figura 1, e può essere inverso rispetto ad esso.
(Seconda forma di realizzazione)
Un dispositivo a semiconduttori conforme a una seconda forma preferenziale di esecuzione è spiegato con riferimento alle Figure da 8 a 10, in cui la struttura del film di isolamento della porta è diversa rispetto a quella che si ha nella prima forma di realizzazione, e il punto differente viene spiegato in seguito. Le parti uguali a quelle che si hanno nella prima forma di realizzazione sono indicate per mezzo degli stessi simboli numerici di riferimento.
Il film di isolamento della porta nella seconda forma di realizzazione è composto da un film a strati formato sulla porzione di fondo della trincea 6 e da un film di ossido di silicio 107d formato sulla porzione di parete laterale e sulla porzione superiore della trincea 6. Il film a strati è composto da un film di ossido di silicio 107a, un film di nitruro di silicio 107b e un film di ossido di silicio 107c. Il film di nitruro di silicio 107b presenta un'estremità superiore che è disposta in una posizione più bassa rispetto a quella del confine tra lo strato di tipo P 3 e lo strato di deriva 2, cioè in corrispondenza di un lato di superficie posteriore del substrato semiconduttore 5.
Così, in questa forma di realizzazione, dato che il film a strati composto dal film di ossido di silicio 107a, dal film di nitruro di silicio 107b, e dal film di ossido di silicio 107c è formato sulla porzione di fondo della trincea 6, si può raggiungere una tensione di resistenza alta come in uno convenzionale. Per di più, dato che il film di ossido 7d formato sulla porzione di parete laterale della trincea 6 è composto solo da un film di ossido di silicio, è possibile sopprimere la variazione della tensione di soglia. Come risultato, la variazione della tensione di soglia può essere ridotta mentre si mantiene una tensione di resistenza della porta alta.
In seguito, viene spiegato un metodo di fabbricazione del dispositivo a semiconduttori descritto qui sopra, con riferimento alle Figure da 9A a 9H e da 10A a 10D. Qui, gli stadi mostrati nelle Figure da 9A a 9D sono sostanzialmente uguali a quelli mostrati nelle Figure da 2 A a 2D e, di conseguenza, la spiegazione viene fatta partire da uno stadio mostrato in Figura 9E. Incidentalmente, il film di ossido di silicio 7a in Figura 2C corrisponde al film di ossido di silicio 107a in Figura 9C, e il film di nitruro di silicio 7b in Figura 2D corrisponde al film di nitruro di silicio 107b in Figura 9D.
Poi, nella seconda forma di realizzazione, nello stadio mostrato in Figura 9E, un fotoresist 12 viene inglobato all'intemo della trincea 6 mediante un metodo di rivestimento a rotazione. Si dovrebbe notare che la trincea 6 può venire riempita con un materiale diverso rispetto al fotoresist, come per esempio polisilicio, con la condizione che il materiale possa servire da arresto di attacco rispetto al film di nitruro di silicio.
In uno stadio mostrato in Figura 9F, il fotoresist 12 viene rimosso parzialmente mediante retroattacco chimico anisotropo che viene eseguito in condizioni che implicano un rapporto selettivo tra il fotoresist e il film di nitruro di silicio e, di conseguenza, il fotoresist 12 rimane solo sulla porzione di fondo della trincea 6.
In uno stadio mostrato in Figura 9G, il film di nitruro di silicio 107b diverso dalla porzione coperta con il fotoresist 12 in corrispondenza della porzione di fondo della trincea 6, cioè il film di nitruro di silicio 107b disposto sulla porzione di parete laterale della trincea 6, viene rimosso mediante attacco a secco con l'uso di un gas che include CHF3 e 02. A quel punto, il nitruro di silicio formato disposto sulla porzione superiore della trincea 6 e sul film di ossido di silicio 11 sulla superficie del substrato vengono rimossi in maniera simultanea. Poi, in uno stadio mostrato in Figura 9H, il fotoresist che rimane in corrispondenza della porzione di fondo della trincea 6 viene rimosso.
In seguito, in uno stadio mostrato in Figura 10 A, per esempio, si esegue un'ossidazione termica in atmosfera di H20 o 02 a 950°C. Questa ossidazione termica forma il film di ossido di silicio 107d che è più spesso sulla porzione superiore e sulla porzione di parete laterale della trincea 6, con uno spessore di circa 100 nm. In corrispondenza dalla porzione di fondo della trincea 6, si forma il film di ossido di silicio 107c di vari nm sopra il film di nitruro di silicio 107b.
In uno stadio mostrato in Figura 10B, silicio policristallino drogato 8 viene formato mediante un metodo di LPCVD per l'elettrodo di porta, riempiendo in questo modo la trincea 6. In seguito, il silicio policristallino 8 viene retroattaccato in modo tale che abbia uno spessore desiderato. In uno stadio mostrato in Figura 10C, il silicio policristallino 8 viene sottoposto alla formazione di un disegno mediante foto-litografia, formando in questo modo l'elettrodo di porta 8.
Poi, in uno stadio mostrato in Figura 10D, viene formato il film di BPSG 9 come film isolante intermedio mediante un metodo di CVD intensificato con plasma, i fori di contatto vengono formati nel film di BPSG 9 mediante fotolitografia e attacco anisotropo a secco, e film metallici per gli elettrodi di sorgente, di porta e del collettore vengono formati mediante un metodo di spruzzatura catodica. In questo modo, viene fabbricato il dispositivo a semiconduttori mostrato in Figura 8.
In conformità con il metodo di fabbricazione descritto qui sopra, dopo che il film di ossido di silicio 107a e il film di nitruro di silicio 107b sono stati formati sulla parete interna della trincea 6, le porzioni del film di nitruro di silicio disposte sulla porzione superiore e sulla porzione di parete laterale della trincea 6 vengono rimosse. Dopo di ciò, si esegue l'ossidazione termica a formare il film di ossido di silicio 107c sul film di nitruro di silicio 107b, e per formare il film di ossido di silicio 107d sulla porzione superiore e sulla porzione di parete laterale della trincea 6 in cui viene rimosso il film di nitruro di silicio.
Di conseguenza, il film a strati composto dal film di ossido di silicio 107a, dal film di nitruro di silicio 107b, e dal film di ossido di silicio 107c viene formato sulla porzione di fondo della trincea 6 e di conseguenza è possibile raggiungere una tensione di resistenza di porta elevata. Inoltre, dato che solo il film di ossido di silicio 107d viene formato sulla porzione superiore e sulla porzione di parete laterale della trincea 6, si può ridurre la variazione della tensione di soglia. Per di più, lo spessore del film di ossido di silicio sulla porzione superiore della trincea 6 può venire aumentato mediante ossidazione accelerata per mezzo dello strato di tipo N<+ >4. A motivo di ciò, la concentrazione del campo elettrico in corrispondenza della porzione di spigolo della porzione superiore della trincea 6 può venire rilassata ed è possibile sopprimere la riduzione di tensione di resistenza in corrispondenza di tale porzione. Incidentalmente, il tipo di conducibilità di ogni strato nel dispositivo a semiconduttori non è limitato a quello mostrato in Figura 8, ma può essere invertito rispetto ad esso.
Anche se la presente invenzione è stata mostrata e descritta con riferimento alle forme di realizzazione preferite di cui sopra, risulterà evidente alle persone esperte del mestiere che è possibile effettuare in essa cambiamenti di forma e di dettagli senza allontanarsi dalla portata dell'invenzione come è definita nelle rivendicazioni allegate.

Claims (30)

  1. RIVENDICAZIONI 1. Un dispositivo a semiconduttori comprendente: un substrato semiconduttore (5) avente una trincea (6) formata su una sua superficie principale; e un film isolante disposto sulla parete interna della trincea (6), il film isolante avendo una prima porzione composta da un primo film di ossido (7a, 107a), un film di nitruro (7b, 707b), e un secondo film di ossido (7c, 107c), e una seconda porzione costituita da un film di ossido (7d, 7e, 107d), in cui: una tra la prima porzione e la seconda porzione del film isolante è disposta su una parete laterale della trincea (6); e un'altra tra la prima porzione e la seconda porzione del film isolante è disposta su almeno una tra una porzione superiore e una porzione di fondo della trincea (6).
  2. 2. Il dispositivo a semiconduttori secondo la rivendicazione 1 nel quale: la prima porzione è disposta sulla parete laterale della trincea (6); e la seconda porzione è disposta su almeno una tra la porzione superiore e la porzione inferiore della trincea (6) ed ha uno spessore maggiore di quello della prima porzione.
  3. 3. Il dispositivo a semiconduttori secondo la rivendicazione 2 nel quale la seconda porzione è disposta sia sulla porzione superiore che sulla porzione di fondo della trincea (6), con lo spessore maggiore di quello della prima porzione.
  4. 4. Il dispositivo a semiconduttori secondo una qualunque delle rivendicazioni da 1 a 3 nel quale: il substrato semiconduttore (5) è composto da un primo strato di semiconduttore (4) di un primo tipo di conducibilità, un secondo strato di semicondutore (3) di un secondo tipo di conducibilità e un terzo strato di semicondutore (2) del primo tipo di conducibilità; la trincea (6) è formata a partire da un lato di superficie principale del substrato semicondutore (5) e penetra nel primo strato di semicondutore (4) e nel secondo strato di semicondutore (3) fino a aggiungere il terzo strato di semicondutore (2); il substrato semicondutore (5) fornisce al suo interno un transistor con l'uso del secondo strato di semicondutore (3) come regione di canale, e del film isolante come film di isolamento della porta; e il film di nitruro (7b, 107b) della prima porzione del film isolante ha un'estremità superiore in corrispondenza del lato di superficie principale che è disposta in una posizione più vicina alla superficie principale che non un confine tra il primo strato di semicondutore (4) e il secondo strato di semicondutore (3).
  5. 5. Il dispositivo a semicondutori secondo una qualunque delle rivendicazioni da 1 a 4 nel quale: il film di ossido della seconda porzione viene formato mediante un'ossidazione termica che viene eseguita per formare il secondo film di ossido (7c, 107c) della prima porzione dopo che il primo film di ossido (7a, 107a) e il film di nitruro (7b, 107b) sono stati formati sulla parete laterale su almeno una tra la porzione superiore e la porzione di fondo, e dopo che il film di nitruro (7b, 107b) sulla porzione superiore o sulla porzione di fondo è stato rimosso.
  6. 6. Il dispositivo a semicondutori secondo la rivendicazione 1 nel quale: la prima porzione del film isolante è disposta sulla porzione di fondo della trincea (6); e la seconda porzione del film isolante è disposta sulla parete laterale della trincea (6).
  7. 7. Il dispositivo a semiconduttori secondo la rivendicazione 6 nel quale: il substrato semiconduttore (5) è composto da un primo strato di semiconduttore (4) di un primo tipo di conducibilità, un secondo strato di semiconduttore (3) di un secondo tipo di conducibilità e un terzo strato di semiconduttore (2) del primo tipo di conducibilità; la trincea (6) è formata a partire da un lato di superficie principale del substrato semiconduttore (5) e penetra nel primo strato di semiconduttore (4) e nel secondo strato di semiconduttore (3) fino a aggiungere il terzo strato di semiconduttore (2); e il film di nitruro (7b, 107b) della prima porzione del film isolante è dotato di una estremità superiore in corrispondenza del lato di superficie principale che è disposto in una posizione, una distanza della quale dalla superficie principale è più grande di quella di un confine tra il secondo strato di semiconduttore (4) e il terzo strato di semiconduttore (3).
  8. 8. Un transistor del tipo a porta a trincea comprendente: un substrato semiconduttore (5) avente una trincea (6) formata su di esso; e un film di isolamento della porta disposto su una parete interna della trincea (6), il film di isolamento della porta includendo una prima porzione e una seconda porzione rispettivamente disposte localmente sulla parete interna della trincea (6) ed aventi strutture diverse una dall'altra, la prima porzione essendo composta da un primo film di ossido (7a, 107a), un film di nitruro (7b, 107b) e un secondo film di ossido (7c, 107c) che sono stratificati.
  9. 9. Il transistor di tipo a porta a trincea secondo la rivendicazione 8 nel quale una prima regione della parete interna su cui è disposta la prima porzione del film di isolamento della porta include una porzione di parete laterale della trincea (6) in cui è disposta una regione di canale, e la prima regione esclude una porzione di fondo della trincea (6).
  10. 10. Il transistor di tipo a porta a trincea secondo la rivendicazione 9 nel quale la prima regione esclude una porzione di apertura della trincea (6).
  11. 11. Il transistor del tipo a porta a trincea secondo una qualunque delle rivendicazioni da 8 a 10 nel quale una seconda regione della parete interna su cui è disposta la seconda porzione del film di isolamento della porta include almeno una tra una porzione di apertura e la porzione di fondo della trincea (6).
  12. 12. Il transistor di tipo a porta a trincea secondo la rivendicazione 11 nel quale la seconda porzione del film isolante disposta sull'una tra la porzione di apertura e la porzione di fondo della trincea (6) ha uno spessore maggiore di quello della prima porzione disposta sulla porzione di parete laterale della trincea (6).
  13. 13. Il transistor di tipo a porta a trincea secondo la rivendicazione 8 nel quale: la prima porzione del film di isolamento della porta è disposta su una porzione di fondo della trincea (6); e la seconda porzione è costituita da un film di ossido (107d) ed è disposta su una porzione di parete laterale della trincea (6).
  14. 14. Il transistor del tipo a porta a trincea secondo una qualunque delle rivendicazioni da 8 a 13, in cui la seconda porzione è costituita da un film di ossido (7d, 7 e, 107d).
  15. 15. Un transistor del tipo a porta a trincea comprendente: un substrato semiconduttore (5) avente una trincea (6) formata su di esso; e un film di isolamento della porta disposto su una parete interna della trincea (6), il film di isolamento della porta includendo una prima porzione e una seconda porzione rispettivamente disposte localmente su regioni prima e seconda della parete interna, la prima porzione essendo composta da una pluralità di film isolanti (7a-7c, 107a-107c), la seconda porzione essendo composta da solo un singolo film isolante (7d, 7e, 107d).
  16. 16. Il transistor di tipo a porta a trincea secondo la rivendicazione 15 nel quale: la prima porzione del film di isolamento della porta è disposta su una porzione di parete laterale della trincea (6); e la seconda porzione del film di isolamento della porta è disposta almeno su una porzione di apertura e su una porzione di fondo della trincea (6), e ha uno spessore maggiore di quello della prima porzione.
  17. 17. Il transistor di tipo a porta a trincea secondo la rivendicazione 15 nel quale la prima porzione del film di isolamento della porta è disposta solo su una porzione di fondo della trincea (6).
  18. 18. Un metodo per la fabbricazione di un dispositivo a semiconduttori comprendente le operazioni di: preparare un substrato semiconduttore (5) avente una trincea (6) formata su di esso; formare un primo film di ossido (7a, 107a) sulla parete interna della trincea (6); formare un film di nitruro (7b, 107b) sul primo film di ossido (7a, 107a); rimuovere parzialmente il film di nitruro (7b, 107b) in modo tale che il primo film di ossido (7a, 107a) sia esposto in corrispondenza di una prima regione della parete interna e in modo tale che il film di nitruro (7b, 107b) rimanga sul primo film di ossido (7a, 107a) in corrispondenza di una seconda regione della parete interna; formare un secondo film di ossido (7c, 107c), mediante ossidazione termica, sul primo film di ossido (7a, 107a) in corrispondenza della prima regione e sul film di nitruro (7b, 107b) in corrispondenza della seconda regione.
  19. 19. Il metodo secondo la rivendicazione 18 nel quale: la prima regione è almeno una tra una porzione di apertura e una porzione di fondo della trincea; e la seconda regione è una porzione di parete laterale della trincea.
  20. 20. Il metodo secondo la rivendicazione 18 o 19 nel quale il secondo film di ossido (7c, 107c) viene formato in modo tale che lo spessore totale del primo film di ossido (7a, 107a) e del secondo film di ossido (7c, 107c) disposti sulla prima regione sia maggiore di uno spessore totale del primo film di ossido (7a, 107a), del film di nitruro (7b, 107b) e del secondo film di ossido (7c, 107c) disposti sulla seconda regione.
  21. 21. Il metodo secondo la rivendicazione 18 nel quale: la prima regione su cui sono disposti solo il primo film di ossido (7a, 107a) e il secondo film di ossido (7c, 107c) è una porzione di parete laterale della parete interna; e la seconda regione su cui sono disposti il primo film di ossido (7a, 107a), il film di nitruro (7b, 107b) e il secondo film di ossido (7c, 107c) è una porzione di fondo della parete interna.
  22. 22. Un metodo per la fabbricazione di un transistor del tipo a porta a trincea comprendente le operazioni di: preparare un substrato semiconduttore (5) composto da un primo strato di semiconduttore (4) ad un primo tipo di conducibilità, un secondo strato di semiconduttore (3) ad un secondo tipo di conducibilità e un terzo strato di semiconduttore (2) di un primo tipo di conducibilità; formare una trincea (6) sul substrato semiconduttore (5) da una superficie principale del substrato semiconduttore (5) in corrispondenza di un lato del primo strato di semiconduttore (4), la trincea (6) penetrando nel primo strato di semiconduttore (4) e nel secondo strato di semiconduttore (3) fino a raggiungere il terzo strato di semiconduttore (2); formare un film di isolamento della porta su una parete interna della trincea (6) mediante il fatto di formare un primo film di ossido (7a, 107a) sulla parete interna della trincea (6); formare un film di nitruro (7b, 107b) sul primo film di ossido (7a, 107a); rimuovere una parte del film di nitruro (7b, 107b) per esporre una parte del primo film di ossido (7a, 107a); e formare un secondo film di ossido (7c, 107c) sul film di nitruro (7b, 107b) e sulla parte del primo film di ossido (7a, 107a); e formare un elettrodo di porta nella trincea (6).
  23. 23. Il metodo secondo la rivendicazione 22 nel quale: quando viene formato il film di isolamento della porta, il film di nitruro (7b, 107b) viene in parte rimosso in modo tale da avere una porzione terminale in corrispondenza di un lato della superficie principale del substrato semiconduttore (5), la porzione terminale definendo una distanza dalla superficie principale che è minore di quella di un confine tra il secondo strato di semiconduttore (4) e il terzo strato di semiconduttore (3).
  24. 24. Il metodo secondo la rivendicazione 22 nel quale: quando viene formato il film di isolamento della porta, il film di nitruro (7b, 107b) viene rimosso parzialmente per rimuovere solo una porzione di fondo della trincea (6) e in modo tale da avere una porzione terminale in corrispondenza di un lato della superficie principale del substrato semiconduttore (5), la porzione terminale definendo una distanza dalla superficie principale che è maggiore di quella di un confine tra il primo strato di semiconduttore (4) e il secondo strato di semiconduttore (3).
  25. 25. Il metodo secondo la rivendicazione 22 nel quale: il secondo film di ossido (7c, 107c) è formato sul film di nitruro (7b, 107b) in corrispondenza di una prima regione della parete interna e sulla parte del primo film di ossido (7a, 107a) in corrispondenza di una seconda regione della parete interna in modo tale che lo spessore totale del film di isolamento della porta in corrispondenza della seconda regione sia maggiore di quello che vi è in corrispondenza della prima regione.
  26. 26. Il metodo secondo la rivendicazione 25 nel quale: la prima regione include una porzione di parete laterale della trincea; e la seconda regione include almeno una tra una porzione di apertura e una porzione di fondo della trincea (6).
  27. 27. Un metodo per la fabbricazione di un transistor del tipo a porta a trincea comprendente: un substrato semiconduttore (5) avente su di sè una trincea (6); e la formazione di un film di isolamento della porta su una parete interna della trincea (6), in cui la formazione del film di isolamento della porta comprende le operazioni di: formare un primo film di ossido (7a, 107a) sulla parete interna della trincea disporre localmente una pellicola di impedimento dell'ossidazione (7b, 107b) sul primo film di ossido (7a, 107a); e formare un secondo film di ossido (7c, 107c) mediante ossidazione termica sul primo film di ossido (7a, 107a) con il film di impedimento dell'ossidazione (7b, 107b) interposto localmente tra di essi.
  28. 28. Il metodo secondo la rivendicazione 27 nel quale il film di impedimento dell'ossidazione è un film di nitruro (7b, 107b).
  29. 29. Il metodo secondo la rivendicazione 27 o 28 nel quale: il film di impedimento dell'ossidazione è disposto su una porzione di parete laterale della parete interna; il film di isolamento della porta disposto sulla porzione di parete laterale composto dal primo film di ossido (7a, 107a), dal film di impedimento dell'ossidazione e dal secondo film di ossido (7c, 107c); e il film di isolamento della porta disposto su almeno una tra una porzione di apertura e una porzione di fondo della trincea (6) è composto solo dal primo film di ossido (7a, 107a) e dal secondo film di ossido (7c, 107c).
  30. 30. Il metodo secondo la rivendicazione 27 o 28 nel quale il film di impedimento dell'ossidazione è disposto solo su una porzione di fondo della trincea (6).
IT2001MI000039A 2000-01-14 2001-01-11 Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso ITMI20010039A1 (it)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000010154A JP2001196587A (ja) 2000-01-14 2000-01-14 半導体装置およびその製造方法
JP2000017817A JP4192381B2 (ja) 2000-01-21 2000-01-21 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
ITMI20010039A1 true ITMI20010039A1 (it) 2002-07-11

Family

ID=26583765

Family Applications (1)

Application Number Title Priority Date Filing Date
IT2001MI000039A ITMI20010039A1 (it) 2000-01-14 2001-01-11 Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso

Country Status (3)

Country Link
US (1) US6469345B2 (it)
DE (1) DE10101568B4 (it)
IT (1) ITMI20010039A1 (it)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864532B2 (en) 2000-01-14 2005-03-08 Denso Corporation Semiconductor device and method for manufacturing the same
JP4860022B2 (ja) * 2000-01-25 2012-01-25 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
US6376315B1 (en) * 2000-03-31 2002-04-23 General Semiconductor, Inc. Method of forming a trench DMOS having reduced threshold voltage
JP4932088B2 (ja) * 2001-02-19 2012-05-16 ルネサスエレクトロニクス株式会社 絶縁ゲート型半導体装置の製造方法
JP4852792B2 (ja) 2001-03-30 2012-01-11 株式会社デンソー 半導体装置の製造方法
KR100364815B1 (en) * 2001-04-28 2002-12-16 Hynix Semiconductor Inc High voltage device and fabricating method thereof
DE10204868B4 (de) * 2002-02-06 2007-08-23 Infineon Technologies Ag Speicherzelle mit Grabenspeichertransistor und Oxid-Nitrid-Oxid-Dielektrikum
JP4158453B2 (ja) * 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
US6921699B2 (en) * 2002-09-30 2005-07-26 International Rectifier Corporation Method for manufacturing a semiconductor device with a trench termination
CN101925212A (zh) * 2002-10-18 2010-12-22 伊菲雷知识产权公司 彩色电致发光显示器
JP2004228342A (ja) * 2003-01-23 2004-08-12 Denso Corp 半導体装置およびその製造方法
JP4483179B2 (ja) * 2003-03-03 2010-06-16 株式会社デンソー 半導体装置の製造方法
US6992352B2 (en) * 2003-05-15 2006-01-31 Analog Power Limited Trenched DMOS devices and methods and processes for making same
JP4564362B2 (ja) * 2004-01-23 2010-10-20 株式会社東芝 半導体装置
JP2005242416A (ja) * 2004-02-24 2005-09-08 Shogakukan Inc 自然言語文の検索方法および検索装置
JP2005302925A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 半導体装置
JP4760081B2 (ja) * 2004-04-21 2011-08-31 株式会社デンソー 半導体装置及びその製造方法
JP2005340626A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
JP4830418B2 (ja) * 2005-09-16 2011-12-07 株式会社デンソー 半導体装置
US8384150B2 (en) * 2005-11-29 2013-02-26 Rohm Co., Ltd. Vertical double diffused MOS transistor with a trench gate structure
US8129779B2 (en) 2007-09-03 2012-03-06 Rohm Co., Ltd. Trench gate type VDMOSFET device with thicker gate insulation layer portion for reducing gate to source capacitance
US8384152B2 (en) * 2007-09-20 2013-02-26 Rohm Co., Ltd. Semiconductor device having trench gate VDMOSFET and method of manufacturing the same
JP5405737B2 (ja) * 2007-12-20 2014-02-05 スパンション エルエルシー 半導体装置およびその製造方法
JP5729331B2 (ja) 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置
JP5243671B1 (ja) 2011-11-21 2013-07-24 パナソニック株式会社 半導体装置及びその製造方法
WO2013114477A1 (ja) 2012-01-31 2013-08-08 パナソニック株式会社 半導体装置及びその製造方法
US9087894B2 (en) 2012-02-10 2015-07-21 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method of manufacturing the device
JP2013232533A (ja) * 2012-04-27 2013-11-14 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP6112700B2 (ja) * 2012-08-17 2017-04-12 ローム株式会社 半導体装置
CN103681819B (zh) * 2012-09-17 2017-04-19 中国科学院微电子研究所 一种沟槽型的绝缘栅双极性晶体管及其制备方法
DE102015201045B4 (de) * 2015-01-22 2019-09-26 Infineon Technologies Austria Ag Mit einer hohen Gate-Spannung betreibbarer Hochspannungstransistor, Verfahren zum Steuern desselben und Schaltungsanordnung
CN116487419B (zh) * 2023-06-20 2023-09-12 合肥晶合集成电路股份有限公司 半导体结构及其制备方法

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60158642A (ja) 1984-01-27 1985-08-20 Hitachi Ltd 半導体装置
JPS6068650A (ja) 1984-08-27 1985-04-19 Mitsubishi Electric Corp 半導体装置の製造方法
JPS61119056A (ja) 1984-11-15 1986-06-06 Nec Corp 半導体装置の製造方法
JP2602808B2 (ja) 1986-01-21 1997-04-23 株式会社東芝 半導体装置の製造方法
JPH0618248B2 (ja) 1985-05-31 1994-03-09 株式会社東芝 半導体装置の製造方法
JPS6273737A (ja) 1985-09-27 1987-04-04 Nec Corp 半導体装置
JPS62136065A (ja) 1985-12-09 1987-06-19 Mitsubishi Electric Corp 半導体装置の製造方法
JPS62185353A (ja) 1986-02-10 1987-08-13 Toshiba Corp 半導体装置の製造方法
JPH0624228B2 (ja) 1986-04-17 1994-03-30 三菱電機株式会社 半導体集積回路装置の製造方法
JPS62293661A (ja) 1986-06-12 1987-12-21 Oki Electric Ind Co Ltd 半導体キヤパシタの製造方法
JPS632371A (ja) 1986-06-23 1988-01-07 Hitachi Ltd 半導体装置
US4693781A (en) 1986-06-26 1987-09-15 Motorola, Inc. Trench formation process
JPH0748547B2 (ja) 1986-11-04 1995-05-24 松下電子工業株式会社 トレンチ型キヤパシタの製造方法
JPS63115358A (ja) 1986-11-04 1988-05-19 Toshiba Corp 溝堀り型キヤパシタ−の製造方法
JPS63166230A (ja) 1986-12-26 1988-07-09 Toshiba Corp ドライエツチング方法
JPS63229845A (ja) 1987-03-19 1988-09-26 Nec Corp 半導体集積回路装置の製造方法
JPS63229743A (ja) 1987-03-19 1988-09-26 Oki Electric Ind Co Ltd 半導体装置
JPS63234534A (ja) 1987-03-24 1988-09-29 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPS63278338A (ja) 1987-05-11 1988-11-16 Fujitsu Ltd 半導体装置の製造方法
JPS63318768A (ja) 1987-06-22 1988-12-27 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2794565B2 (ja) 1987-08-20 1998-09-10 松下電子工業株式会社 溝形キャパシタの製造方法
JP2635607B2 (ja) 1987-08-28 1997-07-30 株式会社東芝 半導体装置の製造方法
JP2671312B2 (ja) 1987-08-29 1997-10-29 ソニー株式会社 半導体装置の製造方法
JPS6472551A (en) 1987-09-14 1989-03-17 Toshiba Corp Manufacture of trench capacitor
JP2519474B2 (ja) 1987-09-19 1996-07-31 松下電子工業株式会社 溝形キャパシタの製造方法
JP2552152B2 (ja) 1987-10-22 1996-11-06 セイコーエプソン株式会社 半導体装置
JP2647884B2 (ja) 1988-01-27 1997-08-27 株式会社日立製作所 半導体装置の製造方法
JPH01196134A (ja) 1988-01-30 1989-08-07 Toshiba Corp 半導体装置の製造方法
JPH01216538A (ja) 1988-02-24 1989-08-30 Toshiba Corp 半導体装置およびその製造方法
JPH023956A (ja) 1988-06-20 1990-01-09 Nec Corp 半導体装置の製造方法
JPH0254557A (ja) 1988-08-18 1990-02-23 Seiko Epson Corp 半導体装置
JPH02260424A (ja) 1989-03-30 1990-10-23 Matsushita Electric Ind Co Ltd ドライエッチング方法
JPH02260660A (ja) 1989-03-31 1990-10-23 Toshiba Corp Ｍｏｓ型半導体装置の製造方法
JPH02271620A (ja) 1989-04-13 1990-11-06 Seiko Epson Corp 半導体装置の製造方法
JPH02271619A (ja) 1989-04-13 1990-11-06 Seiko Epson Corp 半導体装置の製造方法
JPH02271618A (ja) 1989-04-13 1990-11-06 Seiko Epson Corp 半導体装置の製造方法
JPH03147327A (ja) 1989-11-01 1991-06-24 Fujitsu Ltd 半導体装置の製造方法
JPH03252131A (ja) 1990-03-01 1991-11-11 Toshiba Corp 半導体装置の製造方法
JP2667552B2 (ja) 1990-05-28 1997-10-27 株式会社東芝 半導体装置の製造方法
JPH0437152A (ja) 1990-06-01 1992-02-07 Fujitsu Ltd 半導体装置の製造方法
JP2589209B2 (ja) 1990-09-27 1997-03-12 株式会社東芝 半導体装置の素子間分離領域の形成方法
JP3208575B2 (ja) 1991-08-16 2001-09-17 ソニー株式会社 半導体装置の製法
JPH0555361A (ja) 1991-08-28 1993-03-05 Fujitsu Ltd 半導体装置及びその製造方法
JP3283047B2 (ja) 1991-10-07 2002-05-20 株式会社東芝 半導体装置および半導体装置の製造方法
JPH05226298A (ja) 1992-02-12 1993-09-03 Seiko Epson Corp 半導体装置の製造方法
JP3167457B2 (ja) * 1992-10-22 2001-05-21 株式会社東芝 半導体装置
JPH06219759A (ja) 1993-01-28 1994-08-09 Central Glass Co Ltd 曲面ガラスおよびその製法
JP3660391B2 (ja) 1994-05-27 2005-06-15 株式会社東芝 半導体装置の製造方法
US5424231A (en) * 1994-08-09 1995-06-13 United Microelectronics Corp. Method for manufacturing a VDMOS transistor
JP3155894B2 (ja) 1994-09-29 2001-04-16 株式会社東芝 半導体装置およびその製造方法
JPH08203863A (ja) 1995-01-20 1996-08-09 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH09162168A (ja) 1995-12-05 1997-06-20 Nissan Motor Co Ltd 半導体装置の製造方法
JPH09331063A (ja) 1996-04-11 1997-12-22 Mitsubishi Electric Corp 高耐圧半導体装置およびその製造方法
JPH09283535A (ja) 1996-04-18 1997-10-31 Toyota Motor Corp 半導体装置の製造方法
JP3395522B2 (ja) 1996-05-15 2003-04-14 株式会社豊田中央研究所 半導体装置およびその製造方法
JPH09330928A (ja) 1996-06-13 1997-12-22 Toshiba Corp 配線層の形成方法
US6100146A (en) * 1996-10-30 2000-08-08 Advanced Micro Devices, Inc. Method of forming trench transistor with insulative spacers
JP3547279B2 (ja) 1997-02-18 2004-07-28 株式会社ルネサステクノロジ 半導体装置の製造方法
US6566224B1 (en) 1997-07-31 2003-05-20 Agere Systems, Inc. Process for device fabrication
US5891807A (en) 1997-09-25 1999-04-06 Siemens Aktiengesellschaft Formation of a bottle shaped trench
JP3132439B2 (ja) 1997-09-29 2001-02-05 日本電気株式会社 半導体装置の製造方法
US6316807B1 (en) * 1997-12-05 2001-11-13 Naoto Fujishima Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same
US6147378A (en) * 1998-03-30 2000-11-14 Advanced Micro Devices, Inc. Fully recessed semiconductor device and method for low power applications with single wrap around buried drain region

Also Published As

Publication number Publication date
US6469345B2 (en) 2002-10-22
DE10101568A1 (de) 2001-07-19
DE10101568B4 (de) 2011-04-07
US20010008291A1 (en) 2001-07-19

Similar Documents

Publication Publication Date Title
ITMI20010039A1 (it) Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso
TWI484567B (zh) 半導體結構與其製造方法
US20020153557A1 (en) Method for creating thick oxide on the bottom surface of a trench structure in silicon
US20080079081A1 (en) Semiconductor apparatus and manufacturing method
KR20080025158A (ko) 트랜치-게이트 전계 효과 트랜지스터 내에서 측방향으로연장되는 유전체층을 형성하는 구조 및 방법
JPH11289006A (ja) 集積回路にトレンチアイソレ―ションを形成する方法
KR20050085607A (ko) 트렌치 게이트 반도체 디바이스 제조 방법 및 트렌치ｍｏｓｆｅｔ
US8476700B2 (en) Semiconductor device and method of fabricating the same
ITMI962099A1 (it) Struttura di terminazione per dispositivi a semiconduttori e processo per la loro fabbricazione
CN111755333A (zh) 一种纳米片场效应晶体管及其制备方法
JP5446297B2 (ja) 半導体装置の製造方法
US7256077B2 (en) Method for removing a semiconductor layer
WO2016076055A1 (ja) 炭化珪素半導体スイッチング素子およびその製造方法
TW201640613A (zh) 半導體裝置及半導體裝置之製造方法
JP2001196587A (ja) 半導体装置およびその製造方法
IT201800000928A1 (it) Dispositivo elettronico a semiconduttore con porta a trincea e relativo metodo di fabbricazione
CN105633152A (zh) 半导体结构及其制作方法
US6998304B2 (en) Method for integrated manufacturing of split gate flash memory with high voltage MOSFETS
KR20070017787A (ko) 리세스드 채널 어레이 트랜지스터 및 그 제조 방법
JP2004228342A (ja) 半導体装置およびその製造方法
CN103247565A (zh) 一种浅沟槽隔离结构及其制作方法
JP4079830B2 (ja) 半導体装置の製造方法
JP2008004686A (ja) 半導体装置の製造方法
KR100309882B1 (ko) 고체촬상장치및그제조방법
TWI555065B (zh) 非揮發性記憶體的製造方法