KR100281192B1 - 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 - Google Patents
반도체 소자 분리를 위한 얕은 트렌치 제조 방법 Download PDFInfo
- Publication number
- KR100281192B1 KR100281192B1 KR1019990007157A KR19990007157A KR100281192B1 KR 100281192 B1 KR100281192 B1 KR 100281192B1 KR 1019990007157 A KR1019990007157 A KR 1019990007157A KR 19990007157 A KR19990007157 A KR 19990007157A KR 100281192 B1 KR100281192 B1 KR 100281192B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- film
- oxide film
- liner
- silicon wafer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000002955 isolation Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 33
- 239000010703 silicon Substances 0.000 claims abstract description 33
- 150000004767 nitrides Chemical class 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 238000000206 photolithography Methods 0.000 claims abstract description 5
- 238000011065 in-situ storage Methods 0.000 claims abstract description 4
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000009279 wet oxidation reaction Methods 0.000 claims 1
- 238000000137 annealing Methods 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
반도체 소자 분리를 위한 트렌치의 절연 특성을 좌우하는 라이너 산화막을 단시간의 공정으로 막질 특성이 우수하도록 형성함과 동시에 트렌치 측벽 에지 코너의 절연 특성을 향상시키기 위한 코너 라운딩을 완벽하게 하기 위하여, 실리콘웨이퍼 상부에 패드 산화막과 질화막을 형성하고, 포토리소그래피 공정에 의해 실리콘웨이퍼의 소자 분리 영역에 트렌치를 형성한다. 그리고, IN-SITU 공정에 의해 실리콘웨이퍼를 급속 열산화하여 1차 라이너 산화막을 형성하고, 급속 열처리하여 1차 라이너 산화막의 외벽에 2차 라이너 질화막을 형성한 후, 급속 열산화하여 2차 라이너 질화막의 외벽에 3차 라이너 습식 산화막을 형성한다. 이후, 실리콘웨이퍼 전면에 절연막을 증착하여 트렌치를 절연막으로 매입하고, 어닐링하여 밀도를 증가시킨 후, 절연막을 평탄화하여 트렌치 내부에만 절연막이 남도록 함으로써 반도체 소자 분리를 위한 얕은 트렌치를 완성한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 반도체 소자의 제조 공정중 반도체 소자와 소자 사이를 전기적으로 격리하기 위한 얕은 트렌치를 제조하는 방법에 관한 것이다.
일반적으로 반도체 소자 분리 방법으로 LOCOS(local oxidation of silicon) 소자 분리가 이용되어 왔다.
LOCOS는 질화막을 마스크로 해서 실리콘웨이퍼 자체를 열산화시키기 때문에 공정이 간소해서 산화막의 소자 응력 문제가 적고, 생성되는 산화막질이 좋다는 큰 이점이 있다.
그러나, LOCOS 소자 분리 방법을 이용하면, 소자 분리 영역이 차지하는 면적이 크기 때문에 미세화에 한계가 있을 뿐만 아니라 버즈 비크(bird's beak)가 발생한다.
이러한 것을 극복하기 위하여 LOCOS를 대체하는 소자 분리 기술로서 트렌치 소자 분리(STI ; shallow trench isolation)가 있다.
트렌치 소자 분리에서는 실리콘웨이퍼에 얕은 트렌치를 만들어 절연물을 집어넣기 때문에 소자 분리 영역이 차지하는 면적이 작아서 미세화에 유리하다.
그러면, 첨부된 도 1a 내지 도 1e를 참조하여 종래의 반도체 소자 분리를 위한 얕은 트렌치 제조 방법을 설명한다.
먼저, 도 1a에 도시한 바와 같이, 실리콘웨이퍼(1)에 후속 공정에서 형성될 질화막과 실리콘웨이퍼 사이에 발생하는 스트레스를 흡수하기 위한 패드 산화막(2)을 형성하고, 그 상부에 질화막(3)을 형성한다. 그리고, 패드 산화막(2)과 질화막(3)이 형성된 실리콘 웨이퍼(1) 상에 감광막을 도포하고, 트렌치 패턴이 형성된 마스크를 통해 감광막을 노광 현상하여 트렌치 형성을 위한 감광막 패턴(4)을 형성한다.
그 다음, 도 1b에 도시한 바와 같이, 실리콘 웨이퍼를 건식 식각 챔버에 장입하여 감광막 패턴(4)을 마스크로 드러난 질화막(3) 및 패드 산화막(2)을 식각하여 제거하고, 다시 드러난 실리콘웨이퍼(1)를 일정 깊이로 식각하여 소자 분리 영역에 얕은 트렌치를 형성한다.
그 다음, 도 1c에 도시한 바와 같이, 질화막(3) 상부의 감광막 패턴을 제거
하고 실리콘웨이퍼(1)를 세정한 후, 퍼니스(furnace)에 의한 고온 장시간의 열산화 공정으로 트렌치 내벽에 수 100Å 이상 두께의 치밀화 라이너 산화막(5)을 형성한다.
그 다음, 도 1d에 도시한 바와 같이, 실리콘웨이퍼(1) 전면에 화학 기상 증착법(CVD ; chemical vapor deposition)으로 절연막(6)을 두껍게 증착하여 트렌치 내부가 절연막(6)으로 완전히 매입되도록 한다.
그 다음, 도 1e에 도시한 바와 같이, 실리콘웨이퍼(1) 전면에 증착된 절연막(6)을 어닐링(annealing)하여 치밀화한 후, 감광막을 도포하고, 트렌치 패턴과 반대의 패턴이 형성된 마스크 즉, 리벌스(reverse) 마스크로 노광 현상하여 감광막 패턴을 형성한다. 그리고, 감광막 패턴을 마스크로 절연막(6)을 식각하여 트렌치 영역에만 절연막(6)이 남도록 한 후, 감광막 패턴을 제거하고, 화학 기계적 연마(CMP ; chemical mechanical poishing) 공정에 의해 질화막(3)을 연마 정지막으로 하여 절연막(6)을 평탄화함으로써 반도체 소자 분리를 위한 얕은 트렌치를 완성한다.
이와 같은 종래의 방법에 의해 반도체 소자 분리를 위한 얕은 트렌치를 제조하는 경우, 반도체 소자의 동작시 트렌치 측벽 에지 코너 부분에서 전계가 집중되므로 SILC(stress induced leakage) 등의 채널 리키지(channel leakage)에 취약하게 된다. 따라서, 트렌치 측벽 에지 코너 부분의 리키지 강화를 위하여 코너 라운딩(corner rounding) 형성이 필요하다.
이러한 트렌치 측벽 에지 코너의 라운딩을 위하여, 종래에는 트렌치 내벽에
라이너 산화막을 형성하는 열산화 공정시 클로린(clorine, cl)을 포함하여, 열산화 공정과 동시에 트렌치 측벽 에지 코너가 식각되도록 한다.
그러나, 이 방법은 트렌치 측벽 에지 코너의 라운딩이 미흡하고, 실리콘웨이퍼와 라이너 산화막의 계면에 클로린이 잔류하게 되므로 후속 열공정이 있을 경우, 클로린에 의한 오염에 의해 리키지가 발생하게 되는 문제점이 있다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 그 목적은 반도체 소자 분리를 위한 트렌치의 절연 특성을 좌우하는 라이너 산화막을 단시간의 공정으로 막질 특성이 우수하도록 형성함과 동시에 트렌치 측벽 에지 코너의 절연 특성을 향상시키기 위한 코너 라운딩을 완벽하게 할 수 있도록 하는 데 있다.
도 1a 내지 도 1e는 종래의 반도체 소자 분리를 위한 얕은 트렌치를 제조하는 방법을 개략적으로 도시한 공정도이고,
도 2a 내지 도 2g는 본 발명의 일 실시예에 따라 반도체 소자 분리를 위한 얕은 트렌치를 제조하는 방법을 개략적으로 도시한 공정도이다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 라이너 산화막의 형성을 급속 열처리로 하되, 라이너 산화막을 급속 열산화에 의한 1차 라이너 산화막과 급속 열처리에 의한 2차 라이너 질화막, 급속 열산화에 의한 3차 라이너 습식 산화막으로 형성하는 것을 특징으로 한다.
상기 1차 라이너 산화막, 2차 라이너 질화막 및 3차 라이너 습식 산화막의 형성을 동일 급속 열처리 장치 내에서 대기 개방없이 IN-SITU로 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 설명한다.
도 2a 내지 도 2g는 본 발명의 일 실시예에 따라 반도체 소자 분리를 위한 얕은 트렌치를 제조하는 방법을 개략적으로 도시한 공정도이다.
먼저, 도 2a에 도시한 바와 같이, 실리콘웨이퍼(11)에 후속 공정에서 형성될 질화막과 실리콘웨이퍼 사이에 발생하는 스트레스를 흡수하기 위한 패드 산화막(12)을 형성하고, 그 상부에 질화막(13)을 형성한다. 그리고, 패드 산화막(12)과 질화막(13)이 형성된 실리콘웨이퍼(11) 상부에 감광막을 도포하고, 트렌치 패턴이 형성된 마스크를 통해 감광막을 노광 현상하여 트렌치 형성을 위한 감광막 패턴(14)을 형성한다.
그 다음, 도 2b에 도시한 바와 같이, 실리콘웨이퍼(11)를 건식 식각 챔버에 장입하여 감광막 패턴(14)을 마스크로 드러난 질화막(13) 및 패드 산화막(12)을 식각하여 제거하고, 다시 드러난 실리콘웨이퍼(11)를 일정 깊이로 식각하여 소자 분리 영역에 얕은 트렌치를 형성한다(포토리소그래피 공정 ; photolithigraphy).
그 다음, 도 2c에 도시한 바와 같이, 질화막(13) 상부의 감광막 패턴을 제거하고 실리콘웨이퍼(11)를 세정한 후, 실리콘웨이퍼(11)를 1050℃ 이상의 온도에서 100초 이상의 급속 열처리 공정(RTP ; rapid thermal process)을 이용하여 건식 산화 - 급속 열산화(RTO ; rapid thermal oxidation) - 함으로써 트렌치 내벽에 1차 라이너 산화막(15)을 성장시킨다. 이때, 트렌치의 측벽 및 하부 영역보다도 트렌치 측벽 에지 코너 영역의 표면적이 크므로 실리콘웨이퍼(11)로 침입하는 산소량이 많다. 따라서, 결과적으로 다른 부위에 비해 트렌치 측벽 에지 코너부에서의 열산화율이 증가하게 되어, 트렌치 측벽 에지 코너의 라운딩이 자연적으로 달성된다.
그 다음, 도 2d에 도시한 바와 같이, 실리콘웨이퍼(11)를 1050℃ 이상의 온도에서 급속 열처리하여 1차 라이너 산화막(15) 외벽에 유전 계수가 높은 2차 라이너 질화막(16)을 형성한다. 이는 질화막의 유전 계수가 7이므로 유전 계수가 3.8인 산화막보다 유전 계수가 높아 트렌치의 절연성을 향상시키기 위한 것이다.
그 다음, 도 2e에 도시한 바와 같이, 산소 가스에 적정양의 수증기를 첨가하여 실리콘웨이퍼(11)를 1050℃ 이상에서 20초 이상 급속 열처리하여 2차 라이너 질화막(16) 외벽에 3차 라이너 습식 산화막(17)을 형성한다. 이는 2차 라이너 질화막에 의해 절연 특성은 강화되나, 실리콘웨이퍼(11)와의 계면에서의 스트레스가 9.5×109dyne/cm2인 질화막이 3×109dyne/cm2인 산화막보다도 훨씬 크므로, 계면에서의 스트레스를 완화시키고, 후속 공정에서의 트렌치 매입 절연막의 시드(seed)의 목적으로 재산화하는 것이다.
이때, 급속 열처리 공정에 의한 1차 라이너 산화막(15)과 2차 라이너 질화막(16), 3차 라이너 습식 산화막(17)의 형성을 대기 개방없이 동일한 급속 열처리 장비 내에서 IN-SITU 공정으로 실시함으로써 생산량(throughput)의 저하를 방지할 수 있다.
그 다음, 도 2f에 도시한 바와 같이, 실리콘웨이퍼(11) 전면에 화학 기상 증착법에 의해 절연막(18)을 두껍게 증착하여 트렌치 내부가 완전히 절연막으로 매입되도록 한 후, 어닐링하여 증착된 절연막(18)의 밀도를 증가시킨다.
그 다음, 도 2g에 도시한 바와 같이, 절연막(18) 상부에 감광막을 도포하고,
얕은 트렌치 식각에 사용되었던 트렌치 패턴과 반대 패턴이 형성된 마스크 즉, 리벌스 마스크로 감광막을 노광 현상하여 감광막 패턴을 형성한 후, 감광막 패턴을 마스크로 절연막(18)을 식각하여 트렌치 영역에만 절연막이 남도록 한다(포토리소그래피 공정 ; photolithography). 이후, 화학 기계적 연마 공정에 의해 질화막(13)을 연마 정지막으로 하여 절연막(18)을 평탄화함으로써 반도체 소자 분리를 위한 얕은 트렌치를 완성한다.
이와 같이 본 발명은 단시간의 급속 열산화 공정에 의해 트렌치 에지의 코너 라운딩을 완벽히 갖춘 양질의 라이너 산화막을 형성하게 되므로 반도체 소자의 미세화에 따른 반도체 소자 분리를 위한 얕은 트렌치 공정에서 유용하며, 트렌치에 의한 소자 분리 특성 및 래치업 특성을 향상시킬 수 있다.
Claims (5)
- 실리콘웨이퍼 상부에 패드 산화막과 질화막을 형성한 후, 포토리소그래피 공정에 의해 실리콘웨이퍼의 소자 분리 영역에 트렌치를 형성하는 단계와;상기 트렌치 내벽에 라이너 산화막을 형성하는 단계와;상기 실리콘웨이퍼 전면에 절연막을 증착하여 상기 트렌치를 절연막으로 매입하는 단계와;상기 절연막의 밀도를 증가시킨 후, 상기 트렌치 내부에만 절연막이 남도록 상기 절연막을 평탄화하는 단계를 포함하는 반도체 소자 분리를 위한 얕은 트렌치 제조 방법에 있어서, 상기 라이너 산화막을 형성하는 단계는,상기 트렌치가 형성된 실리콘웨이퍼를 급속 열산화하여 1차 라이너 산화막을 형성하는 단계와;상기 실리콘웨이퍼를 급속 열처리하여 상기 1차 라이너 산화막의 외벽에 2차 라이너 질화막을 형성하는 단계와;상기 실리콘웨이퍼를 급속 열산화하여 2차 라이너 질화막의 외벽에 3차 라이너 습식 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 분리를 위한 얕은 트렌치 제조 방법.
- 제 1 항에 있어서, 상기 1차 라이너 산화막을 형성하는 단계에서, 상기 급속 열산화에 의한 1차 라이너 산화막은 1050℃ 이상의 온도에서 100초 이상의 급속 열 처리 공정에 의한 건식 산화로 형성하는 것을 특징으로 하는 반도체 소자 분리를 위한 얕은 트렌치 제조 방법.
- 제 1 항에 있어서, 상기 2차 라이너 질화막을 형성하는 단계에서, 상기 급속 열처리는 1050℃ 이상의 온도에서 실시하는 것을 특징으로 하는 반도체 소자 분리를 위한 얕은 트렌치 제조 방법.
- 제 1 항 내지 제 3 항중 어느 한 항에 있어서, 상기 3차 라이너 습식 산화막을 형성하는 단계에서, 상기 급속 열산화에 의한 3차 라이너 습식 산화막은 1050℃ 이상의 온도에서 20초 이상의 급속 열처리 공정에 의한 습식 산화로 형성하는 것을 특징으로 하는 반도체 소자 분리를 위한 얕은 트렌치 제조 방법.
- 제 4 항에 있어서, 상기 1차 라이너 산화막, 2차 라이너 질화막 및 3차 라이너 습식 산화막의 형서은 동일 급속 열처리 장비 내에서 대기 개방없이 IN-SITU 공정으로 실시하는 것을 특징으로 하는 반도체 소자 분리를 위한 얕은 트렌치 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990007157A KR100281192B1 (ko) | 1999-03-04 | 1999-03-04 | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 |
| US09/517,362 US6255176B1 (en) | 1999-03-04 | 2000-03-02 | Method of forming trench for semiconductor device isolation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990007157A KR100281192B1 (ko) | 1999-03-04 | 1999-03-04 | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000059513A KR20000059513A (ko) | 2000-10-05 |
| KR100281192B1 true KR100281192B1 (ko) | 2001-01-15 |
Family
ID=19575575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990007157A KR100281192B1 (ko) | 1999-03-04 | 1999-03-04 | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6255176B1 (ko) |
| KR (1) | KR100281192B1 (ko) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6528389B1 (en) | 1998-12-17 | 2003-03-04 | Lsi Logic Corporation | Substrate planarization with a chemical mechanical polishing stop layer |
| KR100322531B1 (ko) * | 1999-01-11 | 2002-03-18 | 윤종용 | 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자 |
| JP2001319968A (ja) * | 2000-05-10 | 2001-11-16 | Nec Corp | 半導体装置の製造方法 |
| US6583025B2 (en) * | 2000-07-10 | 2003-06-24 | Samsung Electronics Co., Ltd. | Method of forming a trench isolation structure comprising annealing the oxidation barrier layer thereof in a furnace |
| US6417070B1 (en) * | 2000-12-13 | 2002-07-09 | International Business Machines Corporation | Method for forming a liner in a trench |
| US6627942B2 (en) * | 2001-03-29 | 2003-09-30 | Silicon Storage Technology, Inc | Self-aligned floating gate poly for a flash E2PROM cell |
| US6426272B1 (en) * | 2001-09-24 | 2002-07-30 | Taiwan Semiconductor Manufacturing Company | Method to reduce STI HDP-CVD USG deposition induced defects |
| KR100426484B1 (ko) * | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀 및 그의 제조방법 |
| KR100461330B1 (ko) * | 2002-07-19 | 2004-12-14 | 주식회사 하이닉스반도체 | 반도체 소자의 ｓｔｉ 형성공정 |
| US6828211B2 (en) * | 2002-10-01 | 2004-12-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Shallow trench filled with two or more dielectrics for isolation and coupling or for stress control |
| US20050136588A1 (en) * | 2003-12-23 | 2005-06-23 | Chris Speyer | Method of forming isolation regions |
| JP4760081B2 (ja) * | 2004-04-21 | 2011-08-31 | 株式会社デンソー | 半導体装置及びその製造方法 |
| KR100672754B1 (ko) * | 2004-05-10 | 2007-01-22 | 주식회사 하이닉스반도체 | 트렌치형 소자분리막을 구비한 반도체 소자의 제조 방법 |
| TWI327754B (en) * | 2006-01-04 | 2010-07-21 | Promos Technologies Inc | Method for preparing gate oxide layer |
| US8936995B2 (en) * | 2006-03-01 | 2015-01-20 | Infineon Technologies Ag | Methods of fabricating isolation regions of semiconductor devices and structures thereof |
| JP5132068B2 (ja) * | 2006-03-27 | 2013-01-30 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US20070298583A1 (en) * | 2006-06-27 | 2007-12-27 | Macronix International Co., Ltd. | Method for forming a shallow trench isolation region |
| KR100823703B1 (ko) * | 2006-11-03 | 2008-04-21 | 삼성전자주식회사 | 소자 분리 구조물, 이의 형성 방법, 이를 포함하는 반도체장치 및 그 제조 방법 |
| KR100856315B1 (ko) * | 2007-06-22 | 2008-09-03 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
| US8790991B2 (en) * | 2011-01-21 | 2014-07-29 | International Business Machines Corporation | Method and structure for shallow trench isolation to mitigate active shorts |
| KR102619875B1 (ko) | 2016-07-08 | 2024-01-03 | 삼성전자주식회사 | 유전체 층을 포함하는 반도체 소자 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09260484A (ja) * | 1996-03-25 | 1997-10-03 | Toshiba Corp | 半導体装置の製造方法 |
| TW368727B (en) * | 1998-03-17 | 1999-09-01 | United Microelectronics Corp | Manufacturing method for shallow trench isolation structure |
| US6165843A (en) * | 1998-03-20 | 2000-12-26 | Mosel Vitelic, Inc. | Covered slit isolation between integrated circuit devices |
-
1999
- 1999-03-04 KR KR1019990007157A patent/KR100281192B1/ko not_active IP Right Cessation
-
2000
- 2000-03-02 US US09/517,362 patent/US6255176B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000059513A (ko) | 2000-10-05 |
| US6255176B1 (en) | 2001-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100281192B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| US7763523B2 (en) | Method for forming device isolation structure of semiconductor device using annealing steps to anneal flowable insulation layer | |
| US6576558B1 (en) | High aspect ratio shallow trench using silicon implanted oxide | |
| US7902628B2 (en) | Semiconductor device with trench isolation structure | |
| US6277709B1 (en) | Method of forming shallow trench isolation structure | |
| US7176104B1 (en) | Method for forming shallow trench isolation structure with deep oxide region | |
| KR20070070967A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20000027703A (ko) | 반도체 소자 분리를 위한 얕은 트랜치 제조 방법 | |
| KR100895825B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100275732B1 (ko) | 어닐링을 이용한 트랜치형 소자분리막 형성방법 | |
| KR100475025B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR100561005B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100268907B1 (ko) | 반도체소자의격리막및이의형성방법 | |
| KR100481909B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR20110024513A (ko) | 반도체 소자 제조 방법 | |
| KR100558032B1 (ko) | 반도체 소자의 트렌치 소자분리 방법 | |
| KR20030052663A (ko) | 반도체소자의 분리 방법 | |
| KR100578691B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20000039029A (ko) | 이중 라이너를 구비한 트렌치 격리 형성 방법 | |
| US7129149B1 (en) | Method for forming shallow trench isolation structure with anti-reflective liner | |
| KR20010019280A (ko) | 얕은 트렌치 소자분리 방법 | |
| KR100745056B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100575080B1 (ko) | 소자 분리막 형성 방법 | |
| KR20030056154A (ko) | 반도체 소자 제조 방법 | |
| KR20000001910A (ko) | 알루미늄 산화막을 이용한 반도체 장치의 트렌치 소자분리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111020 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |