KR20000001910A - 알루미늄 산화막을 이용한 반도체 장치의 트렌치 소자분리방법 - Google Patents
알루미늄 산화막을 이용한 반도체 장치의 트렌치 소자분리방법 Download PDFInfo
- Publication number
- KR20000001910A KR20000001910A KR1019980022387A KR19980022387A KR20000001910A KR 20000001910 A KR20000001910 A KR 20000001910A KR 1019980022387 A KR1019980022387 A KR 1019980022387A KR 19980022387 A KR19980022387 A KR 19980022387A KR 20000001910 A KR20000001910 A KR 20000001910A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- oxide film
- silicon substrate
- aluminum oxide
- protective layer
- Prior art date
Links
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 title abstract description 13
- 238000000926 separation method Methods 0.000 title abstract description 5
- 238000000034 method Methods 0.000 claims abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- 239000010703 silicon Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 24
- 239000011241 protective layer Substances 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 14
- 239000011810 insulating material Substances 0.000 claims description 7
- 238000011049 filling Methods 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 14
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명의 알루미늄 산화막을 이용한 반도체 장치의 트렌치 소자 분리 방법은, 실리콘 기판 상에 적어도 하나의 질화실리콘층을 포함하는 보호층을 형성하는 단계와, 실리콘 기판의 소자 분리 영역이 노출되도록 보호층을 식각하는 단계와, 실리콘 기판의 노출 부분을 식각하여 트렌치를 형성하는 단계와, 트렌치의 양 측벽에 산화막을 형성하는 단계와, 보호층 및 산화막 상에 알루미늄 산화막으로 버퍼층을 형성하는 단계와, 버퍼층이 형성된 트렌치 내에 절연 물질을 채우는 단계와, 보호층이 노출되도록 평탄화하는 단계, 및 보호층을 제거하는 단계를 포함한다.
Description
본 발명은 반도체 장치의 소자 분리에 관한 것으로서, 상세하게는 알루미늄 산화막을 이용한 반도체 장치의 트렌치 소자 분리 방법에 관한 것이다.
반도체 장치의 소자 분리 방법으로서 널리 이용되었던 LOCOS(LOCal Oxidation of Silicon)법은 측면 산화에 의한 버즈 비크(bird's beak) 현상, 버퍼층의 스트레스(stress)에 의한 실리콘 기판의 결정 결함 및 채널 저지를 위해 이온 주입된 불순물의 재분포 등의 문제로 반도체 장치의 전기적 특성 향상 및 고집적화 추세에 난점이 되고 있다.
트렌치 소자 분리 방법은 상기와 같은 LOCOS법의 문제점들을 개선하기 위한 방법들 중의 하나로서, 실리콘 기판의 소자 분리 부분을 식각하여 트렌치(trench)를 형성한 후에 트렌치 내에 절연 물질을 채움으로써 소자를 분리하는 방법이다. 그런데, 후속 공정중의 하나인 열처리 공정을 수행하는 과정에서, 상기 절연 물질과 실리콘과의 열팽창 계수차로 인하여 서로 다른 부피 팽창 및 수축 현상이 나타난다. 그리고, 이로 인하여 실리콘 기판에 스트레스가 전파되어 각종 결함들이 유발된다. 이와 같은 결함들은 반도체 장치의 누설 전류량을 증가시킨다. 따라서, 트렌치 형성 및 열처리 공정시에 실리콘 기판으로 전해지는 스트레스를 억제시킬 필요가 있다.
일반적으로, 트렌치 형성 후 열 산화막을 트렌치 내벽에 도포함으로써 트렌치 형성시의 실리콘 기판의 손상을 방지하고, 열 처리 공정시의 스트레스 발생을 억제한다. 그러나, 이와 같은 방법으로도 열 처리 공정시에 스트레스가 발생되며, 따라서 이를 개선하기 위하여 열 산화막에 질화실리콘(Si3N4) 버퍼층을 도포하는 방법이 제안된바 있다. 그러나, 열 산화막에 질화실리콘 버퍼층을 도포하는 방법은, 평탄화 공정 중에 인산을 사용하여 질화실리콘 버퍼층의 일부를 제거할 때, 인산이 트렌치 내의 질화실리콘 버퍼층에 침투하여 트렌치 내에 채워진 절연물질이 노출된다는 문제점이 있다.
본 발명의 목적은, 상기와 같은 문제점을 개선하기 위한 것으로서, 후속 공정인 평탄화 공정 중에 포함되는 버퍼층 식각 공정을 수행할 때에 트렌치 내의 버퍼층에 식각액이 침투하지 않도록 하는 알루미늄 산화막을 이용한 반도체 장치의 트렌치 소자 분리 방법을 제공하는데 있다.
도 1 내지 도 8은 본 발명에 따른 알루미늄 산화막을 이용한 반도체 장치의 트렌치 소자 분리 방법을 단계별 공정에 따라 나타내 보인 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100...실리콘 기판 111...산화막
112...질화실리콘막 120...트렌치
130...열 산화막 140...버퍼층
150...도핑되지 않은 실리콘 유리(USG)
상기 목적을 달성하기 위하여, 본 발명에 따른 알루미늄 산화막을 이용한 반도체 장치의 트렌치 소자 분리 방법은, 실리콘 기판 상에 적어도 하나의 질화실리콘층을 포함하는 보호층을 형성하는 단계; 상기 실리콘 기판의 소자 분리 영역이 노출되도록 상기 보호층을 식각하는 단계; 상기 실리콘 기판의 노출 부분을 식각하여 트렌치를 형성하는 단계; 상기 트렌치의 측벽에 산화막을 형성하는 단계; 상기 보호층 및 산화막 상에 알루미늄 산화막으로 버퍼층을 형성하는 단계; 상기 버퍼층이 형성된 트렌치 내에 절연 물질을 채우는 단계; 상기 보호층이 노출되도록 평탄화하는 단계; 및 상기 보호층을 제거하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 버퍼층의 두께는 50Å 내지 500Å이 되도록 한다. 그리고 상기 트렌치 내에 채워지는 절연물질은 도핑되지 않은 실리콘 유리를 이용한다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 1 내지 도 7은 본 발명에 따른 알루미늄 산화막을 이용한 반도체 장치의 트렌치 소자 분리 방법을 단계별 공정에 따라 나타내 보인 단면도들이다.
먼저, 도 1에 도시된 바와 같이, 실리콘 기판(100) 상에 적어도 하나의 질화실리콘층을 포함하는 보호층(110)을 형성한다. 즉, 실리콘 기판(100) 상에 얇은 두께의 산화막(111)을 형성하고, 그 위에 산화막(111)보다 두꺼운 질화실리콘막(112)을 형성한다.
다음에, 도 2에 도시된 바와 같이, 실리콘 기판(100)의 소자 분리 영역이 노출되도록 산화막(111) 및 질화실리콘막(112)을 식각한다. 이를 위하여, 질화실리콘막(112)상에 포토레지스트막(미도시)을 도포한 후, 통상의 리소그라피 공정에 따른 노광 및 현상을 수행하여 포토레지스트 패턴(미도시)을 형성한다. 그리고, 포토레지스트 패턴을 식각 마스크로 사용하여 질화실리콘막(112) 및 산화막(111)을 순차적으로 식각한다.
다음에, 도 3에 도시된 바와 같이, 실리콘 기판(100)의 노출 부분을 식각하여 트렌치(120)를 형성한다. 식각 방법으로는 건식법으로 이방성 식각을 사용한다.
다음에, 도 4에 도시된 바와 같이, 후속 공정에서의 실리콘 기판(100)의 손상을 방지하기 위하여 트렌치(120)의 양 측벽에 열 산화막(130)을 형성한다.
다음에, 도 5에 도시된 바와 같이, 보호층(110) 및 트렌치(120)의 양 측벽에 형성된 열 산화막(130)상에 알루미늄 산화막(Al2O3막)으로 버퍼층(140)을 증착한다. 이 때, 알루미늄 산화막으로 된 버퍼층(140)의 두께(d)는 50Å 내지 500Å이 되도록 한다. 증착법으로는 화학 기상 증착법을 사용할 수 있다.
다음에, 도 6에 도시된 바와 같이, 트렌치 내에 산화물(150)을 채운다. 산화물로서 단차 피복성(step coverage) 특성이 좋은 도핑되지 않은 실리콘 유리(Undoped Silicate Glass; 이하 USG)를 사용한다. 이와 같이, 트렌치 내에 산화물로서 USG(150)를 채운 후에는 치밀화(densification) 공정을 수행한다. 일반적으로 치밀화 공정은 산화 조건으로 어닐링을 수행함으로써 이루어진다. 이 때, 알루미늄 산화막 버퍼층(140)은 산화 장벽의 역할을 하여 실리콘 기판(100)으로 전해지는 스트레스를 억제한다. 따라서, 스트레스 전달로 인한 실리콘 기판(100)의 결함 발생이 방지된다.
다음에, 도 7에 도시된 바와 같이, 보호층(110)의 질화산화막(112)이 노출되도록 평탄화 공정을 수행한다. 즉, 화학 기계적 연마(Chemical Mechanical Polishing)에 의한 평탄화 작업을 질화산화막(112)이 노출될 때까지 수행한다.
다음에, 도 8에 도시된 바와 같이, 인산을 사용하여 보호층(110)을 제거한다. 이 때, 버퍼층(140)을 이루는 물질이 내산화성이 강한 Al2O3이므로 인산에 의한 보호층(110) 제거시에 인산이 침투하지 못한다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
이상의 설명에서와 같이, 본 발명에 따른 알루미늄 산화막을 이용한 반도체 장치의 트렌치 소자 분리 방법에 의하면, 트렌치의 양 측벽에 알루미늄 산화막으로 된 버퍼층을 사용함으로써 트렌치에 산화물을 채운 후의 열 처리 공정 중에 실리콘 기판 내로 전파되는 스트레스를 억제할 수 있으며, 열 산화 공정 동안에는 알루미늄 산화막으로 된 버퍼층이 산화 장벽의 역할을 한다. 그리고, 후속 공정으로 인산을 사용하여 보호층을 제거할 때에 강한 내산화성으로 인하여 인산이 버퍼층 내로 침투하지 못하는 이점이 있다.
Claims (3)
- 실리콘 기판 상에 적어도 하나의 질화실리콘층을 포함하는 보호층을 형성하는 단계;상기 실리콘 기판의 소자 분리 영역이 노출되도록 상기 보호층을 식각하는 단계;상기 실리콘 기판의 노출 부분을 식각하여 트렌치를 형성하는 단계;상기 트렌치의 측벽에 산화막을 형성하는 단계;상기 보호층 및 산화막 상에 알루미늄 산화막으로 버퍼층을 형성하는 단계;상기 버퍼층이 형성된 트렌치 내에 절연 물질을 채우는 단계;상기 보호층이 노출되도록 평탄화하는 단계; 및상기 보호층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 트렌치 소자 분리 방법.
- 제1항에 있어서,상기 버퍼층의 두께는 50Å 내지 500Å이 되도록 하는 것을 특징으로 하는 반도체 장치의 트렌치 소자 분리 방법.
- 제1항에 있어서,상기 트렌치 내에 채워지는 절연물질은 도핑되지 않은 실리콘 유리인 것을 특징으로 하는 반도체 장치의 트렌치 소자 분리 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980022387A KR20000001910A (ko) | 1998-06-15 | 1998-06-15 | 알루미늄 산화막을 이용한 반도체 장치의 트렌치 소자분리방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980022387A KR20000001910A (ko) | 1998-06-15 | 1998-06-15 | 알루미늄 산화막을 이용한 반도체 장치의 트렌치 소자분리방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000001910A true KR20000001910A (ko) | 2000-01-15 |
Family
ID=19539537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980022387A KR20000001910A (ko) | 1998-06-15 | 1998-06-15 | 알루미늄 산화막을 이용한 반도체 장치의 트렌치 소자분리방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000001910A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010059737A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체장치의 소자분리막 형성방법 |
| KR100772109B1 (ko) * | 2006-06-30 | 2007-11-01 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| KR100955934B1 (ko) * | 2007-12-20 | 2010-05-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
1998
- 1998-06-15 KR KR1019980022387A patent/KR20000001910A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010059737A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체장치의 소자분리막 형성방법 |
| KR100772109B1 (ko) * | 2006-06-30 | 2007-11-01 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| KR100955934B1 (ko) * | 2007-12-20 | 2010-05-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100280106B1 (ko) | 트렌치 격리 형성 방법 | |
| KR100253079B1 (ko) | 반도체 장치의 트렌치 격리 형성 방법 | |
| KR100281192B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR20010064324A (ko) | 반도체소자의 트렌치를 이용한 소자분리막 형성방법 | |
| KR100286127B1 (ko) | 반도체 장치의 트렌치 격리 형성 방법 | |
| KR20000001910A (ko) | 알루미늄 산화막을 이용한 반도체 장치의 트렌치 소자분리방법 | |
| KR20020085390A (ko) | 트랜치 소자분리 방법 | |
| KR19990080168A (ko) | 반도체 소자 분리를 위한 얕은 트랜치 제조 방법 | |
| KR100319186B1 (ko) | 트렌치 격리의 제조 방법 | |
| KR100268907B1 (ko) | 반도체소자의격리막및이의형성방법 | |
| KR100422959B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR19990011636A (ko) | 반도체장치의 소자분리방법 | |
| KR100468712B1 (ko) | 열산화 공정을 포함하지 않는 반도체장치의 트렌치 소자분리방법 | |
| KR100333714B1 (ko) | 반도체장치의소자분리막형성방법 | |
| KR20000003508A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100439105B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR19990004577A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR100373710B1 (ko) | 반도체 소자의 얕은 트렌치 소자 분리 영역 형성 방법 | |
| KR100487513B1 (ko) | 트렌치 격리의 제조 방법 | |
| KR100335802B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR20000007466A (ko) | 반도체장치의 트렌치 소자분리방법 | |
| KR19990057376A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20090022807A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR19980038880A (ko) | 반도체 디바이스의 소자 분리막 형성 방법 | |
| KR20010001447A (ko) | 반도체소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |