KR100335802B1 - 반도체소자의소자분리막형성방법 - Google Patents
반도체소자의소자분리막형성방법 Download PDFInfo
- Publication number
- KR100335802B1 KR100335802B1 KR1019980061997A KR19980061997A KR100335802B1 KR 100335802 B1 KR100335802 B1 KR 100335802B1 KR 1019980061997 A KR1019980061997 A KR 1019980061997A KR 19980061997 A KR19980061997 A KR 19980061997A KR 100335802 B1 KR100335802 B1 KR 100335802B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- oxide film
- trench
- device isolation
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000002955 isolation Methods 0.000 claims abstract description 20
- 239000012298 atmosphere Substances 0.000 claims abstract description 8
- 150000004767 nitrides Chemical class 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 4
- 239000007779 soft material Substances 0.000 abstract 1
- 238000004140 cleaning Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000000280 densification Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로서, 트렌치에 매립질연물을 채워 넣고 기존의 N2분위기에서 열처리하였을 때 트렌치의 중앙 부분에 발생하는 심(seam)을 습식 O2분위기에서 열처리를 진행하여 매립산화물에 심이 발생하지 않으며, 소자 분리특성을 개선시킬 수 있다.
Description
본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게는 초 고집적 소자의 제조시에 적합한 반도체소자의 소자분리막 형성방법에 관한 것이다.
일반적으로 트렌치 매립 절연물로 사용되는 CVD 산화물(예를들면 O3-TEOS 산화막)은 증착상태에서 열산화막에 비해 습식식각속도가 약 6배정도로 크며, 수분흡수력이 크다.
트렌치의 매립 절연물을 채워 넣은후 화학, 기계적 연마공정후 질화막 제거공정, 희생산화전의 세정공정, 게이트산화전의 세정공정에서의 손실을 줄이기 위해 매립 절연물을 약 1000 ℃ 정도 이상의 고온에서 치밀화(densification)하면 거의 열산화막의 습식식각속도에 가까워져 질화막 제거공정에서 질화막과의 식각선택비가 40 : 1 정도이므로 거의 식각되지 않고 이후의 세정공정에서 필드산화막의 손실을 최대한 줄일 수 있다.
그러나, 매립 절연물로 사용되는 O3-TEOS 산화막은 N2분위기에서 치밀화를 진행하여도 매립 산화물 중간에 오목하게 생기는 홈인 심(seam)이 발생하게된다.
또한, 그 이후의 공정에서 워드라인 형성 후 셀주변의 ISO 지역에 심에 의해 폴리스트링거(poly stringer)가 남게 되어 소자 특성에 열화를 가져오게 된다.
이에, 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 매립산화물안의 심(seam) 현상의 발생을 방지하여 소자분리막의 특성을 개선시키고자한 반도체소자의 소자분리막 형성방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은,
실리콘기판상에 산화막과 질화막을 순차적으로 형성하는 공정과;
소자분리 마스크공정을 진행하여 상기 질화막과 산화막 및 실리콘기판의 소정깊이를 선택적으로 제거하여 트렌치를 형성하는 공정과;
상기 트렌치의 내벽에 열산화막을 형성하는 공정과;
상기 전체 구조의 상부에 절연막을 형성하여 상기 트렌치를 매립하는 공정과;
상기 전체 구조를 O2분위기에서 열처리를 진행하고 화학, 기계적 연마를 이용하여 상기 매립절연막을 질화막이 드러날때까지 연마하는 공정을 포함하여 구성되는 것을 특징으로 한다.
도 1 은 종래기술에 따른 반도체소자의 소자분리막 형성방법에 있어서, N2분위기하에서 열처리한후의 경사도 및 평면도를 나타낸 도면이다.
도 2 내지 도5 은 본 발명에 따른 반도체소자의 소자분리막의 형성공정도이다.
도6 은 본 발명에 따른 반도체소자의 소자분리막 형성방법에 있어서, O2분위기하에서 열처리한후의 단면도 및 평면도이다.
＜도면의 주요 부분에 대한 부호의 설명＞
1 : 실리콘기판 2 : 산화막
3 : 질화막 4 : 트렌치
5 : 희생열산화막 6 : 매립절연막
이하, 본 발명에 따른 반도체소자의 소자분리막 형성방법을 첨부된 도면을 참조하여 상세히 설명한다.
도 2 내지 도5 은 본 발명에 따른 반도체소자의 소자분리막의 형성공정도이다.
도 6 은 본 발명에 따른 반도체소자의 소자분리막 형성방법에 있어서, O2분위기하에서 열처리한후의 단면도 및 평면도이다.
본 발명에 따른 반도체소자의 소자분리막 형성방법은, 먼저 도 2 에 도시된 바와같이, 실리콘기판(1)상에 산화막(2)과 질화막(3)을 형성한다.
이때, 상기 산화막(2)은 열산화막을 사용하며, 약 50 ∼ 200 Å의 두께로 형성하고, 상기 질화막(3)은 약 1000 ∼ 3000 Å 의 두께로 형성한다.
그다음, 도면에는 도시하지 않았지만, 상기 질화막(3) 상부에 제1감광막(미도시)을 형성하고, 상기 제1 감광막(미도시)을 노광 및 현상공정을 진행하여 제1감광막패턴(미도시)을 형성한다.
이어서, 도 3 에 도시된 바와같이, 상기 제1감광막패턴(미도시)을 마스크로 노출되어 있는 상기 질화막(3)과 산화막(2)을 식각하고, 원하는 두께의 실리콘기판(1)을 식각하여 트렌치(4)을 형성한후, 상기 제 1감광막 패턴(미도시)을 제거한다.
그다음, 도 4 에 도시된 바와같이, 상기 트렌치(4)의 내벽에 약 50 ∼ 200 Å의 두께의 희생열산화막(미도시)을 형성한 후, 습식식 방법으로 제거한다. 이때, 상기 희생열산화막(미도시)은 상기 트렌치(5) 형성시에 건식식각공정을 진행하므로써 실리콘기판의 표면상태가 나빠지는 것을 방지해 주기 위해 형성하는 것으로, 상기 희생열산화막 제거 공정은 약 100 ∼ 300 Å의 정도가 제거될 정도로 습식식각한다.
이어서, 다시 상기 트렌치(4)의 내벽에 열산화막(5)을 약 50 ∼ 200 Å의 두께로 형성한다.
그다음, 도 5 에 도시된 바와같이, 상기 전체 구조의 상부에 절연막(6)을 증착하여 상기 트렌치(4)를 매립한다. 이때, 상기 절연막(6)은 질화막(3)의 위까지 덮도록 두꺼운 두께로 형성한다.
이어서, 상기 절연막(6)이 형성된 전체 구조를 약 1000 ℃ 온도의 습식 O2분위기하에서 열처리하여 치밀화(densification)를 진행한다.
그다음, 도면에는 도시하지 않았지만, 화학, 기계적 연마를 이용하여 매립 절연막(6)을 질화막(3)이 외부로 드러날 때까지 연마해 낸다.
이어서, 습식식각으로 드러난 질화막(3)을 제거한후 희생산화전의 세정공정을 진행하고 희생산화공정과 게이트전의 세정공정 및 게이트 산화공정을 거치면 트렌치를 이용한 소자분리막 형성공정이 완료된다.
상기한 바와같이, 본 발명에 따른 반도체소자의 소자분리막 형성방법에 있어서는 다음과 같은 효과가 있다.
본 발명에 있어서는 트렌치에 매립절연물을 채워 넣고 기존의 N2분위기에서 열처리하였을때 트렌치의 중앙 부분에 발생하는 심(seam)을 습식 O2분위기에서 열처리를 진행하므로써 도 6 에서 알 수 있는 바와같이, 매립산화물안의 심이 발생하지 않으며, 소자 분리특성을 개선시킬 수 있다.
Claims (11)
- 실리콘기판상에 산화막과 질화막을 순차적으로 형성하는 공정과;소자분리 마스크공정을 진행하여 상기 질화막과 산화막 및 실리콘기판의 소정깊이를 선택적으로 제거하여 트렌치를 형성하는 공정과;상기 트렌치의 내벽에 열산화막을 형성하는 공정과;상기 전체 구조의 상부에 절연막을 형성하여 상기 트렌치를 매립하는 공정과;상기 전체 구조를 O2분위기에서 열처리를 진행하고 화학, 기계적 연마를 이용하여 상기 매립절연막을 질화막이 드러날때까지 연마하는 공정을 포함하여 구성되는 것을 특징으로하는 반도체소자의 소자분리막 형성방법.
- 제 1 항에 있어서,상기 산화막은 50 ∼ 200 Å 두께로 형성하는 것을 특징으로하는 반도체소자의 소자분리막 형성방법.
- 제 1 항에 있어서,상기 질화막은 1000 ∼ 3000 Å 두께로 형성하는 것을 특징으로하는 반도체소자의 소자분리막 형성방법.
- 제 1 항에 있어서,상기 트렌치형성시에 실리콘기판은 1500 ∼ 4000 Å 깊이로 식각되는 것을 특징으로하는 반도체소자의 소자분리막 형성방법.
- 제 1 항에 있어서,상기 산화막은 열산화막인 것을 특징으로하는 반도체소자의 소자분리막 형성방법.
- 제 1 항에 있어서,상기 열산화막은 50 ∼ 200 Å 두께로 형성하는 것을 특징으로하는 반도체소자의 소자분리막 형성방법.
- 제 1 항에 있어서,상기 트렌치의 내벽에 열산화막을 형성하기전에 먼저 희생열산화막을 형성하고 이를 습식식각에 의해 제거하는 공정을 더 포함하는 것을 특징으로하는 반도체소자의 소자분리막 형성방법.
- 제 7 항에 있어서,상기 희생열산화막은 100 ∼ 300 Å 정도가 제거되도록 습식식각하는 것을특징으로하는 반도체소자의 소자분리막 형성방법.
- 제 1 항에 있어서,상기 매립절연막은 3000 ∼ 8000 Å 두께로 형성하는 것을 특징으로하는 반도체소자의 소자분리막 형성방법.
- 제 1 항에 있어서,상기 매립절연막은 상기 질화막상부까지 덮도록 형성하는 것을 특징으로하는 반도체소자의 소자분리막 형성방법.
- 제 1 항에 있어서,상기 매립절연막은 습식 O2분위기에서 700 ∼ 900 ℃ 온도에서 열처리시키는 것 특징으로하는 반도체소자의 소자분리막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061997A KR100335802B1 (ko) | 1998-12-30 | 1998-12-30 | 반도체소자의소자분리막형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061997A KR100335802B1 (ko) | 1998-12-30 | 1998-12-30 | 반도체소자의소자분리막형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000045439A KR20000045439A (ko) | 2000-07-15 |
| KR100335802B1 true KR100335802B1 (ko) | 2002-09-17 |
Family
ID=19568693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980061997A KR100335802B1 (ko) | 1998-12-30 | 1998-12-30 | 반도체소자의소자분리막형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100335802B1 (ko) |
-
1998
- 1998-12-30 KR KR1019980061997A patent/KR100335802B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000045439A (ko) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100278729B1 (ko) | 집적 회로에서의 전기적 분리 구조체 형성 방법 | |
| KR20010058498A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR100567022B1 (ko) | 반도체소자의 트렌치를 이용한 소자분리막 형성방법 | |
| US5371036A (en) | Locos technology with narrow silicon trench | |
| KR20020042251A (ko) | 반도체 소자의 분리구조 제조방법 | |
| KR100701692B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPH06216120A (ja) | 集積回路の電気的分離構造の形成方法 | |
| KR100335802B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR100319186B1 (ko) | 트렌치 격리의 제조 방법 | |
| KR19990011636A (ko) | 반도체장치의 소자분리방법 | |
| KR100492790B1 (ko) | 반도체소자의소자분리절연막형성방법 | |
| KR20110024513A (ko) | 반도체 소자 제조 방법 | |
| KR100779398B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR19990055791A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR100333714B1 (ko) | 반도체장치의소자분리막형성방법 | |
| KR19990042453A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR0176201B1 (ko) | 반도체 장치의 소자 분리 방법 및 이를 이용한 평탄화 방법 | |
| KR20000001910A (ko) | 알루미늄 산화막을 이용한 반도체 장치의 트렌치 소자분리방법 | |
| KR100419873B1 (ko) | 반도체소자의 격리방법 | |
| KR20030052663A (ko) | 반도체소자의 분리 방법 | |
| KR100800106B1 (ko) | 반도체 소자의 트렌치 절연막 형성 방법 | |
| KR100430582B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100487513B1 (ko) | 트렌치 격리의 제조 방법 | |
| KR100223758B1 (ko) | 반도체 소자의 소자 분리 산화막 형성방법 | |
| TW200532791A (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100325 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |