JPH06216120A - 集積回路の電気的分離構造の形成方法 - Google Patents

集積回路の電気的分離構造の形成方法

Info

Publication number
JPH06216120A
JPH06216120A JP5325798A JP32579893A JPH06216120A JP H06216120 A JPH06216120 A JP H06216120A JP 5325798 A JP5325798 A JP 5325798A JP 32579893 A JP32579893 A JP 32579893A JP H06216120 A JPH06216120 A JP H06216120A
Authority
JP
Japan
Prior art keywords
forming
semiconductor substrate
layer
silicon nitride
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5325798A
Other languages
English (en)
Inventor
James R Pfiester
ジェイムズ・ルール・フィエスター
Prashant Kenkare
プラシャント・ケンカレ
Kent J Cooper
ケント・ジェイ・クーパー
Bich-Yen Nguyen
ビッチ・イェン・グェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/984,792 external-priority patent/US5236862A/en
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH06216120A publication Critical patent/JPH06216120A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Abstract

(57)【要約】 【目的】完全なフィールド酸化物分離は熱シリコン二酸
化物の積層レイヤ（１４）を使用し、化学蒸着でシリコ
ン二酸化物がシリコン窒化フィールドの下の酸化マスク
（１８）を堆積することにより達成される。 【構成】シリコン二酸化物の積層レイヤ（１４）はシリ
コン基板（１２）上に形成され、シリコン窒化物レイヤ
はそれからその上に堆積する。シリコン窒化物はシリコ
ン基板（１２）に分離領域（２２）を決定するフィール
ド酸化マスク（１８）を形成するために続いてパターン
化される。フィールド酸化物（３４）はシリコン基板
（１２）の分離地域（２２）で成長し、フィールド酸化
マスク（１８）は続いて取り除かれる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般的に半導体デバイ
ス、特に半導体集積回路の電気的分離構造の形成方法に
関するものである。
【０００２】
【従来の技術】シリコンの局所酸化（以下LOCOSとい
う。）は、シリコン集積回路に対する分離技術として最
もよく使用されるものである。あいにくLOCOSは、本質
的に広いフィールド酸化物侵食を有するので、高密度の
デバイスパッキングが要求される先進の集積回路での使
用は難しい。標準のLOCOSプロセスでは、薄いパッド酸
化物レイヤがシリコンウェハの表面に熱成長させられ
る。シリコン窒化物レイヤが次にパッド酸化物レイヤの
上に堆積する。次にシリコン窒化物レイヤは写真印刷で
パターン化され、能動領域と分離領域を分ける為にエッ
チングされる。パターン化されたシリコン窒化物レイヤ
でマスクされた能動領域を酸化プロセスから保護しフィ
ールド酸化物は分離領域で成長する。しかしながらフィ
ールド酸化物の成長後、能動領域の結果的な面積は、実
際に意図した面積、パターン印刷されたシリコン窒化物
レイヤによって定められた面積より小さい。このこと
は、酸化物がパターン印刷されたシリコン窒化物マスク
の下面のパッド酸化物レイヤを通り横方向に拡散し、下
地のシリコン表面で反応するために起こる。それゆえ、
フィールド酸化物は分離領域のみで成形されるのではな
く、隣接の能動領域にも侵食する。結果として、能動領
域の寸法設計の規模は制限され、それゆえデバイスパッ
キングが高密度の集積回路は、標準的なLOCOS 分離では
達成することはできない。
【０００３】
【解決すべき課題】フィールド酸化物侵食を減少させる
為に、数々のLOCOS系の分離技術が提案されてきた。１
つのアプローチではシリコン窒化酸化物マスクの下にあ
るパッド酸化物レイヤが窪みを形成するために切り込ま
れる。その窪みは共形のポリシリコンレイヤを使って充
填される。フィールド酸化中、窪みに充填されたポリシ
リコンは,拡散障壁として働き、それゆえシリコン窒化
酸化物マスクのエッジ下にあるシリコン表面への酸素の
移動を抑制する。あいにく窪みを満たすポリシリコンは
完全な拡散障壁ではない。それゆえ、酸化マスクのエッ
ジ部分の下のシリコン表面の酸化がまだ発生し、その結
果能動領域はフィールド酸化物によってなお侵食され
る。
【０００４】第２のアプローチでは、窪みがシリコン窒
化物の共形のレイヤで埋められ、そしてそれは、シリコ
ン窒化物で充填された窪みに隣接する側壁スペーサ（サ
イドウォールスペーサ）を形成するように異方性エッチ
ングされる。フィールド酸化物の生成の間、シリコン窒
化物で埋めた窪みとシリコン窒化物側壁スペーサは共
に、拡散障壁として働き、これにより酸素が酸化物マス
クのエッジ部分の下にあるシリコン表面へ移動するのを
防ぐ。あいにく、このやりかたでは、フィールド酸化物
侵食を均一に制御するのが困難である。側壁スペーサを
形成するプロセスではシリコン窒化物が下地の酸化物マ
スクに対して選択的にエッチングすることが要求され
る。しかしながら、これらの分離方法ではシリコン窒化
物は、 酸化マスクとして支配的に使用されている。そ
れゆえ、シリコン窒化物のエッチング・レートとスペー
サ・フィルムの厚みのばらつきの結果として、シリコン
窒化物酸化マスクは不均一にエッチングされ、その厚み
は同一ウェハ内およびウェハ間で変化する。フィールド
酸化侵食は酸化マスクの厚みに大きく依存するので、結
果として能動領域への侵食はウェハ内およびウェハ間で
変化する。その上、側壁スペーサの形成プロセスは分離
領域の形状も縮少させる。それゆえ、小さな形状を持つ
分離領域で起こることが知られているフィールド酸化物
の薄膜化は、シリコン窒化物側壁スペーサの存在によっ
てさらに悪化させられる。それゆえ、この分離技術で
は、フィールド酸化物の薄膜化によってデバイスの大き
さはさらに制限される。従ってフィールド酸化物侵食を
効果的かつ再現性のあるように減少させ、フィールド酸
化物の薄膜化を最小限にする分離プロセスが必要とされ
る。
【０００５】
【課題を解決するための手段】これまで述べてきた分離
プロセスに存在する問題は、本発明によって克服され
る。この発明の１つの実施例として、集積回路デバイス
が半導体基板を用意することによって形成される。第１
バッファレイヤは基板の上に形成される。マスキングレ
イヤは第１バッファレイヤの上に形成される。マスキン
グレイヤはバッファレイヤの露出部分を形成し、基板の
分離領域を決定するためにパターン化される。パターン
化プロセスはまた基板上のマスキングレイヤの残存部分
を残す。バッファレイヤの露出部分は、マスキングレイ
ヤの残存部分のエッジ部分の下の窪みを形成するために
エッチングされる。エッチングプロセスはまた基板の露
出部分を形成し、基板上のバッファレイヤの残存部分を
残す。第２バッファレイヤは、基板の露出部分の上に形
成される。窒化物レイヤはマスキングレイヤの残存部分
と第２バッファレイヤの上に形成される。窒化物レイヤ
はまた窪みを実質的に充填する。窒化物レイヤは酸化レ
イヤを形成し、基板の分離領域に電気的分離を形成する
ために酸化される。
【０００６】これらのおよび他の特徴、利点は、添付の
図面とともに以下の詳細な説明でよりはっきり理解され
るであろう。図面は必ずしも縮尺どおり描かれる必要の
ないこと、および特に図示されていない本発明の他の実
施例があること、を指摘しておく。
【０００７】
【実施例】図１ないし７は、電気的分離構造が集積回路
に形成される本発明の一実施例に従ったプロセス段階を
断面図で図示する。図１は半導体基板１２、第１バッフ
ァレイヤ１４およびマスキングレイヤ１６から成る集積
回路構造の一部分１０を示す。基板１２は、好適には単
一結晶シリコンである。または基板１２は絶縁体上のシ
リコン（SOI）か、サファイヤ上のシリコン等である。
５から１００ナノメータの範囲の厚みを持つ第１バッフ
ァレイヤ１４を形成するため、基板１２は好適には熱酸
化される。または第１バッファレイヤ１４は化学蒸着
（CVD）によるシリコン二酸化物でもよいし、熱成長と
化学蒸着のシリコン二酸化物の積層物であってもよい。
第１バッファレイヤ１４の形成に続いて、マスキングレ
イヤ１６が第１バッファレイヤ１４の上に形成される。
マスキングレイヤ１６は好適には化学蒸着させたシリコ
ン窒化物であって、厚みは５０から３００ナノメータの
範囲である。またはマスキングレイヤ１６はポリシリコ
ン上のシリコン窒化物の積層物であってもよいし、酸素
窒化物のような他の材料であってもよい。
【０００８】図２では、 従来からの写真印刷によるパ
ターン化とエッチング技術を使い、マスキングレイヤ１
６が基板１２上にマスキングレイヤ１６の残存部分１８
を残すようにパターン化される。パターン化プロセスは
同時にバッファレイヤ１４の一部分２０を露出させ、基
板１２の分離領域２２を決定する。さらにパターン化プ
ロセスの後、分離領域２２は拡散や注入のプロセスを使
用してドープされる。
【０００９】図３では、バッファレイヤ１４の露出部分
２０は、残存部分１８のエッジ部分の下に窪み２４を形
成するために選択的かつ等方的にエッチングされる。こ
のエッチングプロセスはまた基板１２上にバッファレイ
ヤ１４の残存部分２５を残し、同時に基板１２の露出部
分２６を形成する。フッ化水素酸のようなウエットなエ
ッチング剤が露出部分２０をエッチングするのに好適に
使用され、それにより窪み２４を形成する。または露出
部分２０は蒸気エッチングまたは化学的ダウンストリー
ム プラズマ エッチングのような他の従来の等方的エ
ッチング技術を使用してもエッチングされる。
【００１０】プロセスは図４において基板１２の露出部
分２６の上に第２バッファレイヤ２８の形成へと続く。
バッファレイヤ２８は好適には露出部分２６を熱的に
再酸化することによって形成される２５ナノメータ以下
の薄さのシリコン二酸化物レイヤである。またはバッフ
ァレイヤ２８は露出部分２６を窒化することで形成され
るシリコン窒化物またはシリコン酸化窒化物レイヤでも
よい。例えば、シリコン窒化物またはシリコン酸化窒化
物レイヤは、アンモニアや亜酸化窒素などの窒素を含む
環境中で露出部分２６を急速熱アニールすることによっ
て形成される。または、それらはアンモニアもしくは亜
酸化窒素などの窒素を含む環境下で露出部分２６を加熱
炉でアニールすることによっても形成される。
【００１１】図５では、窒化物レイヤ３０が残存部分１
８と第２バッファレイヤ２８の上に形成される。図５に
示されるように窒化物レイヤ３０は窪み２４を実質的に
充填する。窒化物レイヤ３０は、３０ナノメータ以下の
薄さの化学蒸着のシリコン窒化物レイヤが好適である。
または窒化物レイヤ３０は薄い化学蒸着した酸化窒化物
レイヤであるか、窒化物または酸化窒化物レイヤを形成
する為に窒化された薄いシリコン二酸化物レイヤのどち
らかであってもよい。例えば、シリコン二酸化物の薄い
レイヤは化学蒸着され、それから窒化物３０を形成する
ためアンモニアまたは亜酸化窒素で急速加熱アニールさ
れる。さらに、窒化物レイヤ３０はプラズマ堆積される
シリコン窒化物または酸化窒化物であってもよい。
【００１２】図６に示されるように、窒化物レイヤ３０
が形成された後に、基板１２の分離領域２２の中に厚い
電気的分離酸化物３４を成長させるために熱酸化が行わ
れる。この酸化プロセスの間、窒化物レイヤ３０は酸化
物レイヤ３２を形成するために完全に酸化される。酸化
プロセスは、好適には窒素と蒸気の存在下で、約摂氏９
００度から１２００度の炉において行われる。
【００１３】残存部分１８の上の酸化レイヤ３２の部分
は次に、フッ化水素酸で取り除かれる。または、その他
従来からのドライ又はウエットのエッチング技術でも酸
化レイヤ３２の部分の除去に使用できる。残存部分１８
および残存部分２５はその後、図７で示すように除去さ
れる。好適実施例では、残存部分１８はリン酸で除去さ
れ、残存部分２５はフッ化水素酸で除去される。また
は、従来のドライ又はウエットの他のエッチング技術を
残存部分１８または残存部分２５の除去に使用してもよ
い。半導体デバイスは、次に分離酸化物３４によって分
割される能動領域３６に形成される。
【００１４】前述の説明および図解には、本発明と関連
する多くの利点を実証するものが含まれている。ひとつ
の長所として、ポリシリコンではなく良質の酸化障壁で
あるシリコン窒化物が、窪みを充填する為に使用され
る。それゆえ、酸化マスクのエッジ部分の下にあるシリ
コン表面の酸化を、より小さくすることが可能で、その
結果能動領域へのフィールド酸化物の侵食が減少する。
さらにパターン化されたシリコン酸化マスクは窒化物レ
イヤ３０の酸化する間、高密度化される。それゆえシリ
コン窒化物酸化マスクに対する別途の高密度化段階はこ
のプロセスでは要求されない。さらに、たとえそれが明
白でないとしても、電気的に信頼できるフィールド酸化
物は、基板の分離領域の上にあるシリコン窒化物を通し
ての酸化によって成長させることができる。意外にもシ
リコン窒化物レイヤの酸化が均一に発生し、ピンホール
のないフィールド酸化物が生成される。それゆえ、シリ
コン窒化物フィルムはフィールド酸化物の生成前にエッ
チングされる必要はなく、そしてその結果能動領域への
フィールド酸化物侵食は、ウェハ内およびウェハとウェ
ハの間でを均一に制御されうる。
【００１５】このように、明らかに前述の必要性と利点
を十分に満足する酸化物分離の形成方法が、本発明に従
って提供されたことは明白である。たとえ本発明が特定
の実施例に基づいて説明され、図示されてきたとして
も、本発明をそのような説明された具体例に限定しよう
とするものではない。当業者であれば、本発明の技術的
思想から離れることなしに、変更や変形を行えるもので
あることが理解されるであろう。例えば、基板１２はバ
ッファレイヤ２８の形成より先に溝（トレンチ）を掘る
ことができる。さらには、図２では示されていないが、
バッファレイヤ２０はパターン化プロセスの間にエッチ
ングすることもできる。加えて、富シリコン（silicon-
rich）酸化窒化物や富シリコンのシリコン窒化物も窒化
物レイヤ３０に使用できることは理解すべきである。こ
れらの膜のシリコンの濃度を変更することにより、それ
らの物理的特性、即ち膜の耐圧などを変化させることは
知られており、これらの物理的特性を本発明に最適化す
ることができる。それゆえ、本発明は、添付の請求項の
範囲内の全てのそのような変更や変化を包含するもので
ある。
【図面の簡単な説明】
図１ないし図７は、断面図であり、発明の実施例に従っ
てプロセス段階を図示し、その参照数字はそれぞれの図
を通して同一または相当する部分を示す。
【符号の説明】
１０．集積回路構造 １２．半導体基板 １４．第１バッファレイヤ １６．マスキングレイヤ ２２．分離領域 ２４．窪み ２８．第２バッファレイヤ ３０．窒化物レイヤ ３２．酸化レイヤ ３４．分離酸化物 ３６．能動領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケント・ジェイ・クーパー アメリカ合衆国テキサス州オースティン、 アビレーン・トレイル6001 (72)発明者 ビッチ・イェン・グェン アメリカ合衆国テキサス州オースティン、 ローレル・ウッド・ドライブ110

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 集積回路の電気的分離構造（３４）の形
    成方法であって：主表面を有する半導体基板（１２）を
    用意する段階；前記半導体基板（１２）の前記主表面の
    上に熱成長および堆積されたシリコン二酸化物の積層
    （１４）を形成する段階；前記積層（１４）の上に酸化
    マスキングレイヤ（１６）を形成する段階；酸化マスキ
    ングレイヤ（１６）をパターン化して、半導体基板（１
    ２）の上に酸化マスキングレイヤ（１６）の残存部分
    （１８）を残し、半導体基板（１２）の分離領域（２
    ２）を定義する段階；半導体基板（１２）の分離領域
    （２２）に電気的分離構造（３４）を形成する段階；お
    よび前記酸化マスキングレイヤ（１６）の残存部分（１
    ８）を除去する段階；から構成される集積回路の電気的
    分離構造の形成方法。
  2. 【請求項２】 集積回路の電気的分離構造（３４）の形
    成方法であって：主表面を有する半導体基板（１２）を
    用意する段階；前記半導体基板（１２）の前記主表面の
    上に熱成長および堆積されたシリコン二酸化物の積層
    （１４）を形成する段階；前記積層（１４）の上にポリ
    シリコンレイヤを堆積する段階；前記ポリシリコンレイ
    ヤの上に酸化マスキングレイヤ（１６）を形成する段
    階；酸化マスキングレイヤ（１６）をパターン化して、
    半導体基板（１２）の上に酸化マスキングレイヤ（１
    ６）の残存部分（１８）を残し、半導体基板（１２）の
    分離領域（２２）を定義する段階；半導体基板（１２）
    の分離領域（２２）に電気的分離構造（３４）を形成す
    る段階；および前記酸化マスキングレイヤ（１６）の残
    存部分（１８）を除去する段階；から構成される集積回
    路の電気的分離構造の形成方法。
  3. 【請求項３】 集積回路の電気的分離構造（３４）の形
    成方法であって：主表面を有する半導体基板（１２）を
    用意する段階；前記半導体基板（１２）の前記主表面の
    上に熱成長および堆積されたシリコン二酸化物の積層
    （１４）を形成する段階；前記積層（１４）の上に酸化
    マスキングレイヤ（１６）を形成する段階；酸化マスキ
    ングレイヤ（１６）をパターン化して、半導体基板（１
    ２）の上に酸化マスキングレイヤ（１６）の残存部分
    （１８）を残し、半導体基板（１２）の分離領域（２
    ２）を定義する段階；前記酸化マスキングレイヤ（１
    ６）の残存部分（１８）のエッジ部分の下に窪み（２
    ４）を形成する段階；前記酸化マスキングレイヤ（１
    ６）の残存部分（１８）および分離領域（２２）の上に
    シリコン窒化物レイヤを形成する段階であって、前記シ
    リコン窒化物レイヤは前記窪み（２４）を実質的に充填
    する段階；前記半導体基板（１２）の分離領域（２２）
    に電気的分離構造（３４）を形成する段階；および前記
    酸化マスキングレイヤ（１６）の前記残存部分（１８）
    を除去する段階；から構成される集積回路の電気的分離
    構造の形成方法。
  4. 【請求項４】 集積回路の電気的分離構造（３４）の形
    成方法であって：主表面を有する半導体基板（１２）を
    用意する段階；前記半導体基板（１２）の前記主表面上
    に、第１熱シリコン二酸化物レイヤを生長させる段階；
    前記第１熱シリコン二酸化物レイヤの上に第２シリコン
    二酸化物レイヤを堆積する段階；前記第２シリコン二酸
    化物レイヤの上にシリコン窒化物レイヤ（１６）を形成
    する段階；半導体基板（１２）の分離領域（２２）を定
    義し、半導体基板（１２）の上に前記シリコン窒化物
    （１６）の残存部分（１８）を残すために前記シリコン
    窒化物をパターン化する段階；フィールド酸化物領域を
    形成するために前記分離領域（２２）の下の半導体基板
    （１２）の一部を酸化する段階；およびシリコン窒化物
    レイヤ（１６）の残存部分（１８）を除去する段階；か
    ら構成される集積回路の電気的分離構造の形成方法。
  5. 【請求項５】 集積回路の電気的分離構造（３４）の形
    成方法であって：主表面を有する半導体基板（１２）を
    用意する段階；前記半導体基板（１２）の前記主表面上
    に、第１熱シリコン二酸化物レイヤを生長させる段階；
    前記第１熱シリコン二酸化物レイヤの上に第２シリコン
    二酸化物レイヤを堆積する段階；前記第２シリコン二酸
    化物レイヤの上にポリシリコンレイヤを形成する段階；
    前記ポリシリコンレイヤの上にシリコン窒化物レイヤ
    （１６）を形成する段階；半導体基板（１２）の分離領
    域（２２）を定義し、半導体基板（１２）の上に前記シ
    リコン窒化物（１６）の残存部分（１８）を残すために
    前記シリコン窒化物をパターン化する段階；フィールド
    酸化物領域を形成するために前記分離領域（２２）の下
    の半導体基板（１２）の一部を酸化する段階；およびシ
    リコン窒化物レイヤ（１６）の残存部分（１８）を除去
    する段階；から構成される集積回路の電気的分離構造の
    形成方法。
JP5325798A 1992-12-03 1993-12-01 集積回路の電気的分離構造の形成方法 Pending JPH06216120A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US07/984,792 US5236862A (en) 1992-12-03 1992-12-03 Method of forming oxide isolation
US9110093A 1993-07-13 1993-07-13
US091100 1993-07-13
US984792 1997-12-04

Publications (1)

Publication Number Publication Date
JPH06216120A true JPH06216120A (ja) 1994-08-05

Family

ID=26783589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5325798A Pending JPH06216120A (ja) 1992-12-03 1993-12-01 集積回路の電気的分離構造の形成方法

Country Status (2)

Country Link
US (1) US5422300A (ja)
JP (1) JPH06216120A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897202A (ja) * 1994-09-22 1996-04-12 Fujitsu Ltd 半導体装置の製造方法
KR100189992B1 (ko) * 1995-12-15 1999-06-01 윤종용 반도체 장치의 소자 분리 방법
KR100189733B1 (ko) * 1996-07-22 1999-06-01 구본준 반도체장치의 소자분리막 형성방법
JP3018993B2 (ja) * 1996-07-26 2000-03-13 日本電気株式会社 半導体装置の製造方法
US5891788A (en) * 1996-11-14 1999-04-06 Micron Technology, Inc. Locus isolation technique using high pressure oxidation (hipox) and protective spacers
US6051511A (en) 1997-07-31 2000-04-18 Micron Technology, Inc. Method and apparatus for reducing isolation stress in integrated circuits
US6100160A (en) * 1998-02-17 2000-08-08 Texas Instruments Incorporated Oxide etch barrier formed by nitridation
US6090707A (en) 1999-09-02 2000-07-18 Micron Technology, Inc. Method of forming a conductive silicide layer on a silicon comprising substrate and method of forming a conductive silicide contact
US6787833B1 (en) * 2000-08-31 2004-09-07 Micron Technology, Inc. Integrated circuit having a barrier structure
CN103872122A (zh) * 2012-12-10 2014-06-18 飞思卡尔半导体公司 沟槽栅晶体管及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4016594A (en) * 1971-06-08 1977-04-05 U.S. Philips Corporation Semiconductor device and method of manufacturing the device
JPS5776865A (en) * 1980-10-31 1982-05-14 Fujitsu Ltd Manufacture of semiconductor device
JPS5943545A (ja) * 1982-09-06 1984-03-10 Hitachi Ltd 半導体集積回路装置
JPS61296741A (ja) * 1985-06-25 1986-12-27 Nec Corp 半導体装置の製造方法
JPS62216246A (ja) * 1986-03-17 1987-09-22 Nippon Texas Instr Kk 半導体装置の製造方法
US4755477A (en) * 1987-03-24 1988-07-05 Industrial Technology Research Institute Overhang isolation technology
US4923563A (en) * 1987-06-15 1990-05-08 Ncr Corporation Semiconductor field oxide formation process using a sealing sidewall of consumable nitride
US4851370A (en) * 1987-12-28 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Fabricating a semiconductor device with low defect density oxide
US4897364A (en) * 1989-02-27 1990-01-30 Motorola, Inc. Method for locos isolation using a framed oxidation mask and a polysilicon buffer layer
JP2536635B2 (ja) * 1989-03-09 1996-09-18 三菱電機株式会社 ポリシリコンパッドｌｏｃｏｓ法による素子分離方法
US4927780A (en) * 1989-10-02 1990-05-22 Motorola, Inc. Encapsulation method for localized oxidation of silicon
EP0424018A3 (en) * 1989-10-17 1991-07-31 American Telephone And Telegraph Company Integrated circuit field isolation process
US5175123A (en) * 1990-11-13 1992-12-29 Motorola, Inc. High-pressure polysilicon encapsulated localized oxidation of silicon
KR930010987B1 (ko) * 1990-12-22 1993-11-18 삼성전자 주식회사 반도체 장치의 소자분리방법
US5134089A (en) * 1991-09-30 1992-07-28 Motorola, Inc. MOS transistor isolation method
US5236862A (en) * 1992-12-03 1993-08-17 Motorola, Inc. Method of forming oxide isolation

Also Published As

Publication number Publication date
US5422300A (en) 1995-06-06

Similar Documents

Publication Publication Date Title
US5387540A (en) Method of forming trench isolation structure in an integrated circuit
KR100278729B1 (ko) 집적 회로에서의 전기적 분리 구조체 형성 방법
US4845048A (en) Method of fabricating semiconductor device
US5455194A (en) Encapsulation method for localized oxidation of silicon with trench isolation
US5196367A (en) Modified field isolation process with no channel-stop implant encroachment
JPS6340337A (ja) 集積回路分離法
JPH0580148B2 (ja)
US4916087A (en) Method of manufacturing a semiconductor device by filling and planarizing narrow and wide trenches
US5246537A (en) Method of forming recessed oxide isolation
US5369052A (en) Method of forming dual field oxide isolation
US5371035A (en) Method for forming electrical isolation in an integrated circuit device
JPH06216120A (ja) 集積回路の電気的分離構造の形成方法
JPH03145730A (ja) 集積回路半導体デバイスの製造方法
EP1184902A1 (en) Method for forming an isolation trench in a SOI substrate
JPH0817813A (ja) 半導体装置の製造方法
JPH06326091A (ja) 半導体素子のフィールド酸化膜の形成方法
JPS63188952A (ja) 半導体装置の製造方法
JPH079930B2 (ja) 半導体装置の製造方法
KR930005237B1 (ko) 반도체장치의 소자분리막 제조방법
JP2003100868A (ja) 半導体装置およびその製造方法
JPH11354650A (ja) 半導体装置およびその製造方法
KR950002189B1 (ko) 반도체장치의 소자분리방법
KR100335802B1 (ko) 반도체소자의소자분리막형성방법
KR930011159A (ko) 반도체장치의 소자분리구조 및 그 제조방법
KR940001345A (ko) 반도체장치의 소자분리방법