JPH0817813A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0817813A JPH0817813A JP6166392A JP16639294A JPH0817813A JP H0817813 A JPH0817813 A JP H0817813A JP 6166392 A JP6166392 A JP 6166392A JP 16639294 A JP16639294 A JP 16639294A JP H0817813 A JPH0817813 A JP H0817813A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon
- silicon oxide
- silicon nitride
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 局所酸化法により形成された素子分離をもつ
半導体製造装置において素子分離酸化膜を形成する際の
応力、及び寸法シフトを防止し、かつ製造工程数の増加
を防止する。 【構成】 シリコン基板上（１０１）上にシリコン酸化
膜（１０２）、シリコン窒化膜（１０３）を形成し、素
子分離予定領域のシリコン窒化膜（１０３）とシリコン
酸化膜（１０２）を除去する。次にシリコン酸化膜（１
０５）をを堆積、エッチバックすることによりサイドウ
ォールを形成する。このサイドウォールとシリコン窒化
膜（１０３）をマスクとしてシリコン基板（１０１）を
エッチングすることにより素子分離予定領域の中央部に
のみ溝（１０６）を形成する。この後シリコン酸化膜
（１０５）を除去し素子分離用酸化膜（１０７）を形成
することで、わずかな工程数の増加で寸法シフトや応力
を抑えることができる。
半導体製造装置において素子分離酸化膜を形成する際の
応力、及び寸法シフトを防止し、かつ製造工程数の増加
を防止する。 【構成】 シリコン基板上（１０１）上にシリコン酸化
膜（１０２）、シリコン窒化膜（１０３）を形成し、素
子分離予定領域のシリコン窒化膜（１０３）とシリコン
酸化膜（１０２）を除去する。次にシリコン酸化膜（１
０５）をを堆積、エッチバックすることによりサイドウ
ォールを形成する。このサイドウォールとシリコン窒化
膜（１０３）をマスクとしてシリコン基板（１０１）を
エッチングすることにより素子分離予定領域の中央部に
のみ溝（１０６）を形成する。この後シリコン酸化膜
（１０５）を除去し素子分離用酸化膜（１０７）を形成
することで、わずかな工程数の増加で寸法シフトや応力
を抑えることができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に局所酸化法による素子分離を有する半導体装
置の製造装置に関する。
関し、特に局所酸化法による素子分離を有する半導体装
置の製造装置に関する。
【０００２】
【従来の技術】半導体装置の製造において、局所酸化法
による素子分離を用いる場合、寸法シフトを防止し、ま
た応力を緩和するために幾つかの方法が提案されてい
る。その従来技術について図３〜図５に示す。図３の従
来例（従来例１）では、シリコン基板（３０１）上にシ
リコン酸化膜（３０２）、シリコン窒化膜（３０３）を
順次形成し、フォトレジストマスク（３０４）を形成す
る。次に異方性エッチングによりシリコン窒化膜（３０
３）とシリコン酸化膜（３０２）を選択的に除去すると
共に溝（３０５）を形成し、チャネルストッパ層を形成
するためにイオン注入を行う（図３（ａ））。次にシリ
コン窒化膜（３０３）をマスクとして選択酸化を行い、
素子分離用酸化膜（３０７）を形成し、シリコン酸化膜
（３０２）、シリコン窒化膜（３０３）を除去する。更
にゲート酸化膜（３０８）を形成し、ＭＯＳトランジス
タを形成する（図３（ｂ））（特開平２−１１９１３
７）。
による素子分離を用いる場合、寸法シフトを防止し、ま
た応力を緩和するために幾つかの方法が提案されてい
る。その従来技術について図３〜図５に示す。図３の従
来例（従来例１）では、シリコン基板（３０１）上にシ
リコン酸化膜（３０２）、シリコン窒化膜（３０３）を
順次形成し、フォトレジストマスク（３０４）を形成す
る。次に異方性エッチングによりシリコン窒化膜（３０
３）とシリコン酸化膜（３０２）を選択的に除去すると
共に溝（３０５）を形成し、チャネルストッパ層を形成
するためにイオン注入を行う（図３（ａ））。次にシリ
コン窒化膜（３０３）をマスクとして選択酸化を行い、
素子分離用酸化膜（３０７）を形成し、シリコン酸化膜
（３０２）、シリコン窒化膜（３０３）を除去する。更
にゲート酸化膜（３０８）を形成し、ＭＯＳトランジス
タを形成する（図３（ｂ））（特開平２−１１９１３
７）。
【０００３】図４の従来例（従来例２）では、シリコン
基板（４０１）上にシリコン酸化膜（４０２）、多結晶
シリコン膜（４０３）、シリコン窒化膜（４０４）を形
成し、素子分離となる領域のシリコン窒化膜（４０
４）、多結晶シリコン膜（４０３）、シリコン酸化膜
（４０２）、シリコン基板（４０１）をエッチングす
る。次に露出したシリコン基板（４０１）を酸化し、薄
いシリコン酸化膜（４０５）を形成する（図４
（ａ））。次にシリコン窒化膜（４０６）を堆積し、多
結晶シリコン（４０３）の側壁と上部に残るようにシリ
コン窒化膜をエッチングする（図４（（ｂ））。次にこ
のシリコン窒化膜で覆われた多結晶シリコン（４０３）
をマスクとして多結晶シリコン膜がない領域を酸化し、
素子分離領域を形成する（４（ｃ））（特開昭６３−２
１７６４０）。
基板（４０１）上にシリコン酸化膜（４０２）、多結晶
シリコン膜（４０３）、シリコン窒化膜（４０４）を形
成し、素子分離となる領域のシリコン窒化膜（４０
４）、多結晶シリコン膜（４０３）、シリコン酸化膜
（４０２）、シリコン基板（４０１）をエッチングす
る。次に露出したシリコン基板（４０１）を酸化し、薄
いシリコン酸化膜（４０５）を形成する（図４
（ａ））。次にシリコン窒化膜（４０６）を堆積し、多
結晶シリコン（４０３）の側壁と上部に残るようにシリ
コン窒化膜をエッチングする（図４（（ｂ））。次にこ
のシリコン窒化膜で覆われた多結晶シリコン（４０３）
をマスクとして多結晶シリコン膜がない領域を酸化し、
素子分離領域を形成する（４（ｃ））（特開昭６３−２
１７６４０）。
【０００４】図５の従来例（従来例３）では、シリコン
基板（５０１）上にシリコン酸化膜（５０２）、シリコ
ン窒化膜（５０３）、シリコン酸化膜（５０４）を形成
後、素子分離となる領域のシリコン酸化膜（５０４）、
シリコン窒化膜（５０３）をエッチングし、適当な膜厚
だけシリコン酸化膜（５０２）を残す。次にウェットエ
ッチングを用い、残存のシリコン酸化膜（５０２）をエ
ッチングするとともにシリコン窒化膜（５０３）の下に
１００オングストローム程度の空間（５０７）を生じさ
せる。次にオフセット形成用のシリコン窒化膜（５０
５）を形成し、更にシリコン酸化膜（ＨＴＯ膜）（５０
６）を形成する（図５（ａ））。次にエッチバックを行
い、サイドウォールを形成し、イオン注入を行うことに
より不純物層（５０８）を形成する（図５（ｂ））。次
にシリコン酸化膜（５０６）、シリコン酸化膜（５０
４）を除去し、素子分離用酸化膜（５０９）を形成する
（図５（ｃ））。次にシリコン窒化膜（５０５）、シリ
コン窒化膜（５０３）、シリコン酸化膜（５０２）を除
去する（特開平４−５８５３２）。
基板（５０１）上にシリコン酸化膜（５０２）、シリコ
ン窒化膜（５０３）、シリコン酸化膜（５０４）を形成
後、素子分離となる領域のシリコン酸化膜（５０４）、
シリコン窒化膜（５０３）をエッチングし、適当な膜厚
だけシリコン酸化膜（５０２）を残す。次にウェットエ
ッチングを用い、残存のシリコン酸化膜（５０２）をエ
ッチングするとともにシリコン窒化膜（５０３）の下に
１００オングストローム程度の空間（５０７）を生じさ
せる。次にオフセット形成用のシリコン窒化膜（５０
５）を形成し、更にシリコン酸化膜（ＨＴＯ膜）（５０
６）を形成する（図５（ａ））。次にエッチバックを行
い、サイドウォールを形成し、イオン注入を行うことに
より不純物層（５０８）を形成する（図５（ｂ））。次
にシリコン酸化膜（５０６）、シリコン酸化膜（５０
４）を除去し、素子分離用酸化膜（５０９）を形成する
（図５（ｃ））。次にシリコン窒化膜（５０５）、シリ
コン窒化膜（５０３）、シリコン酸化膜（５０２）を除
去する（特開平４−５８５３２）。
【０００５】
【発明が解決しようとする課題】上記従来例１では、通
常のＬＯＣＯＳ分離と比べて工程数の増加はシリコン基
板をエッチングする程度で済む。しかし、選択酸化を行
う際に溝（３０５）中のシリコン基板側壁が酸化される
ために寸法シフトが生じる。また素子分離用酸化膜（３
０７）の形状がたる型となり、チャネル端（３１０）に
電界が集中し、微細トランジスタのしきい値電圧が下が
る。いわゆる逆狭チャネル効果が生じるという問題があ
る。上記従来例２では、シリコン窒化膜（４０６）下に
シリコン酸化膜（４０５）を形成することにより若干応
力は緩和されるが、シリコン酸化膜（４０５）、シリコ
ン窒化膜（４０６）を形成し、エッチバックを行うため
に工程数が増加する。また素子分離用酸化膜（４０７）
形成時にシリコン酸化膜（４０５）により若干応力が緩
和できてもシリコン窒化膜（４０６）により寸法シフト
を抑えているために応力緩和は不十分である。また上述
した従来例１と同様に素子分離用酸化膜（４０７）がた
る型をしているため逆狭チャネル効果も生じるという問
題がある。
常のＬＯＣＯＳ分離と比べて工程数の増加はシリコン基
板をエッチングする程度で済む。しかし、選択酸化を行
う際に溝（３０５）中のシリコン基板側壁が酸化される
ために寸法シフトが生じる。また素子分離用酸化膜（３
０７）の形状がたる型となり、チャネル端（３１０）に
電界が集中し、微細トランジスタのしきい値電圧が下が
る。いわゆる逆狭チャネル効果が生じるという問題があ
る。上記従来例２では、シリコン窒化膜（４０６）下に
シリコン酸化膜（４０５）を形成することにより若干応
力は緩和されるが、シリコン酸化膜（４０５）、シリコ
ン窒化膜（４０６）を形成し、エッチバックを行うため
に工程数が増加する。また素子分離用酸化膜（４０７）
形成時にシリコン酸化膜（４０５）により若干応力が緩
和できてもシリコン窒化膜（４０６）により寸法シフト
を抑えているために応力緩和は不十分である。また上述
した従来例１と同様に素子分離用酸化膜（４０７）がた
る型をしているため逆狭チャネル効果も生じるという問
題がある。
【０００６】上記従来例３では、空間（５０７）を形成
することにより若干応力は緩和されるが、空間（５０
７）を形成するためのエッチング、シリコン窒化膜（５
０５）、シリコン酸化膜（５０６）を形成しエッチバッ
クするため工程数が増加する。またシリコン基板（５０
１）をエッチングしていないため素子分離能力も劣り、
図５（ｄ）に示したように素子分離形成後に表面段差を
小さくしようとするとフィールド酸化膜端が基板表面よ
り落ち込み、また上述した従来例１，２と同様に、逆狭
チャネル効果が生じるという問題がある。以上のように
従来技術をもってしても、なお応力緩和や寸法シフト、
工程数が増加するといった問題を同時に解決することが
できない。
することにより若干応力は緩和されるが、空間（５０
７）を形成するためのエッチング、シリコン窒化膜（５
０５）、シリコン酸化膜（５０６）を形成しエッチバッ
クするため工程数が増加する。またシリコン基板（５０
１）をエッチングしていないため素子分離能力も劣り、
図５（ｄ）に示したように素子分離形成後に表面段差を
小さくしようとするとフィールド酸化膜端が基板表面よ
り落ち込み、また上述した従来例１，２と同様に、逆狭
チャネル効果が生じるという問題がある。以上のように
従来技術をもってしても、なお応力緩和や寸法シフト、
工程数が増加するといった問題を同時に解決することが
できない。
【０００７】
【課題を解決するための手段】本発明は、半導体基板の
素子分離予定領域の中央部に溝を形成した後に局所酸化
法により素子分離用酸化膜を形成することを特徴とする
半導体装置の製造方法である。また、本発明は、半導体
基板上にシリコン酸化膜、シリコン窒化膜を形成し、次
いで、素子分離予定領域のシリコン窒化膜とシリコン酸
化膜を除去し、次いでシリコン酸化膜を堆積、エッチバ
ックすることによりサイドウォールを形成し、このサイ
ドウォールとシリコン窒化膜をマスクとしてエッチング
することにより素子分離予定領域の中央部にのみ形成
し、この後シリコン酸化膜を除去し素子分離用酸化膜を
形成する半導体装置の製造方法である。
素子分離予定領域の中央部に溝を形成した後に局所酸化
法により素子分離用酸化膜を形成することを特徴とする
半導体装置の製造方法である。また、本発明は、半導体
基板上にシリコン酸化膜、シリコン窒化膜を形成し、次
いで、素子分離予定領域のシリコン窒化膜とシリコン酸
化膜を除去し、次いでシリコン酸化膜を堆積、エッチバ
ックすることによりサイドウォールを形成し、このサイ
ドウォールとシリコン窒化膜をマスクとしてエッチング
することにより素子分離予定領域の中央部にのみ形成
し、この後シリコン酸化膜を除去し素子分離用酸化膜を
形成する半導体装置の製造方法である。
【０００８】
【作用】本発明においては、素子分離用シリコン酸化膜
を形成するために寸法シフトが小さくなり、素子分離用
シリコン酸化膜形状もたる型にはならず逆狭チャネル効
果が生じにくいもので、わずかな工程数の増加で寸法シ
フトや応力を抑えることができるものである。
を形成するために寸法シフトが小さくなり、素子分離用
シリコン酸化膜形状もたる型にはならず逆狭チャネル効
果が生じにくいもので、わずかな工程数の増加で寸法シ
フトや応力を抑えることができるものである。
【０００９】
【実施例】本発明の実施例について図面を参照して説明
する。 ［実施例１］本発明の第１の実施例を図１（ａ）〜
（ｅ）に示す。シリコン基板（１０１）上にシリコン酸
化膜（１０２）を形成し、更にシリコン窒化膜（１０
３）を堆積する。次にフォトレジスト（１０４）を形成
し、素子分離予定領域のフォトレジスト（１０４）を除
去する。次にこのフォトレジスト（１０４）をマスクと
してシリコン窒化膜（１０３）、シリコン酸化膜（１０
２）をエッチングする（図１（ａ））。次にシリコン酸
化膜（１０５）を少なくとも５００オングストローム以
上堆積する（図１（ｂ））。次にこのシリコン酸化膜
（１０５）を異方性ドライエッチングによりエッチバッ
クすることによりサイドウォールを形成し、引き続きシ
リコン基板（１０１）を２００〜１５００オングストロ
ーム程度エッチングし溝（１０６）を形成する（図１
（ｃ））。
する。 ［実施例１］本発明の第１の実施例を図１（ａ）〜
（ｅ）に示す。シリコン基板（１０１）上にシリコン酸
化膜（１０２）を形成し、更にシリコン窒化膜（１０
３）を堆積する。次にフォトレジスト（１０４）を形成
し、素子分離予定領域のフォトレジスト（１０４）を除
去する。次にこのフォトレジスト（１０４）をマスクと
してシリコン窒化膜（１０３）、シリコン酸化膜（１０
２）をエッチングする（図１（ａ））。次にシリコン酸
化膜（１０５）を少なくとも５００オングストローム以
上堆積する（図１（ｂ））。次にこのシリコン酸化膜
（１０５）を異方性ドライエッチングによりエッチバッ
クすることによりサイドウォールを形成し、引き続きシ
リコン基板（１０１）を２００〜１５００オングストロ
ーム程度エッチングし溝（１０６）を形成する（図１
（ｃ））。
【００１０】次にこのサイドウォールをウェットエッチ
ングにより除去し、水素、酸素雰囲気中で７５０〜１２
００℃の温度範囲で熱酸化することにより、素子分離用
シリコン酸化膜（１０７）を形成する（図１（ｄ））。
次にシリコン窒化膜（１０３）、シリコン酸化膜（１０
２）をウェットエッチングにより除去する。この際図１
（ｄ）で見られた素子分離用酸化膜のバーズヘッドは若
干小さくなる。また図１には示していないが、図１
（ｃ）の溝（１０６）形成後、あるいは図１（ｅ）の後
で素子分離領域の反転防止用のイオン注入を行ってもよ
い。なお、素子分離予定領域は図１（ａ）のシリコン酸
化膜（１０２）、シリコン窒化膜（１０３）及びフォト
レジスト（１０４）が除かれたところであり、その中央
部の溝とは図１（ｃ）の溝（１０６）の状況を言うもの
である。
ングにより除去し、水素、酸素雰囲気中で７５０〜１２
００℃の温度範囲で熱酸化することにより、素子分離用
シリコン酸化膜（１０７）を形成する（図１（ｄ））。
次にシリコン窒化膜（１０３）、シリコン酸化膜（１０
２）をウェットエッチングにより除去する。この際図１
（ｄ）で見られた素子分離用酸化膜のバーズヘッドは若
干小さくなる。また図１には示していないが、図１
（ｃ）の溝（１０６）形成後、あるいは図１（ｅ）の後
で素子分離領域の反転防止用のイオン注入を行ってもよ
い。なお、素子分離予定領域は図１（ａ）のシリコン酸
化膜（１０２）、シリコン窒化膜（１０３）及びフォト
レジスト（１０４）が除かれたところであり、その中央
部の溝とは図１（ｃ）の溝（１０６）の状況を言うもの
である。
【００１１】［実施例２］本発明の第２の実施例を図２
（ａ）〜（ｅ）に示す。上記第１の実施例では図１
（ｃ）に示したように、素子分離用酸化膜（１０６）を
形成した際に若干のパーズヘッドが残る。このバーズヘ
ッドを小さくする第２の実施例を説明する。シリコン基
板（２０１）上にシリコン酸化膜（２０２）を形成し、
更にシリコン窒化膜（２０３）を堆積する。次にフォト
レジスト（２０４）を形成し、素子分離予定領域のフォ
トレジスト（２０４）を除去する。次にこのフォトレジ
スト（２０４）をマスクとしてシリコン窒化膜（２０
３）、シリコン酸化膜（２０２）をエッチングする（図
２（ａ））。次にシリコン酸化膜（２０５）を少なくと
も５００オングストローム以上堆積する（図２
（ｂ））。
（ａ）〜（ｅ）に示す。上記第１の実施例では図１
（ｃ）に示したように、素子分離用酸化膜（１０６）を
形成した際に若干のパーズヘッドが残る。このバーズヘ
ッドを小さくする第２の実施例を説明する。シリコン基
板（２０１）上にシリコン酸化膜（２０２）を形成し、
更にシリコン窒化膜（２０３）を堆積する。次にフォト
レジスト（２０４）を形成し、素子分離予定領域のフォ
トレジスト（２０４）を除去する。次にこのフォトレジ
スト（２０４）をマスクとしてシリコン窒化膜（２０
３）、シリコン酸化膜（２０２）をエッチングする（図
２（ａ））。次にシリコン酸化膜（２０５）を少なくと
も５００オングストローム以上堆積する（図２
（ｂ））。
【００１２】次に、このシリコン酸化膜（２０５）を異
方性ドライエッチングによりエッチバックすることによ
りサイドウォールを形成し、引き続きシリコン基板（２
０１）を２００〜１５００オングストローム程度エッチ
ングし溝（２０６）を形成する（図２（ｃ））。次にこ
のサイドウォールをウェットエッチングにより除去し、
水素、酸素雰囲気中で１０５０℃以上の温度で熱酸化す
ることにより素子分離用シリコン酸化膜（２０７）を形
成する（図２（ｄ））。このように１０５０℃以上の温
度で熱酸化することにより熱酸化により形成される酸化
膜の粘性が高くバーズヘッドの小さな素子分離用シリコ
ン酸化膜が形成できる。次にシリコン窒化膜（２０
３）、シリコン酸化膜（２０２）をウェットエッチング
により除去する（図２（ｅ））。
方性ドライエッチングによりエッチバックすることによ
りサイドウォールを形成し、引き続きシリコン基板（２
０１）を２００〜１５００オングストローム程度エッチ
ングし溝（２０６）を形成する（図２（ｃ））。次にこ
のサイドウォールをウェットエッチングにより除去し、
水素、酸素雰囲気中で１０５０℃以上の温度で熱酸化す
ることにより素子分離用シリコン酸化膜（２０７）を形
成する（図２（ｄ））。このように１０５０℃以上の温
度で熱酸化することにより熱酸化により形成される酸化
膜の粘性が高くバーズヘッドの小さな素子分離用シリコ
ン酸化膜が形成できる。次にシリコン窒化膜（２０
３）、シリコン酸化膜（２０２）をウェットエッチング
により除去する（図２（ｅ））。
【００１３】
【発明の効果】以上説明したように本発明によれば、半
導体基板の素子分離予定領域の中央部にのみ溝を形成し
てから、素子分離用シリコン酸化膜を形成することによ
って寸法シフトが小さくなり、素子分離用シリコン酸化
膜形状もたる型にはならず逆狭チャネル効果が生じにく
いものである。またシリコン窒化膜等により寸法シフト
を抑制していないので応力も従来例と比べて小さい。工
程数は従来のＬＯＣＯＳ法による素子分離と比べてシリ
コン酸化膜を堆積、エッチバック、及び半導体基板エッ
チングが増加するのみであり、従来例と比べてわずかな
工程数の増加で寸法シフトや応力を抑えることができる
という効果を奏するものである。
導体基板の素子分離予定領域の中央部にのみ溝を形成し
てから、素子分離用シリコン酸化膜を形成することによ
って寸法シフトが小さくなり、素子分離用シリコン酸化
膜形状もたる型にはならず逆狭チャネル効果が生じにく
いものである。またシリコン窒化膜等により寸法シフト
を抑制していないので応力も従来例と比べて小さい。工
程数は従来のＬＯＣＯＳ法による素子分離と比べてシリ
コン酸化膜を堆積、エッチバック、及び半導体基板エッ
チングが増加するのみであり、従来例と比べてわずかな
工程数の増加で寸法シフトや応力を抑えることができる
という効果を奏するものである。
【図１】 本発明の第１の実施例の製造方法を示す工程
断面図である。
断面図である。
【図２】 本発明の第２の実施例の製造方法を示す工程
断面図である。
断面図である。
【図３】 従来例１の工程断面図である。
【図４】 従来例２の工程断面図である。
【図５】 従来例３の工程断面図である。
１０１ シリコン基板 １０２ シリコン酸化膜 １０３ シリコン窒化膜 １０４ フォトレジストマスク １０５ シリコン酸化膜 １０６ 溝 １０７ 素子分離用シリコン酸化膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/76 21/8234 27/088 Ｈ０１Ｌ 27/08 １０２ Ｂ
Claims (2)
- 【請求項１】 半導体基板の素子分離予定領域の中央部
に溝を形成した後に局所酸化法により素子分離用酸化膜
を形成することを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板上にシリコン酸化膜、シリコ
ン窒化膜を形成し、次いで、素子分離予定領域のシリコ
ン窒化膜とシリコン酸化膜を除去し、次いで、シリコン
酸化膜を堆積、エッチバックすることによりサイドウォ
ールを形成し、このサイドウォールとシリコン窒化膜を
マスクとしてエッチングすることにより素子分離予定領
域の中央部にのみ溝を形成することを特徴とする請求項
１に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6166392A JPH0817813A (ja) | 1994-06-24 | 1994-06-24 | 半導体装置の製造方法 |
| KR1019950016998A KR100195846B1 (ko) | 1994-06-24 | 1995-06-23 | 반도체 장치의 제조 방법 |
| US08/767,713 US5972778A (en) | 1994-06-24 | 1996-12-17 | Method of fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6166392A JPH0817813A (ja) | 1994-06-24 | 1994-06-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0817813A true JPH0817813A (ja) | 1996-01-19 |
Family
ID=15830575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6166392A Pending JPH0817813A (ja) | 1994-06-24 | 1994-06-24 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5972778A (ja) |
| JP (1) | JPH0817813A (ja) |
| KR (1) | KR100195846B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09134916A (ja) * | 1995-11-10 | 1997-05-20 | Nec Corp | 素子分離絶縁膜形成方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3331910B2 (ja) * | 1997-06-20 | 2002-10-07 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6960818B1 (en) * | 1997-12-30 | 2005-11-01 | Siemens Aktiengesellschaft | Recessed shallow trench isolation structure nitride liner and method for making same |
| US6169011B1 (en) * | 1998-03-24 | 2001-01-02 | Sharp Laboratories Of America, Inc. | Trench isolation structure and method for same |
| US6114194A (en) * | 1998-11-17 | 2000-09-05 | United Microelectronics Corp. | Method for fabricating a field device transistor |
| US6610581B1 (en) * | 1999-06-01 | 2003-08-26 | Sanyo Electric Co., Ltd. | Method of forming isolation film in semiconductor device |
| US6727161B2 (en) | 2000-02-16 | 2004-04-27 | Cypress Semiconductor Corp. | Isolation technology for submicron semiconductor devices |
| US6465324B2 (en) * | 2001-03-23 | 2002-10-15 | Honeywell International Inc. | Recessed silicon oxidation for devices such as a CMOS SOI ICs |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01125845A (ja) * | 1987-11-10 | 1989-05-18 | Sharp Corp | 半導体装置の素子分離方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60125845A (ja) * | 1983-12-13 | 1985-07-05 | Mitsubishi Paper Mills Ltd | 平版印刷版 |
| JPS61174737A (ja) * | 1985-01-30 | 1986-08-06 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPS61276343A (ja) * | 1985-05-31 | 1986-12-06 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS63202934A (ja) * | 1987-02-19 | 1988-08-22 | Sanyo Electric Co Ltd | 素子分離領域の形成方法 |
| JPS63217640A (ja) * | 1987-03-06 | 1988-09-09 | Seiko Instr & Electronics Ltd | 半導体装置の素子分離形成方法 |
| JPS63253640A (ja) * | 1987-04-10 | 1988-10-20 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6467938A (en) * | 1987-09-09 | 1989-03-14 | Hitachi Ltd | Manufacture of semiconductor integrated circuit device |
| JPH02119137A (ja) * | 1988-10-27 | 1990-05-07 | Nec Corp | 半導体装置の製造方法 |
| US4965221A (en) * | 1989-03-15 | 1990-10-23 | Micron Technology, Inc. | Spacer isolation method for minimizing parasitic sidewall capacitance and creating fully recessed field oxide regions |
| JPH0458532A (ja) * | 1990-06-27 | 1992-02-25 | Sharp Corp | 半導体装置の製造方法 |
| JPH04127433A (ja) * | 1990-09-18 | 1992-04-28 | Sharp Corp | 半導体素子分離領域の形成方法 |
| KR930010987B1 (ko) * | 1990-12-22 | 1993-11-18 | 삼성전자 주식회사 | 반도체 장치의 소자분리방법 |
| US5246537A (en) * | 1992-04-30 | 1993-09-21 | Motorola, Inc. | Method of forming recessed oxide isolation |
| KR940003070A (ko) * | 1992-07-10 | 1994-02-19 | 문정환 | 반도체소자의 단위소자간 격리방법 |
-
1994
- 1994-06-24 JP JP6166392A patent/JPH0817813A/ja active Pending
-
1995
- 1995-06-23 KR KR1019950016998A patent/KR100195846B1/ko not_active IP Right Cessation
-
1996
- 1996-12-17 US US08/767,713 patent/US5972778A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01125845A (ja) * | 1987-11-10 | 1989-05-18 | Sharp Corp | 半導体装置の素子分離方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09134916A (ja) * | 1995-11-10 | 1997-05-20 | Nec Corp | 素子分離絶縁膜形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100195846B1 (ko) | 1999-06-15 |
| US5972778A (en) | 1999-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5786263A (en) | Method for forming a trench isolation structure in an integrated circuit | |
| US5387540A (en) | Method of forming trench isolation structure in an integrated circuit | |
| US6524931B1 (en) | Method for forming a trench isolation structure in an integrated circuit | |
| JP3208575B2 (ja) | 半導体装置の製法 | |
| US5966606A (en) | Method for manufacturing a MOSFET having a side-wall film formed through nitridation of the gate electrode | |
| JP2002313905A (ja) | 半導体装置の製造方法 | |
| JPH04234146A (ja) | 半導体装置のフィールド酸化膜形成方法 | |
| US6501148B2 (en) | Trench isolation for semiconductor device with lateral projections above substrate | |
| JPH0864592A (ja) | 再酸化シリコンを使用した同時的な頭部酸化物の形成方法 | |
| JPH0817813A (ja) | 半導体装置の製造方法 | |
| JP3178416B2 (ja) | 半導体装置の製造方法 | |
| JP3127893B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH10289946A (ja) | 半導体装置の製造方法 | |
| US6013560A (en) | Semiconductor processing methods of forming field oxidation regions on a semiconductor substrate | |
| JPH07111288A (ja) | 素子分離の形成方法 | |
| JP2707901B2 (ja) | 半導体装置の製造方法 | |
| JP3053009B2 (ja) | 半導体装置の製造方法 | |
| KR100207531B1 (ko) | 질소가 인-사이튜 도핑된 폴리실리콘 스페이서를 이용한 반도체장치의 소자분리방법 | |
| JP2002100670A (ja) | 半導体装置及びその製造方法 | |
| JP2995948B2 (ja) | 半導体装置の製造方法 | |
| JPS63197365A (ja) | 半導体装置の製造方法 | |
| JPH11135610A (ja) | 半導体装置の製造方法 | |
| JPH05304261A (ja) | 半導体装置の製造方法 | |
| JP2001244327A (ja) | 半導体装置の製造方法 | |
| JP3826446B2 (ja) | 半導体装置の製造方法 |