JPH04234146A - 半導体装置のフィールド酸化膜形成方法 - Google Patents

半導体装置のフィールド酸化膜形成方法

Info

Publication number
JPH04234146A
JPH04234146A JP3076985A JP7698591A JPH04234146A JP H04234146 A JPH04234146 A JP H04234146A JP 3076985 A JP3076985 A JP 3076985A JP 7698591 A JP7698591 A JP 7698591A JP H04234146 A JPH04234146 A JP H04234146A
Authority
JP
Japan
Prior art keywords
oxide film
film
field
forming
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3076985A
Other languages
English (en)
Other versions
JP2812811B2 (ja
Inventor
Weon-Sik Paek
白　元植
Taek-Yong Jang
張　澤龍
Weon-Taek Choi
雀　源澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH04234146A publication Critical patent/JPH04234146A/ja
Application granted granted Critical
Publication of JP2812811B2 publication Critical patent/JP2812811B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の素子分離
方法に係り、特にＬＯＣＯＳ方式の側方向拡張が防止で
き、ステップカバーリッジ（ｓｔｅｐ　ｃｏｖｅｒａｇ
ｅ　）を改善しうるフィールド酸化膜形成方法に関する
ものである。
【０００２】
【従来の技術】半導体装置の高集積化の趨勢につれ、最
新微細化技術の一つである素子分離技術の研究開発が活
発になされている。すなわち、半導体装置のチップパタ
ーン全体を比例縮小していく過程においては、チップの
多くの部分を占めている素子分離領域の比例縮小が不可
避である。素子分離技術として従来は一般的に選択酸化
法（ＬＯＣＯＳ；ＬＯＣａｌ　Ｏｘｉｄａｔｉｏｎ　ｏ
ｆ　　Ｓｉｌｉｃｏｎ）を使ってきた。
【０００３】このような従来のＬＯＣＯＳ方法のフィー
ルド酸化膜形成工程を図１（Ａ）から図１（Ｄ）を参照
して説明すれば、図１（Ａ）でシリコン基板１上にパッ
ド酸化膜２を形成し、その上に非酸化性シリコン窒化膜
３を形成する。次に、図１（Ｂ）のようにフォトレジス
ト４を窒化膜３の上に塗布し、シリコン基板１の導電型
と同一の導電型の不純物をイオン注入してチャネルスト
ッパ領域７を形成する。次に、図１（Ｃ）のようにフォ
トレジスト４を除去した後、酸化工程を通じてフィール
ド酸化膜５を形成し素子分離領域とする。次いで窒化膜
３およびパッド酸化膜２を除去することによって、図１
（Ｄ）に図示したような素子形成領域が形成される。こ
の方法の特徴は自己整合的に素子分離領域にチャネルス
トップ層を形成するために不純物をドープすることで、
通常１μｍデザインルールを有する半導体装置の量産技
術として使われている。
【０００４】しかし、この方法の一番大きな問題点は選
択酸化の時バーズビーク（ｂｉｒｄ’ｓｂｅａｋ）とい
うフィールド酸化層領域が分離領域から素子形成領域に
拡張され分離領域の寸法を拡大させることである。この
バーズビーク領域の低減はフィールド酸化層を薄膜化す
ることにより可能になるが、その薄膜化にも限界がある
のでサブミクロン領域での微細化に支障を招く。したが
って、最近ではバーズビーク領域のない素子分離に関す
る研究が活発に進行しつつある。そのアプローチの流れ
の一つが選択酸化膜の改良であり、代表的なものとして
はＳＷＡＭＩ（Ｓｉｄｅ　ＷＡｌｌ　Ｍａｓｋｅｄ　Ｉ
ｓｏｌａｔｉｏｎ）およびＳＥＰＯＸ（ＳＥｌｅｃｔｉ
ｖｅ　　　Ｐｏｌｙｓｉｌｉｃｏｎ　ＯＸｉｄａｔｉｏ
ｎ　）が挙げられる。もう一つのアプローチは溝を形成
し絶縁物を埋め込める方法であり、代表的なものとして
はＢＯＸ（ＢｕｒｉｅｄＯＸｉｄｅＩｓｏｌａｔｉｏｎ
　）が挙げられる。
【０００５】図２（Ａ）ないし図２（Ｄ）はＳＷＡＭＩ
方法で製作したフィールド酸化膜形成方法を示した工程
順序図である。図２（Ａ）を参照すれば、シリコン基板
１０の上に第１パッド酸化膜１１およびＳｉ３　Ｎ４　
の第１窒化膜１２を形成した後、第１窒化膜１２および
第１パッド酸化膜１１を選択的にエッチングし、引き続
き露出されたシリコン基板１０を所定の深さで蝕刻する
。次に、シリコン基板１０の導電型と同一の導電型の不
純物を、残された窒化膜１２をマスクとして用いて露出
されたシリコン基板１０にイオン注入してチャネルスト
ップ領域１３を形成する。引き続き、図２（Ｂ）に示さ
れたように露出されたシリコン基板１０上に薄膜の第２
パッド酸化膜１４を成長し、結果物の全表面に第２窒化
膜１５を沈積した後、酸化膜１６を厚く沈積する。次に
第１窒化膜１２が露出されるように酸化膜１６および第
２窒化膜１５を異方性エッチングして図２（Ｃ）に示し
たようにスぺーサ１７を形成する。引き続き、図２（Ｄ
）に示されたようにフィールド領域を酸化させて厚いフ
ィールド酸化膜１８を形成する。
【０００６】しかし、上述したＳＷＡＭＩ方法はフィー
ルド酸化膜１８のバーズビークの生成を防止するための
スぺーサ１７の製造工程が複雑でシリコン基板を蝕刻す
るので、蝕刻によりシリコン基板内の欠陥が生じるおそ
れもあり、スぺーサの形成前にチャネルストップ領域形
成のための不純物をドープするのでチャネルストップ領
域のエッジ部分が素子形成領域に拡張され素子の降伏電
圧を低下させる短所があった。したがって、チャネルス
トップの不純物濃度を高濃度にすることができなかった
。
【０００７】図３（Ａ）ないし図３（Ｅ）は従来のＳＥ
ＰＯＸ方法で製作したフィールド酸化膜形成方法を示し
た工程順序図である。図３（Ａ）を参照すれば、シリコ
ン半導体基板２０上に熱酸化膜形成工程でパッド酸化膜
２１を成長させ、このパッド酸化膜２１の上にポリシリ
コン膜２２および窒化膜２３を順次に形成する。次いで
図３（Ｂ）を参照すれば、フォトレジスト膜２４をマス
クとして用いて反応性イオンエッチング（Ｒｅａｃｔｉ
ｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）方法により窒化膜２３
を蝕刻してパターンを形成した後、ポリシリコン膜２２
を通じて基板と同一の導電型の不純物をイオン注入する
。次に、図３（Ｃ）を参照すれば、フォトレジスト２４
を除去し露出されたポリシリコン膜２２を熱酸化させて
フィールド酸化膜２６を形成させる。図３（Ｄ）を参照
すれば、窒化膜２３を除去した後酸化されていないポリ
シリコン膜２２を反応性イオンエッチング（Ｒｅａｃｔ
ｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）方法で蝕刻する。図
３（Ｅ）を参照すれば、図３（Ｄ）工程でフィールドの
端部分に残されているポリシリコンを酸化することによ
って、フィールド膜の端部分を平滑化する。
【０００８】しかし、上述したＳＥＰＯＸ方法はシリコ
ン基板状にポリシリコン膜を形成し、このポリシリコン
膜を熱酸化させてフィールド酸化膜を形成するので、ス
テップカバーリッジが低下される短所を有しており、チ
ャネルストップ層が素子形成領域とセルフアラインされ
るように形成されるので、ＳＷＡＭＩ方法と同様、素子
の降伏電圧を低下させる短所があって、チャネルストッ
プ層の不純物濃度を高濃度にすることができなかった。 これにより、パンチスルー（ｐｕｎｃｈ　ｔｈｒｏｕｇ
ｈ　）などの問題が指摘されている。
【０００９】
【発明が解決しようとする課題】本発明の目的は、前述
した問題点を解決するためのものであって、高集積半導
体装置の製造工程時フィールド酸化膜のエッジ部分での
ストレスを著しく減少させるだけではなく、バーズビー
クの浸透を減少させてアクティブ領域の縮小を防止しう
る半導体装置のフィールド酸化膜形成方法を提供するこ
とである。本発明の他の目的は、ステップカバーリッジ
を改善させうる半導体装置のフィールド酸化膜形成方法
を提供することである。また、本発明のもう１つの目的
は、チャネルストップ層の不純物濃度を高濃度にさせう
る半導体装置のフィールド酸化膜形成方法を提供するこ
とである。
【００１０】
【課題を解決するための手段】前述した目的を達成する
ために本発明は半導体基板上にパッド酸化膜を熱的成長
させこのパッド酸化膜の上に窒化膜を沈積させる工程と
、前記沈積工程以後、素子形成領域を限定するためにフ
ィールド領域の窒化膜を除去する工程と、前記フィール
ド領域の窒化膜除去以後、残された窒化膜の側壁にスぺ
ーサを形成する工程と、前記スぺーサ形成工程以後、前
記スぺーサをマスクとして用いてフィールド領域に不純
物をドープする工程と、前記不純物ドープ工程以後前記
フィールド領域内に露出された部分を熱酸化させてフィ
ールド酸化膜を成長させる工程と、前記残された窒化膜
を除去しエッチバック工程により前記フィールド酸化膜
の段差を減少させる工程とを具備してなることを特徴と
する。
【００１１】
【作用】本発明は、上述したフィールド酸化膜形成方法
において、パッド酸化膜上にポリシリコン膜を形成し、
このポリシリコン膜を熱酸化させフィールド酸化膜を形
成することもできる。したがって、シリコン基板を直接
熱酸化させる方式に比べ、ポリシリコン層を熱酸化させ
ることによってバーズビークの生成をより効率的に抑え
られる。
【００１２】
【実施例】以下、本発明を添付した図面を参照して詳細
に説明する。図４（Ａ）〜（Ｅ）および図５（Ｆ）〜（
Ｉ）は本発明によるフィールド酸化膜形成方法の第１実
施例を示す工程順序図である。
【００１３】図４（Ａ）はパッド酸化膜３１、ポリシリ
コン膜３２および窒化膜３３の形成工程を図示したもの
で、シリコン基板３０上に通常の熱的酸化膜形成工程で
８０Å〜１０００Å程度のパッド酸化膜を成長させ、こ
のパッド酸化膜３１上にポリシリコン膜３２と１０００
Å〜４０００Å程度の窒化膜３３を通常のＣＶＤ方法で
形成する。図４（Ｂ）は開口部の形成工程を図示したも
ので、素子間の分離のための領域を限定するために写真
蝕刻方法により窒化膜３３を選択的にエッチングしてア
クティブ領域上の窒化膜を残す。図４（Ｃ）はスぺーサ
３４の形成工程を図示したもので、図４（Ｂ）工程後ポ
リシリコン膜を通常のＣＶＤ方法で全表面に沈積した後
、乾式蝕刻法でポリシリコン膜を異方性蝕刻して、残さ
れた窒化膜３３の側壁にスぺーサ３４を形成する。この
スぺーサ３４の大きさは窒化膜の厚さで調節できる。 図４（Ｄ）はチャネルストップ領域３５の形成工程を図
示したもので、スぺーサ３４をマスクとして用いて基板
と同一の形態の不純物をイオン注入してチャネルストッ
プ領域３５を形成する。
【００１４】このようにスぺーサ３４を形成させた後、
フィールドイオン注入を実施すれば、フィールド領域の
エッジ部分のドーピング濃度はフィールド領域の中央部
分のドーピング濃度より低くなるので降伏電圧とスレシ
ョルド電圧が高められる。また、高濃度のドーズ（ｄｏ
ｓｅ）でイオン注入しうるのでパンチスルー防止効果が
高められる。
【００１５】図４（Ｅ）はフィールド酸化膜３６の形成
工程を図示したもので、スぺーサ３４の間の露出された
部分３０を酸化させ厚いフィールド酸化膜３６を形成す
る。この際、多結晶シリコンよりなるスぺーサ３４が酸
化される間、フィールド領域のエッジ部分でバーズビー
クがほとんど生じないだけでなく、窒化膜によるエッジ
部分のストレスも大幅に減少される。
【００１６】図５（Ｆ）は絶縁膜３７の形成工程を図示
したもので、図４（Ｅ）工程後全表面に絶縁膜３７を沈
積させる。図５（Ｇ）はエッチバック工程を図示したも
ので、絶縁膜３７を反応性イオンエッチングＲＩＥ方式
で異方性蝕刻を進めてフィールド酸化膜３６の上部まで
平坦に蝕刻する。図５（Ｈ）は図５（Ｇ）工程後に窒化
膜３３およびポリシリコン膜３２を順次に除去した工程
を図示したものである。次に、フィールド酸化膜３６を
エッチバック工程を通じてもう少し蝕刻すれば、図５（
Ｉ）に図示したように極めてよい平坦な素子分離パター
ンが得られる。
【００１７】図６（Ａ）〜（Ｅ）および図７（Ｆ）〜（
Ｉ）は本発明によるフィールド酸化膜形成方法の第２実
施例の工程順序図を示す。図６（Ａ）はパッド酸化膜３
１および窒化膜３３の形成工程を図示したもので、シリ
コン基板３０上に通常の熱的酸化膜形成工程で８０Å〜
１０００Å程度のパッド酸化膜３１を成長させ、このパ
ッド酸化膜３１の上に１０００Å〜４０００Å程度の窒
化膜３３を通常のＣＶＤ方法で順次に沈積して形成する
。図６（Ｂ）〜（Ｅ）および図７（Ｆ）、（Ｇ）の工程
は図４（Ｂ）〜（Ｅ）および図５（Ｆ）、（Ｇ）の工程
と同一である。図７（Ｈ）は図７（Ｇ）工程後に窒化膜
３３を除去した工程を図示したものである。図７（Ｉ）
の工程は図５（Ｉ）の工程と同一である。
【００１８】
【発明の効果】以上説明したように本発明のフィールド
酸化膜形成方法によれば、スぺーサを窒化膜側壁に形成
させた後、フィールド領域を酸化させるのでフィールド
領域エッジ部分でバーズビークの大きさを減少させうる
だけではなく、膜質の緻密な窒化膜に比べて多孔性のポ
リシコンスぺーサによりフィールド酸化膜のエッジ部分
が接するようになるので、フィールド酸化膜のエッジ部
分のストレスも著しく減少させることができる。また、
スぺーサ形成直後にこのスぺーサをマスクとして用いて
フィールドイオン注入を実施することによって降伏電圧
の低下が防止でき、高濃度のドーズでフィールドイオン
注入できるので、パンチスルー防止に大幅に寄与でき、
かつスレショルド電圧も高められるという利点がある。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｄ）は従来のＬＯＣＯＳ方法を説明
するための工程順序図である。
【図２】（Ａ）〜（Ｄ）は従来のＳＷＡＭＩ方法を説明
するための工程順序図である。
【図３】（Ａ）〜（Ｅ）は従来のＳＥＰＯＸ方法を説明
するための工程順序図である。
【図４】（Ａ）〜（Ｅ）は本発明によるフィールド酸化
膜形成工程の第１実施例を示した工程順序図である。
【図５】（Ｆ）〜（Ｉ）は本発明によるフィールド酸化
膜形成工程の第１実施例を示した工程順序図である。
【図６】（Ａ）〜（Ｅ）は本発明によるフィールド酸化
膜形成工程の第２実施例を示した工程順序図である。
【図７】（Ｆ）〜（Ｉ）は本発明によるフィールド酸化
膜形成工程の第２実施例を示した工程順序図である。
【符号の説明】
１、１０、２０、３０　　　　　　　　　　　　　　シ
リコン基板２、１１、１４、１６、２１、３１　　パッ
ド酸化膜２２、３２　　　　　　　　　　　　　　　　
　　　　　　　　ポリシリコン膜３、１２、１５、２３
、３３　　　　　　　　窒化膜１７、３４　　　　　　
　　　　　　　　　　　　　　　　　　スぺーサ７、１
３、２５、３５　　　　　　　　　　　　　　チャネル
ストップ領域

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上にパッド酸化膜を熱的成長さ
    せこのパッド酸化膜の上に窒化膜を沈積させる工程と、
    前記沈積工程以後、素子形成領域とフィールド領域を限
    定するためにフィールド領域の窒化膜を除去する工程と
    、前記フィールド領域の窒化膜除去以後、残された窒化
    膜の側壁にスぺーサを形成する工程と、前記スぺーサ形
    成工程以後、前記スぺーサをマスクとして用いてフィー
    ルド領域に不純物をドープする工程と、前記不純物ドー
    プ工程以後、前記フィールド領域内に露出された部分を
    熱酸化させてフィールド酸化膜を成長させる工程と、前
    記残された窒化膜を除去しエッチバック工程により前記
    フィールド酸化膜の段差を減少させる工程とを具備して
    なることを特徴とする半導体装置のフィールド膜形成方
    法。
  2. 【請求項２】半導体基板上にパッド酸化膜を熱的成長さ
    せこのパッド酸化膜の上に窒化膜を沈積させる工程と、
    前記沈積工程以後、素子形成領域とフィールド領域を限
    定するためにフィールド領域の窒化膜を除去する工程と
    、前記フィールド領域の窒化膜除去以後、残された窒化
    膜の側壁にスぺーサを形成する工程と、前記スぺーサ形
    成工程以後、前記スぺーサをマスクとして用いてフィー
    ルド領域に不純物をドープする工程と、前記不純物ドー
    プ工程以後、前記フィールド領域内に露出された基板を
    熱酸化させてフィールド酸化膜を成長させる工程と、前
    記フィールド酸化膜成長工程以後、結果物の全表面に絶
    縁膜を沈積させる工程と、前記絶縁膜沈積工程以後、前
    記絶縁膜の異方性触刻を進めて前記フィールド酸化膜の
    上部を平坦化させるエッチバック工程と、前記エッチバ
    ック工程以後、前記残された窒化膜を除去して結果物の
    全表面に異方性蝕刻を進めて前記フィールド酸化膜の段
    差を減少させる工程とを具備してなることを特徴とする
    半導体装置のフィールド酸化膜形成方法。
  3. 【請求項３】前記スぺーサはポリシリコンより形成する
    ことを特徴とする請求項２に記載の半導体装置のフィー
    ルド酸化膜形成方法。
  4. 【請求項４】前記スぺーサの大きさは前記窒化膜の厚さ
    で調節することを特徴とする請求項２に記載の半導体装
    置のフィールド酸化膜形成方法。
  5. 【請求項５】前記窒化膜の厚さは１０００Å〜４０００
    Åよりなることを特徴とする請求項４に記載の半導体装
    置のフィールド酸化膜形成方法。
  6. 【請求項６】半導体基板状にパッド酸化膜を熱的成長さ
    せこのパッド酸化膜の上にポリシリコン膜および窒化膜
    を順次に沈積させる工程と、前記沈積工程以後、素子形
    成領域とフィールド領域を限定するためにフィールド領
    域の窒化膜を除去する工程と、前記フィールド領域の窒
    化膜除去以後、残された窒化膜の側壁にスぺーサを形成
    する工程と、前記スぺーサ形成工程以後、前記スぺーサ
    をマスクとして用いてフィールド領域に不純物をドープ
    する工程と前記不純物ドープ工程以後、前記フィールド
    領域内に露出された部分を熱酸化させてフィールド酸化
    膜を成長させる工程と、前記残された窒化膜およびポリ
    シリコン膜を除去しエッチバック工程により前記フィー
    ルド酸化膜の段差を減少させる工程とを具備してなるこ
    とを特徴とする半導体装置のフィールド酸化膜形成方法
    。
  7. 【請求項７】半導体基板の上にパッド酸化膜を熱的成長
    させこのパッド酸化膜の上にポリシリコン膜および窒化
    膜を順次に沈積させる工程と、前記沈積工程以後、素子
    形成領域とフィールド領域を限定するためにフィールド
    領域の窒化膜を除去する工程と、前記フィールド領域の
    窒化膜除去以後、残された窒化膜の側壁にスぺーサを形
    成する工程と、前記スぺーサ形成工程以後、前記スぺー
    サをマスクとして用いてフィールド領域に不純物をドー
    プする工程と、前記不純物ドープ工程以後、前記フィー
    ルド領域内に露出された部分を熱酸化させてフィールド
    酸化膜を成長させる工程と、前記フィールド酸化膜成長
    工程以後、結果物の全表面に絶縁膜を沈積させる工程と
    、前記絶縁膜沈積工程以後、前記絶縁膜の異方性蝕刻を
    進めて前記フィールド酸化膜の上部を平坦化させるエッ
    チバック工程と、前記エッチバック工程以後、前記残さ
    れた窒化膜およびポリシリコン膜を除去し結果物の全表
    面に異方性蝕刻を進めて前記フィールド酸化膜の段差を
    減少させる工程とを具備してなることを特徴とする半導
    体装置のフィールド酸化膜形成方法。
  8. 【請求項８】前記スぺーサはポリシリコンより形成する
    ことを特徴とする請求項７に記載の半導体装置のフィー
    ルド酸化膜形成方法。
  9. 【請求項９】前記スぺーサの大きさは前記窒化膜の厚さ
    で調節することを特徴とする請求項７に記載の半導体装
    置のフィールド酸化膜形成方法。
  10. 【請求項１０】前記窒化膜の厚さは１０００Å〜４００
    ０Åよりなることを特徴とする請求項９に記載の半導体
    装置のフィールド酸化膜形成方法。
JP3076985A 1990-11-17 1991-03-15 半導体装置のフィールド酸化膜形成方法 Expired - Fee Related JP2812811B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1990P18656 1990-11-17
KR1019900018656A KR930011458B1 (ko) 1990-11-17 1990-11-17 반도체장치의 필드산화막 형성방법

Publications (2)

Publication Number Publication Date
JPH04234146A true JPH04234146A (ja) 1992-08-21
JP2812811B2 JP2812811B2 (ja) 1998-10-22

Family

ID=19306174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3076985A Expired - Fee Related JP2812811B2 (ja) 1990-11-17 1991-03-15 半導体装置のフィールド酸化膜形成方法

Country Status (7)

Country Link
US (1) US5472905A (ja)
JP (1) JP2812811B2 (ja)
KR (1) KR930011458B1 (ja)
DE (1) DE4109184C2 (ja)
FR (1) FR2669467B1 (ja)
GB (1) GB2249867B (ja)
IT (1) IT1245795B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318687A (ja) * 1992-12-16 1994-11-15 Internatl Business Mach Corp <Ibm> Ｓｏｉウェーハの形成方法
US6153493A (en) * 1998-01-28 2000-11-28 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5670412A (en) * 1995-07-25 1997-09-23 Micron Technology, Inc. Semiconductor processing methods of forming field oxidation regions on a semiconductor substrate
US5882985A (en) * 1995-10-10 1999-03-16 Advanced Micro Devices, Inc. Reduction of field oxide step height during semiconductor fabrication
KR100366612B1 (ko) * 1995-11-20 2003-03-03 삼성전자 주식회사 평탄화된필드절연막을갖는반도체장치의제조방법
US5780353A (en) * 1996-03-28 1998-07-14 Advanced Micro Devices, Inc. Method of doping trench sidewalls before trench etching
US5646063A (en) * 1996-03-28 1997-07-08 Advanced Micro Devices, Inc. Hybrid of local oxidation of silicon isolation and trench isolation for a semiconductor device
US6097072A (en) * 1996-03-28 2000-08-01 Advanced Micro Devices Trench isolation with suppressed parasitic edge transistors
US5861104A (en) * 1996-03-28 1999-01-19 Advanced Micro Devices Trench isolation with rounded top and bottom corners and edges
US5904543A (en) * 1996-03-28 1999-05-18 Advanced Micro Devices, Inc Method for formation of offset trench isolation by the use of disposable spacer and trench oxidation
US5742090A (en) * 1996-04-04 1998-04-21 Advanced Micro Devices, Inc. Narrow width trenches for field isolation in integrated circuits
US5777370A (en) 1996-06-12 1998-07-07 Advanced Micro Devices, Inc. Trench isolation of field effect transistors
US5874317A (en) * 1996-06-12 1999-02-23 Advanced Micro Devices, Inc. Trench isolation for integrated circuits
US5652177A (en) * 1996-08-22 1997-07-29 Chartered Semiconductor Manufacturing Pte Ltd Method for fabricating a planar field oxide region
US5728614A (en) * 1996-09-25 1998-03-17 Vanguard International Semiconductor Corporation Method to improve the topography of a field oxide region
US6087239A (en) 1996-11-22 2000-07-11 Micron Technology, Inc. Disposable spacer and method of forming and using same
US5851901A (en) * 1997-04-11 1998-12-22 Advanced Micro Devices Method of manufacturing an isolation region of a semiconductor device with advanced planarization
US6184105B1 (en) 1997-05-22 2001-02-06 Advanced Micro Devices Method for post transistor isolation
US5880006A (en) * 1998-05-22 1999-03-09 Vlsi Technology, Inc. Method for fabrication of a semiconductor device
US6727161B2 (en) 2000-02-16 2004-04-27 Cypress Semiconductor Corp. Isolation technology for submicron semiconductor devices
US7230745B1 (en) * 2002-04-08 2007-06-12 Captaris, Inc. Document transmission and routing with recipient control, such as facsimile document transmission and routing
US20230319159A1 (en) * 2005-10-31 2023-10-05 Treber Rebert Queue processor for document servers
US20070177195A1 (en) * 2005-10-31 2007-08-02 Treber Rebert Queue processor for document servers
US7653185B2 (en) * 2005-10-31 2010-01-26 Open Text Corporation Universal document transport
CA2659607C (en) 2006-08-02 2017-12-05 Captaris, Inc. Configurable document server

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710246A (en) * 1980-03-06 1982-01-19 Toshiba Corp Manufacture of semiconductor device
JPS58147041A (ja) * 1982-02-24 1983-09-01 Fujitsu Ltd 半導体装置の製造方法
JPS6050939A (ja) * 1983-08-30 1985-03-22 Toshiba Corp 半導体装置の製造方法
JPS63288043A (ja) * 1986-12-17 1988-11-25 サムスン　エレクトロニクス　カンパニー　リミテッド 側面隔離素子の分離方法
JPH01282839A (ja) * 1988-05-09 1989-11-14 Nec Corp 素子分離の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5735341A (en) * 1980-08-12 1982-02-25 Toshiba Corp Method of seperating elements of semiconductor device
US4631219A (en) * 1985-01-31 1986-12-23 International Business Machines Corporation Growth of bird's beak free semi-rox
JPS62232143A (ja) * 1986-04-01 1987-10-12 Toshiba Corp 半導体装置の製造方法
EP0284456B1 (en) * 1987-02-24 1991-09-25 STMicroelectronics, Inc. Pad oxide protect sealed interface isolation process
JPS63302536A (ja) * 1987-06-02 1988-12-09 Sanyo Electric Co Ltd 素子分離領域の形成方法
JPH0198246A (ja) * 1987-10-12 1989-04-17 Sony Corp 半導体装置の製造方法
JPH01256147A (ja) * 1988-04-05 1989-10-12 Sharp Corp 半導体装置の製造方法
JPH088298B2 (ja) * 1988-10-04 1996-01-29 沖電気工業株式会社 半導体素子の製造方法
JPH02117150A (ja) * 1988-10-27 1990-05-01 Nec Corp 半導体装置の製造方法
US4897364A (en) * 1989-02-27 1990-01-30 Motorola, Inc. Method for locos isolation using a framed oxidation mask and a polysilicon buffer layer
US4965221A (en) * 1989-03-15 1990-10-23 Micron Technology, Inc. Spacer isolation method for minimizing parasitic sidewall capacitance and creating fully recessed field oxide regions

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710246A (en) * 1980-03-06 1982-01-19 Toshiba Corp Manufacture of semiconductor device
JPS58147041A (ja) * 1982-02-24 1983-09-01 Fujitsu Ltd 半導体装置の製造方法
JPS6050939A (ja) * 1983-08-30 1985-03-22 Toshiba Corp 半導体装置の製造方法
JPS63288043A (ja) * 1986-12-17 1988-11-25 サムスン　エレクトロニクス　カンパニー　リミテッド 側面隔離素子の分離方法
JPH01282839A (ja) * 1988-05-09 1989-11-14 Nec Corp 素子分離の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318687A (ja) * 1992-12-16 1994-11-15 Internatl Business Mach Corp <Ibm> Ｓｏｉウェーハの形成方法
US6153493A (en) * 1998-01-28 2000-11-28 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
ITMI910735A1 (it) 1992-09-19
FR2669467B1 (fr) 1997-07-04
KR930011458B1 (ko) 1993-12-08
ITMI910735A0 (it) 1991-03-19
JP2812811B2 (ja) 1998-10-22
GB2249867B (en) 1995-04-05
GB9105923D0 (en) 1991-05-08
GB2249867A (en) 1992-05-20
DE4109184A1 (de) 1992-05-21
FR2669467A1 (fr) 1992-05-22
DE4109184C2 (de) 1995-12-21
KR920010829A (ko) 1992-06-27
US5472905A (en) 1995-12-05
IT1245795B (it) 1994-10-18

Similar Documents

Publication Publication Date Title
JPH04234146A (ja) 半導体装置のフィールド酸化膜形成方法
US6174785B1 (en) Method of forming trench isolation region for semiconductor device
US4965221A (en) Spacer isolation method for minimizing parasitic sidewall capacitance and creating fully recessed field oxide regions
US4897364A (en) Method for locos isolation using a framed oxidation mask and a polysilicon buffer layer
JP2554831B2 (ja) 基板分離トレンチを形成するための半導体処理方法
EP0407047B9 (en) Method of planarization of topologies in integrated circuit structures
KR960011861B1 (ko) 반도체장치의 소자 분리 방법
JPH05144806A (ja) 陥凹式かつ側壁シール式ポリバツフア形ロコス分離帯を有する半導体デバイスおよびその製造方法
JP2720793B2 (ja) 半導体装置の製造方法
US5629230A (en) Semiconductor processing method of forming field oxide regions on a semiconductor substrate utilizing a laterally outward projecting foot portion
US5915191A (en) Method for fabricating a semiconductor device with improved device integration and field-region insulation
JPH1074828A (ja) 集積回路における改良した分離構成体の製造方法
US5733813A (en) Method for forming planarized field isolation regions
US5972777A (en) Method of forming isolation by nitrogen implant to reduce bird&#39;s beak
KR0161430B1 (ko) 스페이서를 이용한 트렌치 형성방법
JPH11145273A (ja) 半導体装置の製造方法
US5252511A (en) Isolation method in a semiconductor device
JP3933746B2 (ja) 半導体装置の素子分離方法
JPH05102292A (ja) アイソプレーナ分離型活性領域の製造方法
JPH0817813A (ja) 半導体装置の製造方法
US5763316A (en) Substrate isolation process to minimize junction leakage
KR100204023B1 (ko) 반도체 장치의 소자분리막 형성방법
KR100190070B1 (ko) 반도체장치의 소자분리 방법
US6258694B1 (en) Fabrication method of a device isolation structure
KR100290901B1 (ko) 반도체소자의격리막형성방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080807

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080807

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090807

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100807

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees