JP3933746B2 - 半導体装置の素子分離方法 - Google Patents
半導体装置の素子分離方法 Download PDFInfo
- Publication number
- JP3933746B2 JP3933746B2 JP10475697A JP10475697A JP3933746B2 JP 3933746 B2 JP3933746 B2 JP 3933746B2 JP 10475697 A JP10475697 A JP 10475697A JP 10475697 A JP10475697 A JP 10475697A JP 3933746 B2 JP3933746 B2 JP 3933746B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- pad oxide
- oxidation
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 81
- 238000002955 isolation Methods 0.000 title claims description 59
- 239000010408 film Substances 0.000 claims description 232
- 125000006850 spacer group Chemical group 0.000 claims description 81
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 65
- 229920005591 polysilicon Polymers 0.000 claims description 65
- 150000004767 nitrides Chemical class 0.000 claims description 58
- 239000000758 substrate Substances 0.000 claims description 51
- 239000010409 thin film Substances 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 31
- 230000003647 oxidation Effects 0.000 claims description 31
- 238000007254 oxidation reaction Methods 0.000 claims description 31
- 230000003064 anti-oxidating effect Effects 0.000 claims description 26
- 239000003963 antioxidant agent Substances 0.000 claims description 20
- 230000003078 antioxidant effect Effects 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 230000008569 process Effects 0.000 description 19
- 241000293849 Cordylanthus Species 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000000151 deposition Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係り、特にシリコンスペーサと酸化防止用薄膜を用いてバーズビークの発生を抑制した半導体装置及び該半導体装置を製造するための素子分離方法に関する。
【０００２】
【従来の技術】
半導体素子の集積度を高めるためには、個々の素子の大きさを縮小する必要があり、これと共に隣接した素子等を電気的に分離する素子分離領域の幅と面積を小さくすることも非常に重要である。さらに、素子分離領域の形成工程は、半導体装置の製造における初期工程であり、活性領域の大きさ及び後工程の工程マージンを左右するので、素子分離絶縁膜を平坦化し得る技術が要求されている。従って、集積回路（ＩＣ）の登場から現在に至るまで様々な素子分離方法等が提案されて来た。
【０００３】
半導体素子の製造における素子間分離を成す方法は、選択的酸化による素子分離方法（LOCal Oxidation of Silicon、以下LOCOSという）とトレンチを用いる方法とに大別される。
【０００４】
一般的に半導体素子の製造に広く用いられるＬＯＣＯＳ法は、工程が簡単であるという利点はあるが、２５６ＭのＤＲＡＭ級以上のように高集積化された素子においては、素子分離領域の幅が減少に伴って、酸化時に発生するバーズビークによるパンチスルーや素子分離膜の厚さの減少による影響が顕著となって、多くの研究にも拘らずその限界点に至っている。
【０００５】
上記のＬＯＣＯＳ法の問題点を解決するために提案されたトレンチを用いた素子分離方法は、素子分離酸化膜の形成においてＬＯＣＯＳ法のように熱酸化工程を採用しないため、熱酸化工程に起因して誘発される問題点等をある程度減らし得る。また、半導体基板にトレンチを形成してその内部を酸化膜等の絶縁物質で充填することにより、同一の素子分離幅であっても効果的な素子分離深さを有するため、ＬＯＣＯＳ法よりも小さい素子分離領域を形成し得る。しかし、製造工程が複雑で製造コストが高いという問題がある。
【０００６】
一方、 ＬＯＣＯＳ法を使用しながらバーズビークの発生を抑制しうる方法が、１９９４年のＩＤＥＭ pp．679-682において、“A Highly Practical Modified LOCOS Isolarion Technology for the 256Mbit DRAM”として開示された。この方法を図１Ａ乃至図１Ｄに基づき詳しく説明する。
【０００７】
図１Ａに示す工程では、半導体基板１０上にストレス緩衝用のパッド酸化膜１５と酸化防止用の窒化膜２０を順に形成した後に、写真蝕刻工程により非活性領域に形成された窒化膜２０を除去することにより、該非活性領域のパッド酸化膜１５を露出させる。
【０００８】
図１Ｂに示す工程では、先ず、露出したパッド酸化膜１５を除去して半導体基板１０を所定深さに蝕刻してリセスさせた後に、熱酸化工程により、素子分離膜が形成される領域の半導体基板１０上に薄い熱酸化膜２５を形成する。次いで、結果物の全面にポリシリコンを蒸着した後に、これを異方性蝕刻して窒化膜２０の側壁にポリシリコンスペーサ３０を形成する。
【０００９】
図１Ｃに示す工程では、スペーサ３０の形成された結果物に対して高温熱酸化工程を行って半導体基板１０の非活性領域にフィールド酸化膜３５を形成する。
【００１０】
図１Ｄに示す工程では、窒化膜２０及びパッド酸化膜１５を除去し、犠牲酸化膜（図示せず）を成長させた後に、フィールド酸化膜３５を平坦化することにより最終的な素子分離膜３５’を形成する。
【００１１】
上記のスペーサ３０を形成する物質としてポリシリコン以外に窒化膜を使用し得るが、ポリシリコンを使用すれば活性領域と素子分離領域間の段差を緩和することでき、窒化膜を使用する場合に比べて漏れ電流を減少させ得る利点がある。
【００１２】
しかし、従来の方法は、ポリシリコンスペーサの厚さに応じてバーズビークの大きさが敏感に変わる問題点がある。また、半導体素子の高集積化により素子間分離領域の幅が狭くなり、これに伴ってスペーサの厚さも薄くする必要があるが、スペーサの厚さが薄くなるほどバーズビークが大きく成長するという問題点がある。
【００１３】
【発明が解決しょうとする課題】
本発明は、例えば二重のスペーサを用いてバーズビークの発生を効果的に抑制することを目的とする。
【００１４】
【課題を解決するための手段】
本発明に係る半導体装置の素子分離方法は、（ａ）半導体基板にパッド酸化膜を形成する段階と、（ｂ）前記パッド酸化膜上に非活性領域のパッド酸化膜を露出させる酸化防止膜パターンを形成する段階と、（ｃ）前記酸化防止膜パターンの側壁にシリコン膜よりなるスペーサを形成する段階と、（ｄ）前記スペーサが形成された結果物の全面に酸化防止用薄膜を形成する段階と、（ｅ）前記酸化防止用薄膜が形成された結果物を酸化させ素子分離膜を形成する段階と、（ｆ）前記酸化防止膜パターン及びパッド酸化膜を除去する段階とを含むことを特徴とする。
【００１５】
前記（ｂ）段階と（ｃ）段階との間に、（ｇ）前記露出されたパッド酸化膜を除去して半導体基板を露出させる段階と、（ｈ）前記露出された半導体基板の表面に酸化膜を形成する段階とを追加することが望ましい。そして、前記（ｇ）段階と（ｈ）段階との間に、前記パッド酸化膜の側面を一部蝕刻してアンダーカットを形成する段階を追加することが望ましい。
【００１６】
前記スペーサは、単結晶シリコン、ポリシリコン及び非晶質シリコンよりなるグループから選ばれた何れか１つで形成することが望ましい。
【００１７】
前記スペーサ上に蒸着される酸化防止用薄膜の厚さを前記パッド酸化膜上に蒸着される薄膜より厚く形成することが望ましい。そして、前記酸化防止用薄膜は窒化膜として、ロードロックシステムを備えた装置を使用して形成することが望ましい。
【００１８】
本発明に係る他の半導体装置の素子分離方法は、半導体基板に第１パッド酸化膜を形成する段階と、前記第１パッド酸化膜上に非活性領域の第１パッド酸化膜を露出させる酸化防止膜パターンを形成する段階と、前記露出された第１パッド酸化膜を除去して非活性領域の半導体基板を露出させる段階と、露出された前記半導体基板を所定深さに蝕刻してリセスさせる段階と、半導体基板のリセスされた領域に第２パッド酸化膜を形成する段階と、前記酸化防止膜パターン及び第１パッド酸化膜の側壁にシリコン膜よりなるスペーサを形成する段階と、前記スペーサが形成された結果物の全面に酸化防止用薄膜を形成する段階と、前記酸化防止用薄膜が形成された結果物を酸化させフィールド酸化膜を形成する段階と、前記第１パッド酸化膜及び酸化防止膜パターンを除去する段階とを含むことを特徴とする。
【００１９】
前記露出された半導体基板を蝕刻してリセスさせる段階の前後に、前記第１パッド酸化膜の側面を所定量蝕刻してアンダーカットを形成する段階を追加することが望ましい。
【００２０】
前記スペーサは、単結晶シリコン、ポリシリコン及び非晶質シリコンよりなるグループから選ばれた何れか１つで形成することが望ましい。
【００２１】
前記酸化防止用薄膜は前記スペーサ上には厚く形成し、露出された第２パッド酸化膜上には薄く蒸着することが望ましい。そして、前記酸化防止用薄膜は窒化膜で形成し、ロードロックシステムを備えた装置を使用して形成することが望ましい。
【００２２】
本発明に係る半導体装置は、半導体基板上に素子を形成した半導体装置であって、半導体基板上に開口部を有する酸化防止膜パターンを形成して、該開口部の形状により非活性領域を限定し、該酸化防止膜パターンの側壁にシリコン膜よりなるスペーサを形成し、その結果物の全面に酸化防止用薄膜を形成し、その結果物を酸化させて得られる酸化膜の下部の断面構造と実質的に同一の下部の断面構造を有する素子分離膜を含むことを特徴とする。なお、本発明に係る半導体装置における素子分離膜の断面構造は、製造方法により特定されているが、本発明に係る半導体装置の技術的範囲には、他の製造方法により得られる実質的に同一の断面構造を有する半導体装置が含まれる。
【００２３】
【発明の実施の形態】
以下、添付された図面に基づき本発明の好適な実施の形態を詳しく説明する。
【００２４】
図２Ａ乃至図２Ｅは、本発明の第１実施例を説明するための断面図である。
【００２５】
図２Ａは、活性領域を限定するパターンを形成する段階を示す。
【００２６】
この段階は、半導体基板４０上に薄い熱酸化膜を成長させパッド酸化膜４５を形成する工程と、パッド酸化膜４５上に窒化膜５０を形成する工程と、窒化膜５０上に非活性領域の窒化膜を露出させるフォトレジストパターン（図示せず）を形成する工程と、該フォトレジストパターンをマスクとして使用して窒化膜５０を乾式蝕刻することにより非活性領域のパッド酸化膜４５を露出させる工程とを含む。
【００２７】
パッド酸化膜４５は、フィールド酸化膜の形成のための熱酸化工程時において、基板４０に加えられるストレスを緩和するよう機能し、窒化膜５０は、フィールド酸化膜の形成のための熱酸化工程時において、活性領域の基板５０が酸化されることを防止するための酸化防止膜として機能する。
【００２８】
図２Ｂは、スペーサ５５を形成する段階を示す。
【００２９】
この段階は、非活性領域のパッド酸化膜４５が露出した結果物上にシリコン膜、例えばポリシリコンを蒸着する工程と、該シリコン膜を乾式蝕刻して窒化膜５０の側壁にスペーサ５５を形成する工程とを含む。
【００３０】
スペーサ５５は、ポリシリコンの他、例えば、単結晶シリコン、非晶質シリコン等により形成しても良い。なお、以下の説明においては、ポリシリコンによりスペーサ５５を形成した場合について説明する。
【００３１】
ポリシリコンを乾式蝕刻する際には、過度に蝕刻を行ってスペーサ５５の高さを低くする。スペーサが高すぎると最終的な素子分離膜のエッジ部分が突出し、ゲート膜上のストリンガ及びゲートオキサイド特性の劣化が生じる。
【００３２】
スペーサ５５を形成する前に、図１Ｂに示すように、非活性領域のパッド酸化膜を除去した後に、半導体基板を一定深さにリセスさせてから熱酸化膜を形成することもできる。
【００３３】
図２Ｃは、酸化防止用薄膜６０を蒸着する段階を示すものであって、ポリシリコンスペーサ５５が形成された結果物の全面上に例えば１０ｎｍ以下の薄い窒化膜を蒸着して酸化防止用薄膜６０を形成する。この際、活性領域に形成された窒化膜５０及びポリシリコンスペーサ５５上に蒸着される酸化防止用薄膜６０の厚さが、パッド酸化膜４５上に蒸着される酸化防止用薄膜６０より厚く蒸着されるが、その理由は後述する。
【００３４】
酸化防止用薄膜６０を蒸着する装置としては、ロードロックシステムを備えた装置が望ましい。その理由は、ロードロックシステムのない装置を使用する場合は、基板をローディングし蒸着装置の温度を高める間にスペーサ５５上に自然酸化膜が成長するため、スペーサ上に選択的に厚めの酸化防止用薄膜を蒸着することができないからである。
【００３５】
図２Ｄは、フィールド酸化膜を形成する段階を示したものであって、酸化防止用薄膜６０が蒸着された結果物に対して熱酸化を行ってフィールド酸化膜６５を形成する。この際、パッド酸化膜４５上に形成された酸化防止用薄膜６０が完全に酸化された後に、基板面の一部が酸化され所望の厚さのフィールド酸化膜が形成されるように酸化時間と工程条件を適切に調節する。
【００３６】
ポリシリコンスペーサ５５の上部にはパッド酸化膜４５の上部より窒化膜が厚く蒸着されているので、ポリシリコンスペーサ５５は、酸化が始まってから一定時間は酸化されないで、そのまま残ることになる。そして、ポリシリコンスペーサ５５上に蒸着されていた酸化防止用薄膜６０が完全に酸化された後に、スペーサ５５と基板４０の双方が酸化される。しかし、パッド酸化膜４５の上部には、ポリシリコンスペーサ５５の上部よりも酸化防止用薄膜６０が薄く蒸着されているために半導体基板４０の酸化が先に始まる。即ち、ポリシリコンスペーサ５５上に蒸着された酸化防止用薄膜６０の厚さとパッド酸化膜４５上に蒸着された酸化防止用薄膜６０の厚さとの差の分だけ、ポリシリコンスペーサ５５が酸化されることを遅延させることができる。
【００３７】
従来のポリシリコンスペーサを用いた素子分離方法の場合では、ポリシリコンの早期酸化に起因してバーズビークの発生を充分に抑制できなかったが、この実施例によれば、パッド酸化膜４５とポリシリコンスペーサ５５上に各々形成された酸化防止用薄膜６０の厚さの差の分だけポリシリコンスペーサ５５の酸化を遅延させ得るため、従来の問題点を解決することができる。また、所望の厚さのフィールド酸化膜を形成するために作用するパラメータが、従来はポリシリコンスペーサの厚さであったが、この実施例ではパッド酸化膜上に形成される酸化防止用薄膜の厚さであるので、ポリシリコンスペーサの厚さを自在に調節することができる。
【００３８】
図２Ｅは、最終的なフィールド酸化膜を形成する段階を示したものであって、活性領域上に積層された窒化膜５０及びパッド酸化膜４５を順に除去することにより、最終的なフィールド酸化膜６５’が得られる。
【００３９】
図３及び図４は、シリコン膜と酸化膜上に夫々窒化膜を蒸着した場合に、両者において窒化膜の成長度がことなることを示すグラフである。
【００４０】
図３は、酸化膜とシリコン膜上に各々窒化膜を蒸着した後に、エリプソメータ（Ellipsometer）を使用して、蒸着された窒化膜の厚さを計測した結果を示したグラフであって、酸化膜上に蒸着される窒化膜の厚さ（ｂ）よりもシリコン膜上に蒸着される窒化膜の厚さ（ａ）の方が厚いことを示す。
【００４１】
図４は、ベアウェハ、酸化膜及びシリコン膜上に蒸着された窒化膜の厚さとフィールド酸化膜の成長度との関係を示すグラフである。具体的には、このグラフは、６ｎｍ厚の酸化膜（ｃ）、 ５００ｎｍ厚のポリシリコン膜（ｄ）、ベアウェハ（ｅ）上に窒化膜を厚さ３ｎｍから６ｎｍまで０．５ｎｍ刻みで増加させて蒸着した後にフィールド酸化膜を成長させた際のその成長度を比較したものである。
【００４２】
このグラフに示すように、ベアウェハ（ｅ）またはポリシリコン膜（ｄ）上に窒化膜を蒸着した場合は、フィールド酸化膜の成長が相対的に遅いことがわかる。
【００４３】
図３及び図４に示す結果から、酸化膜上に蒸着される窒化膜の厚さよりもベアウェハ又はポリシリコン膜上に蒸着される窒化膜の厚さが厚くなり、結果として、酸化膜上に形成されるフィールド酸化膜は、ベアウェハ又はポリシリコン膜上に形成されるフィールド酸化膜よりも厚さが薄いことがわかる。すなわち、図２Ｃに示す段階において、ポリシリコンスペーサ５５上に蒸着される酸化防止用薄膜（窒化膜）６０の厚さが、パッド酸化膜４５上に蒸着される酸化防止用薄膜６０よりも厚くなる。
【００４４】
図５Ａ乃至図５Ｆは、本発明の第２実施例を説明するための断面図である。
【００４５】
図５Ａは、活性領域を限定するパターンを形成する段階を示す。この段階は、半導体基板４０上に薄い熱酸化膜を成長させて第１パッド酸化膜４５を形成する工程と、第１パッド酸化膜４５上に窒化膜５０を形成する工程と、窒化膜５０上に非活性領域上の窒化膜を露出させるフォトレジストパターン（図示せず）を形成する工程と、該フォトレジストパターンをマスクとして使用して窒化膜５０を乾式蝕刻することにより非活性領域の第１パッド酸化膜４５を露出させる工程とを含む。
【００４６】
図５Ｂは、トレンチ及びアンダカット７０を形成する段階を示す。この段階は、前記フォトレジストパターンを除去する工程と、窒化膜５０をマスクとして使用して非活性領域の第１パッド酸化膜４５を除去して半導体基板４０の表面を露出させる工程と、露出された半導体基板４０を所定深さに蝕刻してリセスさせる工程と、第１パッド酸化膜４５の側面を蝕刻してアンダーカット７０を形成する工程とを含む。
【００４７】
ここで、半導体基板４０は、１００ｎｍ以下の深さに蝕刻することが望ましい。このように一定深さに半導体基板をリセスさせるのは素子分離長さ（isolation length）を延ばすためのものであるが、半導体基板をリセスさせずに、そのままパッド酸化膜４５の側面を蝕刻してアンダーカット７０を形成することもできる。図６は、半導体基板４０をリセスさせずに、そのままアンダーカット７０を形成した状態を示す断面図である。
【００４８】
アンダーカット７０は、第１パッド酸化膜４５の露出された側面を等方性蝕刻することにより形成することができる。
【００４９】
また、半導体基板をリセスさせるための蝕刻工程時において、蝕刻マスクとしてフォトレジストを使用することもできる。一般的に、窒化膜とシリコン膜との間の蝕刻選択比は低いため、窒化膜をマスクとして使用して半導体基板をリセスさせると窒化膜の消耗も相当に発生し得る。従って、活性領域を限定する工程の後に、露出された第１パッド酸化膜を蝕刻して半導体基板を一定量だけリセスさせてからフォトレジストパターンを除去することにより、窒化膜の消耗を防止することも有効である。
【００５０】
図５Ｃはスペーサ５５を形成する段階を示す。この段階は、半導体基板の露出された領域に薄い熱酸化膜を成長させて第２パッド酸化膜７５を形成する工程と、その結果物上にポリシリコン膜を蒸着する工程と、ポリシリコン膜をエッチングバックして窒化膜５０及び第１パッド酸化膜４５の側壁にスペーサ５５を形成する工程とを含む。
【００５１】
ここで、後続工程で平坦化を容易にするためには、ポリシリコン膜をエッチングバックする際に適当量のオーバーエッチングを行ってスペーサ５５の高さを低めることが望ましい。また、スペーサ５５は、ポリシリコンの他、例えば、単結晶シリコン、非晶質シリコン等により形成しても良い。
【００５２】
図５Ｄは、酸化防止用薄膜６０を蒸着する段階を示す。この段階では、ポリシリコンスペーサ５５が形成された結果物の全面に例えば１０ｎｍ以下の薄い窒化膜を蒸着して酸化防止用薄膜６０を形成する。この際、活性領域の半導体基板上に形成された窒化膜５０及びポリシリコンスペーサ５５上に蒸着される酸化防止用薄膜６０の厚さが、第２パッド酸化膜７５上に蒸着される酸化防止用薄膜６０の厚さより厚く蒸着されるが、その理由は前述の通りである（図３及び図４並びにその説明を参照）。
【００５３】
図５Ｅは、フィールド酸化膜６５を形成する段階を示す。この段階では、酸化防止用薄膜６０が蒸着された結果物に対して熱酸化を行ってフィールド酸化膜６５を形成する。この際、第２パッド酸化膜７５上に形成された酸化防止用薄膜が完全に酸化された後に基板が酸化されて所望の厚さのフィールド酸化膜が形成されるように酸化時間と工程条件を適切に調節する。
【００５４】
ポリシリコンスペーサ５５の上部には第２パッド酸化膜７５の上部より酸化防止用薄膜が厚く蒸着されている。従って、ポリシリコンスペーサ５５は、酸化が始まってから一定時間は酸化されないで、そのまま残ることになる。そして、ポリシリコンスペーサ５５上に蒸着されていた酸化防止用薄膜６０が完全に酸化された後に、ポリシリコンスペーサ５５と基板４０の双方が酸化される。従って、ポリシリコンスペーサ５５の厚さを薄く形成してもポリシリコンスペーサ５５と第２パッド酸化膜７５に蒸着される酸化防止用薄膜６０の厚さの差の分だけ、ポリシリコンスペーサ５５が酸化されることを遅延させることができ、結果として、バーズビークを効果的に制御しうる。
【００５５】
図５Ｆは、最終的なフィールド酸化膜を形成する段階を示す。この段階では、活性領域に積層された窒化膜５０及び第１パッド酸化膜４５を順に除去することにより、最終的なフィールド酸化膜６５’を形成する。
【００５６】
図７Ａは、本発明を適用してフィールド酸化膜を形成する際に、フィールド酸化膜が１２０ｎｍほど形成された状態を観測した走査形電子顕微鏡（SEM）写真である。この写真より、絶縁膜が形成される非活性領域にはフィールド酸化膜が正常に成長したが、ポリシリコンスペーサは酸化されずにそのまま残っていることがわかる。これはポリシリコンスペーサ上には酸化防止用薄膜がパッド酸化膜上より厚く蒸着されていて一定時間酸化が抑制されるからである。
【００５７】
図７Ｂは、フィールド酸化膜が２００ｎｍほど形成された状態を観測したSEM写真である。この写真より、ポリシリコンスペーサの酸化が始まり、活性領域に形成された窒化膜の側面にのみポリシリコンが一部残っていることがわかる。
【００５８】
図８Ａ及び図８Ｂは、５０ｎｍ厚のポリシリコンでスペーサを形成した後に、フィールド酸化膜が３００ｎｍほど形成された状態のSEM写真であって、図８Ａ は、ポリシリコンスペーサのみを形成した結果であり、図８Ｂは、ポリシリコンスペーサの形成後に一定厚の窒化膜を蒸着してから酸化を行った結果である。窒化膜を蒸着した方が、バーズビーク発生の抑制能力に優れていることがわかる。フィールド酸化膜が形成される非活性領域には窒化膜がほとんど蒸着されないため、非活性領域においては酸化工程の初期から酸化が進行する。
【００５９】
以上のように、本発明の好適な実施例に係る素子分離方法によれば、同一工程でシリコン膜及び酸化膜上に蒸着される窒化膜の厚さが異なることを用いて、ポリシリコンスペーサの上部に比べて非活性領域に選択的に窒化膜を薄く形成する。従って、ポリシリコンスペーサ上に蒸着される窒化膜の厚さとパッド酸化膜上に蒸着される窒化膜の厚さの差の分だけポリシリコンスペーサが酸化されることを遅延させることができる。
【００６０】
従来、ポリシリコンスペーサを用いた素子分離方法においては、ポリシリコンの早期酸化に起因してバーズビークの発生を十分に抑制できなかったが、本発明の好適な実施例によれば、バーズビークの発生を効果的に抑制することができる。
【００６１】
また、所望の厚さのフィールド酸化膜を形成するために作用するパラメータが、従来はポリシリコンスペーサの厚さであったが、上記の実施例ではパッド酸化膜上に形成される窒化膜の厚さであるので、ポリシリコンスペーサの厚さを自在に調節することができる。
【００６２】
また、ポリシリコンスペーサの厚さを薄く形成することができるため、フィールド酸化膜の形成工程において、開口した非活性領域が大きくなり、フィールド酸化膜の厚さの減少が抑えられ、電気的に優れた特性を有する素子を形成することができる。
【００６３】
本発明は、上記の実施例に限定されず、本発明の技術的思想の範囲内において様々な変形が可能である。
【００６４】
【発明の効果】
本発明に拠れば、バーズビークの発生を効果的に抑制することができる。
【００６５】
【図面の簡単な説明】
【図１Ａ】従来のポリシリコンスペーサを用いた素子分離方法を説明するための断面図である。
【図１Ｂ】従来のポリシリコンスペーサを用いた素子分離方法を説明するための断面図である。
【図１Ｃ】従来のポリシリコンスペーサを用いた素子分離方法を説明するための断面図である。
【図１Ｄ】従来のポリシリコンスペーサを用いた素子分離方法を説明するための断面図である。
【図２Ａ】本発明の第１実施例に係る半導体装置の素子分離方法を説明するための断面図である。
【図２Ｂ】本発明の第１実施例に係る半導体装置の素子分離方法を説明するための断面図である。
【図２Ｃ】本発明の第１実施例に係る半導体装置の素子分離方法を説明するための断面図である。
【図２Ｄ】本発明の第１実施例に係る半導体装置の素子分離方法を説明するための断面図である。
【図２Ｅ】本発明の第１実施例に係る半導体装置の素子分離方法を説明するための断面図である。
【図３】酸化膜とシリコン膜上に各々蒸着された窒化膜の厚さをエリプソメータを使用して測定した結果を示すグラフである。
【図４】ベアウェーハ、酸化膜及びポリシリコン膜上での窒化膜の酸化抑制力（耐酸化性）を観察した結果を示すグラフである。
【図５Ａ】本発明の第２実施例に係る半導体装置の素子分離方法を説明するための断面図である。
【図５Ｂ】本発明の第２実施例に係る半導体装置の素子分離方法を説明するための断面図である。
【図５Ｃ】本発明の第２実施例に係る半導体装置の素子分離方法を説明するための断面図である。
【図５Ｄ】本発明の第２実施例に係る半導体装置の素子分離方法を説明するための断面図である。
【図５Ｅ】本発明の第２実施例に係る半導体装置の素子分離方法を説明するための断面図である。
【図５Ｆ】本発明の第２実施例に係る半導体装置の素子分離方法を説明するための断面図である。
【図６】本発明の第３実施例を示す断面図である。
【図７Ａ】本発明の実施例の効果を説明するためのＳＥＭ写真である。
【図７Ｂ】本発明の実施例の効果を説明するためのＳＥＭ写真である。
【図８Ａ】本発明の実施例の効果を説明するためのＳＥＭ写真である。
【図８Ｂ】本発明の実施例の効果を説明するためのＳＥＭ写真である。
【符号の説明】
１０ 半導体基板
１５ パッド酸化膜
２０ 窒化膜
２５ 熱酸化膜
３０ スペーサ
３５ フィールド酸化膜
３５’ 素子分離膜
４０ 半導体基板
４５ パッド酸化膜
５０ 窒化膜
５５ スペーサ
６０ 酸化防止用薄膜
６５，６５’ フィールド酸化膜
７０ アンダカット
７５ 第２パッド酸化膜
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係り、特にシリコンスペーサと酸化防止用薄膜を用いてバーズビークの発生を抑制した半導体装置及び該半導体装置を製造するための素子分離方法に関する。
【０００２】
【従来の技術】
半導体素子の集積度を高めるためには、個々の素子の大きさを縮小する必要があり、これと共に隣接した素子等を電気的に分離する素子分離領域の幅と面積を小さくすることも非常に重要である。さらに、素子分離領域の形成工程は、半導体装置の製造における初期工程であり、活性領域の大きさ及び後工程の工程マージンを左右するので、素子分離絶縁膜を平坦化し得る技術が要求されている。従って、集積回路（ＩＣ）の登場から現在に至るまで様々な素子分離方法等が提案されて来た。
【０００３】
半導体素子の製造における素子間分離を成す方法は、選択的酸化による素子分離方法（LOCal Oxidation of Silicon、以下LOCOSという）とトレンチを用いる方法とに大別される。
【０００４】
一般的に半導体素子の製造に広く用いられるＬＯＣＯＳ法は、工程が簡単であるという利点はあるが、２５６ＭのＤＲＡＭ級以上のように高集積化された素子においては、素子分離領域の幅が減少に伴って、酸化時に発生するバーズビークによるパンチスルーや素子分離膜の厚さの減少による影響が顕著となって、多くの研究にも拘らずその限界点に至っている。
【０００５】
上記のＬＯＣＯＳ法の問題点を解決するために提案されたトレンチを用いた素子分離方法は、素子分離酸化膜の形成においてＬＯＣＯＳ法のように熱酸化工程を採用しないため、熱酸化工程に起因して誘発される問題点等をある程度減らし得る。また、半導体基板にトレンチを形成してその内部を酸化膜等の絶縁物質で充填することにより、同一の素子分離幅であっても効果的な素子分離深さを有するため、ＬＯＣＯＳ法よりも小さい素子分離領域を形成し得る。しかし、製造工程が複雑で製造コストが高いという問題がある。
【０００６】
一方、 ＬＯＣＯＳ法を使用しながらバーズビークの発生を抑制しうる方法が、１９９４年のＩＤＥＭ pp．679-682において、“A Highly Practical Modified LOCOS Isolarion Technology for the 256Mbit DRAM”として開示された。この方法を図１Ａ乃至図１Ｄに基づき詳しく説明する。
【０００７】
図１Ａに示す工程では、半導体基板１０上にストレス緩衝用のパッド酸化膜１５と酸化防止用の窒化膜２０を順に形成した後に、写真蝕刻工程により非活性領域に形成された窒化膜２０を除去することにより、該非活性領域のパッド酸化膜１５を露出させる。
【０００８】
図１Ｂに示す工程では、先ず、露出したパッド酸化膜１５を除去して半導体基板１０を所定深さに蝕刻してリセスさせた後に、熱酸化工程により、素子分離膜が形成される領域の半導体基板１０上に薄い熱酸化膜２５を形成する。次いで、結果物の全面にポリシリコンを蒸着した後に、これを異方性蝕刻して窒化膜２０の側壁にポリシリコンスペーサ３０を形成する。
【０００９】
図１Ｃに示す工程では、スペーサ３０の形成された結果物に対して高温熱酸化工程を行って半導体基板１０の非活性領域にフィールド酸化膜３５を形成する。
【００１０】
図１Ｄに示す工程では、窒化膜２０及びパッド酸化膜１５を除去し、犠牲酸化膜（図示せず）を成長させた後に、フィールド酸化膜３５を平坦化することにより最終的な素子分離膜３５’を形成する。
【００１１】
上記のスペーサ３０を形成する物質としてポリシリコン以外に窒化膜を使用し得るが、ポリシリコンを使用すれば活性領域と素子分離領域間の段差を緩和することでき、窒化膜を使用する場合に比べて漏れ電流を減少させ得る利点がある。
【００１２】
しかし、従来の方法は、ポリシリコンスペーサの厚さに応じてバーズビークの大きさが敏感に変わる問題点がある。また、半導体素子の高集積化により素子間分離領域の幅が狭くなり、これに伴ってスペーサの厚さも薄くする必要があるが、スペーサの厚さが薄くなるほどバーズビークが大きく成長するという問題点がある。
【００１３】
【発明が解決しょうとする課題】
本発明は、例えば二重のスペーサを用いてバーズビークの発生を効果的に抑制することを目的とする。
【００１４】
【課題を解決するための手段】
本発明に係る半導体装置の素子分離方法は、（ａ）半導体基板にパッド酸化膜を形成する段階と、（ｂ）前記パッド酸化膜上に非活性領域のパッド酸化膜を露出させる酸化防止膜パターンを形成する段階と、（ｃ）前記酸化防止膜パターンの側壁にシリコン膜よりなるスペーサを形成する段階と、（ｄ）前記スペーサが形成された結果物の全面に酸化防止用薄膜を形成する段階と、（ｅ）前記酸化防止用薄膜が形成された結果物を酸化させ素子分離膜を形成する段階と、（ｆ）前記酸化防止膜パターン及びパッド酸化膜を除去する段階とを含むことを特徴とする。
【００１５】
前記（ｂ）段階と（ｃ）段階との間に、（ｇ）前記露出されたパッド酸化膜を除去して半導体基板を露出させる段階と、（ｈ）前記露出された半導体基板の表面に酸化膜を形成する段階とを追加することが望ましい。そして、前記（ｇ）段階と（ｈ）段階との間に、前記パッド酸化膜の側面を一部蝕刻してアンダーカットを形成する段階を追加することが望ましい。
【００１６】
前記スペーサは、単結晶シリコン、ポリシリコン及び非晶質シリコンよりなるグループから選ばれた何れか１つで形成することが望ましい。
【００１７】
前記スペーサ上に蒸着される酸化防止用薄膜の厚さを前記パッド酸化膜上に蒸着される薄膜より厚く形成することが望ましい。そして、前記酸化防止用薄膜は窒化膜として、ロードロックシステムを備えた装置を使用して形成することが望ましい。
【００１８】
本発明に係る他の半導体装置の素子分離方法は、半導体基板に第１パッド酸化膜を形成する段階と、前記第１パッド酸化膜上に非活性領域の第１パッド酸化膜を露出させる酸化防止膜パターンを形成する段階と、前記露出された第１パッド酸化膜を除去して非活性領域の半導体基板を露出させる段階と、露出された前記半導体基板を所定深さに蝕刻してリセスさせる段階と、半導体基板のリセスされた領域に第２パッド酸化膜を形成する段階と、前記酸化防止膜パターン及び第１パッド酸化膜の側壁にシリコン膜よりなるスペーサを形成する段階と、前記スペーサが形成された結果物の全面に酸化防止用薄膜を形成する段階と、前記酸化防止用薄膜が形成された結果物を酸化させフィールド酸化膜を形成する段階と、前記第１パッド酸化膜及び酸化防止膜パターンを除去する段階とを含むことを特徴とする。
【００１９】
前記露出された半導体基板を蝕刻してリセスさせる段階の前後に、前記第１パッド酸化膜の側面を所定量蝕刻してアンダーカットを形成する段階を追加することが望ましい。
【００２０】
前記スペーサは、単結晶シリコン、ポリシリコン及び非晶質シリコンよりなるグループから選ばれた何れか１つで形成することが望ましい。
【００２１】
前記酸化防止用薄膜は前記スペーサ上には厚く形成し、露出された第２パッド酸化膜上には薄く蒸着することが望ましい。そして、前記酸化防止用薄膜は窒化膜で形成し、ロードロックシステムを備えた装置を使用して形成することが望ましい。
【００２２】
本発明に係る半導体装置は、半導体基板上に素子を形成した半導体装置であって、半導体基板上に開口部を有する酸化防止膜パターンを形成して、該開口部の形状により非活性領域を限定し、該酸化防止膜パターンの側壁にシリコン膜よりなるスペーサを形成し、その結果物の全面に酸化防止用薄膜を形成し、その結果物を酸化させて得られる酸化膜の下部の断面構造と実質的に同一の下部の断面構造を有する素子分離膜を含むことを特徴とする。なお、本発明に係る半導体装置における素子分離膜の断面構造は、製造方法により特定されているが、本発明に係る半導体装置の技術的範囲には、他の製造方法により得られる実質的に同一の断面構造を有する半導体装置が含まれる。
【００２３】
【発明の実施の形態】
以下、添付された図面に基づき本発明の好適な実施の形態を詳しく説明する。
【００２４】
図２Ａ乃至図２Ｅは、本発明の第１実施例を説明するための断面図である。
【００２５】
図２Ａは、活性領域を限定するパターンを形成する段階を示す。
【００２６】
この段階は、半導体基板４０上に薄い熱酸化膜を成長させパッド酸化膜４５を形成する工程と、パッド酸化膜４５上に窒化膜５０を形成する工程と、窒化膜５０上に非活性領域の窒化膜を露出させるフォトレジストパターン（図示せず）を形成する工程と、該フォトレジストパターンをマスクとして使用して窒化膜５０を乾式蝕刻することにより非活性領域のパッド酸化膜４５を露出させる工程とを含む。
【００２７】
パッド酸化膜４５は、フィールド酸化膜の形成のための熱酸化工程時において、基板４０に加えられるストレスを緩和するよう機能し、窒化膜５０は、フィールド酸化膜の形成のための熱酸化工程時において、活性領域の基板５０が酸化されることを防止するための酸化防止膜として機能する。
【００２８】
図２Ｂは、スペーサ５５を形成する段階を示す。
【００２９】
この段階は、非活性領域のパッド酸化膜４５が露出した結果物上にシリコン膜、例えばポリシリコンを蒸着する工程と、該シリコン膜を乾式蝕刻して窒化膜５０の側壁にスペーサ５５を形成する工程とを含む。
【００３０】
スペーサ５５は、ポリシリコンの他、例えば、単結晶シリコン、非晶質シリコン等により形成しても良い。なお、以下の説明においては、ポリシリコンによりスペーサ５５を形成した場合について説明する。
【００３１】
ポリシリコンを乾式蝕刻する際には、過度に蝕刻を行ってスペーサ５５の高さを低くする。スペーサが高すぎると最終的な素子分離膜のエッジ部分が突出し、ゲート膜上のストリンガ及びゲートオキサイド特性の劣化が生じる。
【００３２】
スペーサ５５を形成する前に、図１Ｂに示すように、非活性領域のパッド酸化膜を除去した後に、半導体基板を一定深さにリセスさせてから熱酸化膜を形成することもできる。
【００３３】
図２Ｃは、酸化防止用薄膜６０を蒸着する段階を示すものであって、ポリシリコンスペーサ５５が形成された結果物の全面上に例えば１０ｎｍ以下の薄い窒化膜を蒸着して酸化防止用薄膜６０を形成する。この際、活性領域に形成された窒化膜５０及びポリシリコンスペーサ５５上に蒸着される酸化防止用薄膜６０の厚さが、パッド酸化膜４５上に蒸着される酸化防止用薄膜６０より厚く蒸着されるが、その理由は後述する。
【００３４】
酸化防止用薄膜６０を蒸着する装置としては、ロードロックシステムを備えた装置が望ましい。その理由は、ロードロックシステムのない装置を使用する場合は、基板をローディングし蒸着装置の温度を高める間にスペーサ５５上に自然酸化膜が成長するため、スペーサ上に選択的に厚めの酸化防止用薄膜を蒸着することができないからである。
【００３５】
図２Ｄは、フィールド酸化膜を形成する段階を示したものであって、酸化防止用薄膜６０が蒸着された結果物に対して熱酸化を行ってフィールド酸化膜６５を形成する。この際、パッド酸化膜４５上に形成された酸化防止用薄膜６０が完全に酸化された後に、基板面の一部が酸化され所望の厚さのフィールド酸化膜が形成されるように酸化時間と工程条件を適切に調節する。
【００３６】
ポリシリコンスペーサ５５の上部にはパッド酸化膜４５の上部より窒化膜が厚く蒸着されているので、ポリシリコンスペーサ５５は、酸化が始まってから一定時間は酸化されないで、そのまま残ることになる。そして、ポリシリコンスペーサ５５上に蒸着されていた酸化防止用薄膜６０が完全に酸化された後に、スペーサ５５と基板４０の双方が酸化される。しかし、パッド酸化膜４５の上部には、ポリシリコンスペーサ５５の上部よりも酸化防止用薄膜６０が薄く蒸着されているために半導体基板４０の酸化が先に始まる。即ち、ポリシリコンスペーサ５５上に蒸着された酸化防止用薄膜６０の厚さとパッド酸化膜４５上に蒸着された酸化防止用薄膜６０の厚さとの差の分だけ、ポリシリコンスペーサ５５が酸化されることを遅延させることができる。
【００３７】
従来のポリシリコンスペーサを用いた素子分離方法の場合では、ポリシリコンの早期酸化に起因してバーズビークの発生を充分に抑制できなかったが、この実施例によれば、パッド酸化膜４５とポリシリコンスペーサ５５上に各々形成された酸化防止用薄膜６０の厚さの差の分だけポリシリコンスペーサ５５の酸化を遅延させ得るため、従来の問題点を解決することができる。また、所望の厚さのフィールド酸化膜を形成するために作用するパラメータが、従来はポリシリコンスペーサの厚さであったが、この実施例ではパッド酸化膜上に形成される酸化防止用薄膜の厚さであるので、ポリシリコンスペーサの厚さを自在に調節することができる。
【００３８】
図２Ｅは、最終的なフィールド酸化膜を形成する段階を示したものであって、活性領域上に積層された窒化膜５０及びパッド酸化膜４５を順に除去することにより、最終的なフィールド酸化膜６５’が得られる。
【００３９】
図３及び図４は、シリコン膜と酸化膜上に夫々窒化膜を蒸着した場合に、両者において窒化膜の成長度がことなることを示すグラフである。
【００４０】
図３は、酸化膜とシリコン膜上に各々窒化膜を蒸着した後に、エリプソメータ（Ellipsometer）を使用して、蒸着された窒化膜の厚さを計測した結果を示したグラフであって、酸化膜上に蒸着される窒化膜の厚さ（ｂ）よりもシリコン膜上に蒸着される窒化膜の厚さ（ａ）の方が厚いことを示す。
【００４１】
図４は、ベアウェハ、酸化膜及びシリコン膜上に蒸着された窒化膜の厚さとフィールド酸化膜の成長度との関係を示すグラフである。具体的には、このグラフは、６ｎｍ厚の酸化膜（ｃ）、 ５００ｎｍ厚のポリシリコン膜（ｄ）、ベアウェハ（ｅ）上に窒化膜を厚さ３ｎｍから６ｎｍまで０．５ｎｍ刻みで増加させて蒸着した後にフィールド酸化膜を成長させた際のその成長度を比較したものである。
【００４２】
このグラフに示すように、ベアウェハ（ｅ）またはポリシリコン膜（ｄ）上に窒化膜を蒸着した場合は、フィールド酸化膜の成長が相対的に遅いことがわかる。
【００４３】
図３及び図４に示す結果から、酸化膜上に蒸着される窒化膜の厚さよりもベアウェハ又はポリシリコン膜上に蒸着される窒化膜の厚さが厚くなり、結果として、酸化膜上に形成されるフィールド酸化膜は、ベアウェハ又はポリシリコン膜上に形成されるフィールド酸化膜よりも厚さが薄いことがわかる。すなわち、図２Ｃに示す段階において、ポリシリコンスペーサ５５上に蒸着される酸化防止用薄膜（窒化膜）６０の厚さが、パッド酸化膜４５上に蒸着される酸化防止用薄膜６０よりも厚くなる。
【００４４】
図５Ａ乃至図５Ｆは、本発明の第２実施例を説明するための断面図である。
【００４５】
図５Ａは、活性領域を限定するパターンを形成する段階を示す。この段階は、半導体基板４０上に薄い熱酸化膜を成長させて第１パッド酸化膜４５を形成する工程と、第１パッド酸化膜４５上に窒化膜５０を形成する工程と、窒化膜５０上に非活性領域上の窒化膜を露出させるフォトレジストパターン（図示せず）を形成する工程と、該フォトレジストパターンをマスクとして使用して窒化膜５０を乾式蝕刻することにより非活性領域の第１パッド酸化膜４５を露出させる工程とを含む。
【００４６】
図５Ｂは、トレンチ及びアンダカット７０を形成する段階を示す。この段階は、前記フォトレジストパターンを除去する工程と、窒化膜５０をマスクとして使用して非活性領域の第１パッド酸化膜４５を除去して半導体基板４０の表面を露出させる工程と、露出された半導体基板４０を所定深さに蝕刻してリセスさせる工程と、第１パッド酸化膜４５の側面を蝕刻してアンダーカット７０を形成する工程とを含む。
【００４７】
ここで、半導体基板４０は、１００ｎｍ以下の深さに蝕刻することが望ましい。このように一定深さに半導体基板をリセスさせるのは素子分離長さ（isolation length）を延ばすためのものであるが、半導体基板をリセスさせずに、そのままパッド酸化膜４５の側面を蝕刻してアンダーカット７０を形成することもできる。図６は、半導体基板４０をリセスさせずに、そのままアンダーカット７０を形成した状態を示す断面図である。
【００４８】
アンダーカット７０は、第１パッド酸化膜４５の露出された側面を等方性蝕刻することにより形成することができる。
【００４９】
また、半導体基板をリセスさせるための蝕刻工程時において、蝕刻マスクとしてフォトレジストを使用することもできる。一般的に、窒化膜とシリコン膜との間の蝕刻選択比は低いため、窒化膜をマスクとして使用して半導体基板をリセスさせると窒化膜の消耗も相当に発生し得る。従って、活性領域を限定する工程の後に、露出された第１パッド酸化膜を蝕刻して半導体基板を一定量だけリセスさせてからフォトレジストパターンを除去することにより、窒化膜の消耗を防止することも有効である。
【００５０】
図５Ｃはスペーサ５５を形成する段階を示す。この段階は、半導体基板の露出された領域に薄い熱酸化膜を成長させて第２パッド酸化膜７５を形成する工程と、その結果物上にポリシリコン膜を蒸着する工程と、ポリシリコン膜をエッチングバックして窒化膜５０及び第１パッド酸化膜４５の側壁にスペーサ５５を形成する工程とを含む。
【００５１】
ここで、後続工程で平坦化を容易にするためには、ポリシリコン膜をエッチングバックする際に適当量のオーバーエッチングを行ってスペーサ５５の高さを低めることが望ましい。また、スペーサ５５は、ポリシリコンの他、例えば、単結晶シリコン、非晶質シリコン等により形成しても良い。
【００５２】
図５Ｄは、酸化防止用薄膜６０を蒸着する段階を示す。この段階では、ポリシリコンスペーサ５５が形成された結果物の全面に例えば１０ｎｍ以下の薄い窒化膜を蒸着して酸化防止用薄膜６０を形成する。この際、活性領域の半導体基板上に形成された窒化膜５０及びポリシリコンスペーサ５５上に蒸着される酸化防止用薄膜６０の厚さが、第２パッド酸化膜７５上に蒸着される酸化防止用薄膜６０の厚さより厚く蒸着されるが、その理由は前述の通りである（図３及び図４並びにその説明を参照）。
【００５３】
図５Ｅは、フィールド酸化膜６５を形成する段階を示す。この段階では、酸化防止用薄膜６０が蒸着された結果物に対して熱酸化を行ってフィールド酸化膜６５を形成する。この際、第２パッド酸化膜７５上に形成された酸化防止用薄膜が完全に酸化された後に基板が酸化されて所望の厚さのフィールド酸化膜が形成されるように酸化時間と工程条件を適切に調節する。
【００５４】
ポリシリコンスペーサ５５の上部には第２パッド酸化膜７５の上部より酸化防止用薄膜が厚く蒸着されている。従って、ポリシリコンスペーサ５５は、酸化が始まってから一定時間は酸化されないで、そのまま残ることになる。そして、ポリシリコンスペーサ５５上に蒸着されていた酸化防止用薄膜６０が完全に酸化された後に、ポリシリコンスペーサ５５と基板４０の双方が酸化される。従って、ポリシリコンスペーサ５５の厚さを薄く形成してもポリシリコンスペーサ５５と第２パッド酸化膜７５に蒸着される酸化防止用薄膜６０の厚さの差の分だけ、ポリシリコンスペーサ５５が酸化されることを遅延させることができ、結果として、バーズビークを効果的に制御しうる。
【００５５】
図５Ｆは、最終的なフィールド酸化膜を形成する段階を示す。この段階では、活性領域に積層された窒化膜５０及び第１パッド酸化膜４５を順に除去することにより、最終的なフィールド酸化膜６５’を形成する。
【００５６】
図７Ａは、本発明を適用してフィールド酸化膜を形成する際に、フィールド酸化膜が１２０ｎｍほど形成された状態を観測した走査形電子顕微鏡（SEM）写真である。この写真より、絶縁膜が形成される非活性領域にはフィールド酸化膜が正常に成長したが、ポリシリコンスペーサは酸化されずにそのまま残っていることがわかる。これはポリシリコンスペーサ上には酸化防止用薄膜がパッド酸化膜上より厚く蒸着されていて一定時間酸化が抑制されるからである。
【００５７】
図７Ｂは、フィールド酸化膜が２００ｎｍほど形成された状態を観測したSEM写真である。この写真より、ポリシリコンスペーサの酸化が始まり、活性領域に形成された窒化膜の側面にのみポリシリコンが一部残っていることがわかる。
【００５８】
図８Ａ及び図８Ｂは、５０ｎｍ厚のポリシリコンでスペーサを形成した後に、フィールド酸化膜が３００ｎｍほど形成された状態のSEM写真であって、図８Ａ は、ポリシリコンスペーサのみを形成した結果であり、図８Ｂは、ポリシリコンスペーサの形成後に一定厚の窒化膜を蒸着してから酸化を行った結果である。窒化膜を蒸着した方が、バーズビーク発生の抑制能力に優れていることがわかる。フィールド酸化膜が形成される非活性領域には窒化膜がほとんど蒸着されないため、非活性領域においては酸化工程の初期から酸化が進行する。
【００５９】
以上のように、本発明の好適な実施例に係る素子分離方法によれば、同一工程でシリコン膜及び酸化膜上に蒸着される窒化膜の厚さが異なることを用いて、ポリシリコンスペーサの上部に比べて非活性領域に選択的に窒化膜を薄く形成する。従って、ポリシリコンスペーサ上に蒸着される窒化膜の厚さとパッド酸化膜上に蒸着される窒化膜の厚さの差の分だけポリシリコンスペーサが酸化されることを遅延させることができる。
【００６０】
従来、ポリシリコンスペーサを用いた素子分離方法においては、ポリシリコンの早期酸化に起因してバーズビークの発生を十分に抑制できなかったが、本発明の好適な実施例によれば、バーズビークの発生を効果的に抑制することができる。
【００６１】
また、所望の厚さのフィールド酸化膜を形成するために作用するパラメータが、従来はポリシリコンスペーサの厚さであったが、上記の実施例ではパッド酸化膜上に形成される窒化膜の厚さであるので、ポリシリコンスペーサの厚さを自在に調節することができる。
【００６２】
また、ポリシリコンスペーサの厚さを薄く形成することができるため、フィールド酸化膜の形成工程において、開口した非活性領域が大きくなり、フィールド酸化膜の厚さの減少が抑えられ、電気的に優れた特性を有する素子を形成することができる。
【００６３】
本発明は、上記の実施例に限定されず、本発明の技術的思想の範囲内において様々な変形が可能である。
【００６４】
【発明の効果】
本発明に拠れば、バーズビークの発生を効果的に抑制することができる。
【００６５】
【図面の簡単な説明】
【図１Ａ】従来のポリシリコンスペーサを用いた素子分離方法を説明するための断面図である。
【図１Ｂ】従来のポリシリコンスペーサを用いた素子分離方法を説明するための断面図である。
【図１Ｃ】従来のポリシリコンスペーサを用いた素子分離方法を説明するための断面図である。
【図１Ｄ】従来のポリシリコンスペーサを用いた素子分離方法を説明するための断面図である。
【図２Ａ】本発明の第１実施例に係る半導体装置の素子分離方法を説明するための断面図である。
【図２Ｂ】本発明の第１実施例に係る半導体装置の素子分離方法を説明するための断面図である。
【図２Ｃ】本発明の第１実施例に係る半導体装置の素子分離方法を説明するための断面図である。
【図２Ｄ】本発明の第１実施例に係る半導体装置の素子分離方法を説明するための断面図である。
【図２Ｅ】本発明の第１実施例に係る半導体装置の素子分離方法を説明するための断面図である。
【図３】酸化膜とシリコン膜上に各々蒸着された窒化膜の厚さをエリプソメータを使用して測定した結果を示すグラフである。
【図４】ベアウェーハ、酸化膜及びポリシリコン膜上での窒化膜の酸化抑制力（耐酸化性）を観察した結果を示すグラフである。
【図５Ａ】本発明の第２実施例に係る半導体装置の素子分離方法を説明するための断面図である。
【図５Ｂ】本発明の第２実施例に係る半導体装置の素子分離方法を説明するための断面図である。
【図５Ｃ】本発明の第２実施例に係る半導体装置の素子分離方法を説明するための断面図である。
【図５Ｄ】本発明の第２実施例に係る半導体装置の素子分離方法を説明するための断面図である。
【図５Ｅ】本発明の第２実施例に係る半導体装置の素子分離方法を説明するための断面図である。
【図５Ｆ】本発明の第２実施例に係る半導体装置の素子分離方法を説明するための断面図である。
【図６】本発明の第３実施例を示す断面図である。
【図７Ａ】本発明の実施例の効果を説明するためのＳＥＭ写真である。
【図７Ｂ】本発明の実施例の効果を説明するためのＳＥＭ写真である。
【図８Ａ】本発明の実施例の効果を説明するためのＳＥＭ写真である。
【図８Ｂ】本発明の実施例の効果を説明するためのＳＥＭ写真である。
【符号の説明】
１０ 半導体基板
１５ パッド酸化膜
２０ 窒化膜
２５ 熱酸化膜
３０ スペーサ
３５ フィールド酸化膜
３５’ 素子分離膜
４０ 半導体基板
４５ パッド酸化膜
５０ 窒化膜
５５ スペーサ
６０ 酸化防止用薄膜
６５，６５’ フィールド酸化膜
７０ アンダカット
７５ 第２パッド酸化膜
Claims (12)
- （ａ）半導体基板にパッド酸化膜を形成する段階と、
（ｂ）前記パッド酸化膜上に非活性領域のパッド酸化膜が露出した酸化防止膜パターンを形成する段階と、
（ｃ）前記酸化防止膜パターンの側壁にシリコン膜よりなるスペーサを形成する段階と、
（ｄ）前記スペーサが形成された結果物の全面に窒化膜よりなる酸化防止用薄膜を形成する段階と、
（ｅ）全面に前記酸化防止用薄膜が形成されている結果物を酸化させて素子分離膜を形成する段階と、
（ｆ）前記酸化防止膜パターン及びパッド酸化膜を除去する段階と、
を含み、前記素子分離膜を形成する段階では、前記酸化防止用薄膜が酸化された後に前記半導体基板の表面のうち前記酸化防止膜パターンが存在しない部分及び前記スペーサの酸化が始まることを特徴とする半導体装置の素子分離方法。 - 前記（ｂ）段階と（ｃ）段階との間に、
（ｇ）露出した部分の前記パッド酸化膜を除去して前記半導体基板を露出させる段階と、
（ｈ）露出した部分の前記半導体基板の表面に酸化膜を形成する段階と、
をさらに含むことを特徴とする請求項１に記載の半導体装置の素子分離方法。 - 前記（ｇ）段階と（ｈ）段階との間に、前記パッド酸化膜の側面の一部を蝕刻してアンダーカットを形成する段階をさらに含むことを特徴とする請求項２に記載の半導体装置の素子分離方法。
- 前記スペーサを、単結晶シリコン、ポリシリコン及び非晶質シリコンよりなるグループから選ばれた何れか１つで形成することを特徴とする請求項１に記載の半導体装置の素子分離方法。
- 前記スペーサ上に蒸着される前記酸化防止用薄膜の厚さを前記パッド酸化膜上に蒸着される薄膜よりも厚く形成することを特徴とする請求項１に記載の半導体装置の素子分離方法。
- 前記酸化防止用薄膜を、ロードロックシステムを備えた装置を使用して形成することを特徴とする請求項１に記載の半導体装置の素子分離方法。
- 半導体基板に第１パッド酸化膜を形成する段階と、
前記第１パッド酸化膜上に、非活性領域の該第１パッド酸化膜を露出させる酸化防止膜パターンを形成する段階と、
露出した部分の前記第１パッド酸化膜を除去して非活性領域の前記半導体基板を露出させる段階と、
露出した部分の前記半導体基板を所定深さに蝕刻してリセスさせる段階と、
前記半導体基板のリセスされた領域に第２パッド酸化膜を形成する段階と、
前記酸化防止膜パターン及び第１パッド酸化膜の側壁にシリコン膜よりなるスペーサを形成する段階と、
前記スペーサが形成された結果物の全面に窒化膜よりなる酸化防止用薄膜を形成する段階と、
全面に前記酸化防止用薄膜が形成されている結果物を酸化させてフィールド酸化膜を形成する段階と、
前記第１パッド酸化膜及び酸化防止膜パターンを除去する段階と、
を含み、前記フィールド酸化膜を形成する段階では、前記酸化防止用薄膜が酸化された後に前記半導体基板の表面のうち前記酸化防止膜パターンが存在しない部分及び前記スペーサの酸化が始まることを特徴とする半導体装置の素子分離方法。 - 露出した前記半導体基板を蝕刻してリセスさせる段階の前に、前記第１パッド酸化膜の側面を所定量蝕刻してアンダーカットを形成する段階をさらに含むことを特徴とする請求項７に記載の半導体装置の素子分離方法。
- 露出した前記半導体基板を蝕刻してリセスさせる段階の後に、前記第１パッド酸化膜の側面を所定量蝕刻してアンダーカットを形成する段階をさらに含むことを特徴とする請求項７に記載の半導体装置の素子分離方法。
- 前記スペーサを、単結晶シリコン、ポリシリコン及び非晶質シリコンよりなるグループから選ばれた何れか１つで形成することを特徴とする請求項７に記載の半導体装置の素子分離方法。
- 前記スペーサ上に蒸着される前記酸化防止用薄膜の厚さを前記第２パッド酸化膜上に蒸着される薄膜よりも厚く形成することを特徴とする請求項７に記載の半導体装置の素子分離方法。
- 前記酸化防止用薄膜を、ロードロックシステムを備えた装置を使用して形成することを特徴とする請求項７に記載の半導体装置の素子分離方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960013470A KR100190036B1 (ko) | 1996-04-29 | 1996-04-29 | 반도체 소자의 분리 방법 |
| KR96-29884 | 1996-07-23 | ||
| KR96-13470 | 1996-07-23 | ||
| KR1019960029884A KR100190070B1 (ko) | 1996-07-23 | 1996-07-23 | 반도체장치의 소자분리 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1041290A JPH1041290A (ja) | 1998-02-13 |
| JP3933746B2 true JP3933746B2 (ja) | 2007-06-20 |
Family
ID=26631781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10475697A Expired - Fee Related JP3933746B2 (ja) | 1996-04-29 | 1997-04-22 | 半導体装置の素子分離方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5824594A (ja) |
| JP (1) | JP3933746B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100219043B1 (ko) * | 1996-12-20 | 1999-09-01 | 김영환 | 반도체 장치의 소자분리막 형성 방법 |
| KR100237630B1 (ko) * | 1997-03-24 | 2000-01-15 | 김영환 | 반도체 소자의 격리 구조 제조 방법 |
| KR100235950B1 (ko) * | 1997-06-26 | 1999-12-15 | 김영환 | 반도체 소자의 필드 산화막 제조방법 |
| KR100247939B1 (ko) * | 1997-09-08 | 2000-03-15 | 윤종용 | 화학기상증착에 의한 제2 패드산화막을 이용한 반도체장치의 소자분리방법 |
| TW413887B (en) * | 1999-06-09 | 2000-12-01 | Mosel Vitelic Inc | Method for forming trench-type power metal oxide semiconductor field effect transistor |
| US6727161B2 (en) | 2000-02-16 | 2004-04-27 | Cypress Semiconductor Corp. | Isolation technology for submicron semiconductor devices |
| US6613651B1 (en) * | 2000-09-05 | 2003-09-02 | Lsi Logic Corporation | Integrated circuit isolation system |
| US6740593B2 (en) * | 2002-01-25 | 2004-05-25 | Micron Technology, Inc. | Semiconductor processing methods utilizing low concentrations of reactive etching components |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02304927A (ja) * | 1989-05-19 | 1990-12-18 | Nec Corp | 半導体装置の製造方法 |
| JPH05182956A (ja) * | 1991-12-27 | 1993-07-23 | Sony Corp | 埋め込みｌｏｃｏｓ製造方法 |
| KR970003731B1 (ko) * | 1993-10-14 | 1997-03-21 | 엘지반도체 주식회사 | 반도체 장치의 소자 격리막 제조방법 |
| KR100187678B1 (ko) * | 1993-11-23 | 1999-06-01 | 김영환 | 반도체 장치의 소자 분리막 형성방법 |
| JP3422593B2 (ja) * | 1995-04-07 | 2003-06-30 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5629230A (en) * | 1995-08-01 | 1997-05-13 | Micron Technology, Inc. | Semiconductor processing method of forming field oxide regions on a semiconductor substrate utilizing a laterally outward projecting foot portion |
| US5658822A (en) * | 1996-03-29 | 1997-08-19 | Vanguard International Semiconductor Corporation | Locos method with double polysilicon/silicon nitride spacer |
-
1997
- 1997-04-14 US US08/837,208 patent/US5824594A/en not_active Expired - Lifetime
- 1997-04-22 JP JP10475697A patent/JP3933746B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5824594A (en) | 1998-10-20 |
| JPH1041290A (ja) | 1998-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7915173B2 (en) | Shallow trench isolation structure having reduced dislocation density | |
| US6121110A (en) | Trench isolation method for semiconductor device | |
| US5358893A (en) | Isolation method for semiconductor device | |
| JP2812811B2 (ja) | 半導体装置のフィールド酸化膜形成方法 | |
| JP2012033952A (ja) | 半導体素子分離方法 | |
| US5326715A (en) | Method for forming a field oxide film of a semiconductor device | |
| US20050247994A1 (en) | Shallow trench isolation structure and method | |
| JPH08293541A (ja) | 半導体装置の素子分離方法 | |
| US5629230A (en) | Semiconductor processing method of forming field oxide regions on a semiconductor substrate utilizing a laterally outward projecting foot portion | |
| US5424240A (en) | Method for the formation of field oxide film in semiconductor device | |
| JP3933746B2 (ja) | 半導体装置の素子分離方法 | |
| JP3262059B2 (ja) | 半導体装置の製造方法 | |
| US20060145288A1 (en) | Method of forming shallow trench isolation of semiconductor device | |
| JPH09120989A (ja) | スペーサを利用した半導体装置のトレンチの形成方法 | |
| JP2798057B2 (ja) | 半導体装置およびその製造方法 | |
| JP2896072B2 (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JP3104791B2 (ja) | 半導体装置の製造方法 | |
| JPH09326391A (ja) | 素子分離酸化膜の製造方法 | |
| KR100190070B1 (ko) | 반도체장치의 소자분리 방법 | |
| KR100204023B1 (ko) | 반도체 장치의 소자분리막 형성방법 | |
| JPH07211710A (ja) | 半導体デバイスの素子分離膜の形成方法 | |
| JP2000022153A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH11340315A (ja) | 半導体装置の製造方法 | |
| JPH07302791A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JP2762973B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050519 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061201 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070314 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |