JPH1041290A - 半導体装置及びその素子分離方法 - Google Patents
半導体装置及びその素子分離方法Info
- Publication number
- JPH1041290A JPH1041290A JP9104756A JP10475697A JPH1041290A JP H1041290 A JPH1041290 A JP H1041290A JP 9104756 A JP9104756 A JP 9104756A JP 10475697 A JP10475697 A JP 10475697A JP H1041290 A JPH1041290 A JP H1041290A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- pad oxide
- spacer
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 238000002955 isolation Methods 0.000 title claims description 52
- 239000010408 film Substances 0.000 claims abstract description 243
- 125000006850 spacer group Chemical group 0.000 claims abstract description 87
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 69
- 229920005591 polysilicon Polymers 0.000 claims abstract description 69
- 230000003647 oxidation Effects 0.000 claims abstract description 59
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 59
- 239000010409 thin film Substances 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 150000004767 nitrides Chemical class 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 32
- 239000003963 antioxidant agent Substances 0.000 claims description 29
- 230000003078 antioxidant effect Effects 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 6
- 230000003064 anti-oxidating effect Effects 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 2
- 210000003323 beak Anatomy 0.000 abstract 1
- 241000293849 Cordylanthus Species 0.000 description 12
- 238000000151 deposition Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- SVTBMSDMJJWYQN-UHFFFAOYSA-N 2-methylpentane-2,4-diol Chemical compound CC(O)CC(C)(C)O SVTBMSDMJJWYQN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】バーズビークの発生を抑制した素子分離方法を
提供する。 【解決手段】この素子分離方法は、半導体基板にパッド
酸化膜を形成する段階と、前記パッド酸化膜上に非活性
領域のパッド酸化膜を露出させる酸化防止膜パターンを
形成する段階と、前記酸化防止膜パターンの側壁にシリ
コン膜よりなるスペーサを形成する段階と、前記スペー
サが形成された結果物の全面に酸化防止用薄膜を形成す
る段階と、前記酸化防止用薄膜が形成された結果物を酸
化させ素子分離膜を形成する段階と、前記酸化防止膜パ
ターン及びパッド酸化膜を除去する段階とを含み、ポリ
シリコンスペーサ上に蒸着された酸化防止用薄膜の厚さ
とパッド酸化膜上に蒸着された酸化防止用薄膜の厚さの
差の分だけ、ポリシリコンスペーサが酸化されることを
遅延させて、バーズビークの発生を効果的に抑制すると
共にスペーサの厚さを自在に調節可能にする。
提供する。 【解決手段】この素子分離方法は、半導体基板にパッド
酸化膜を形成する段階と、前記パッド酸化膜上に非活性
領域のパッド酸化膜を露出させる酸化防止膜パターンを
形成する段階と、前記酸化防止膜パターンの側壁にシリ
コン膜よりなるスペーサを形成する段階と、前記スペー
サが形成された結果物の全面に酸化防止用薄膜を形成す
る段階と、前記酸化防止用薄膜が形成された結果物を酸
化させ素子分離膜を形成する段階と、前記酸化防止膜パ
ターン及びパッド酸化膜を除去する段階とを含み、ポリ
シリコンスペーサ上に蒸着された酸化防止用薄膜の厚さ
とパッド酸化膜上に蒸着された酸化防止用薄膜の厚さの
差の分だけ、ポリシリコンスペーサが酸化されることを
遅延させて、バーズビークの発生を効果的に抑制すると
共にスペーサの厚さを自在に調節可能にする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係り、特にシリコンスペーサと酸化防止用
薄膜を用いてバーズビークの発生を抑制した半導体装置
及び該半導体装置を製造するための素子分離方法に関す
る。
の製造方法に係り、特にシリコンスペーサと酸化防止用
薄膜を用いてバーズビークの発生を抑制した半導体装置
及び該半導体装置を製造するための素子分離方法に関す
る。
【０００２】
【従来の技術】半導体素子の集積度を高めるためには、
個々の素子の大きさを縮小する必要があり、これと共に
隣接した素子等を電気的に分離する素子分離領域の幅と
面積を小さくすることも非常に重要である。さらに、素
子分離領域の形成工程は、半導体装置の製造における初
期工程であり、活性領域の大きさ及び後工程の工程マー
ジンを左右するので、素子分離絶縁膜を平坦化し得る技
術が要求されている。従って、集積回路（ＩＣ）の登場
から現在に至るまで様々な素子分離方法等が提案されて
来た。
個々の素子の大きさを縮小する必要があり、これと共に
隣接した素子等を電気的に分離する素子分離領域の幅と
面積を小さくすることも非常に重要である。さらに、素
子分離領域の形成工程は、半導体装置の製造における初
期工程であり、活性領域の大きさ及び後工程の工程マー
ジンを左右するので、素子分離絶縁膜を平坦化し得る技
術が要求されている。従って、集積回路（ＩＣ）の登場
から現在に至るまで様々な素子分離方法等が提案されて
来た。
【０００３】半導体素子の製造における素子間分離を成
す方法は、選択的酸化による素子分離方法（LOCal Oxid
ation of Silicon、以下LOCOSという）とトレンチを用
いる方法とに大別される。
す方法は、選択的酸化による素子分離方法（LOCal Oxid
ation of Silicon、以下LOCOSという）とトレンチを用
いる方法とに大別される。
【０００４】一般的に半導体素子の製造に広く用いられ
るＬＯＣＯＳ法は、工程が簡単であるという利点はある
が、２５６ＭのＤＲＡＭ級以上のように高集積化された
素子においては、素子分離領域の幅が減少に伴って、酸
化時に発生するバーズビークによるパンチスルーや素子
分離膜の厚さの減少による影響が顕著となって、多くの
研究にも拘らずその限界点に至っている。
るＬＯＣＯＳ法は、工程が簡単であるという利点はある
が、２５６ＭのＤＲＡＭ級以上のように高集積化された
素子においては、素子分離領域の幅が減少に伴って、酸
化時に発生するバーズビークによるパンチスルーや素子
分離膜の厚さの減少による影響が顕著となって、多くの
研究にも拘らずその限界点に至っている。
【０００５】上記のＬＯＣＯＳ法の問題点を解決するた
めに提案されたトレンチを用いた素子分離方法は、素子
分離酸化膜の形成においてＬＯＣＯＳ法のように熱酸化
工程を採用しないため、熱酸化工程に起因して誘発され
る問題点等をある程度減らし得る。また、半導体基板に
トレンチを形成してその内部を酸化膜等の絶縁物質で充
填することにより、同一の素子分離幅であっても効果的
な素子分離深さを有するため、ＬＯＣＯＳ法よりも小さ
い素子分離領域を形成し得る。しかし、製造工程が複雑
で製造コストが高いという問題がある。
めに提案されたトレンチを用いた素子分離方法は、素子
分離酸化膜の形成においてＬＯＣＯＳ法のように熱酸化
工程を採用しないため、熱酸化工程に起因して誘発され
る問題点等をある程度減らし得る。また、半導体基板に
トレンチを形成してその内部を酸化膜等の絶縁物質で充
填することにより、同一の素子分離幅であっても効果的
な素子分離深さを有するため、ＬＯＣＯＳ法よりも小さ
い素子分離領域を形成し得る。しかし、製造工程が複雑
で製造コストが高いという問題がある。
【０００６】一方、 ＬＯＣＯＳ法を使用しながらバー
ズビークの発生を抑制しうる方法が、１９９４年のＩＤ
ＥＭ pp．679-682において、“A Highly Practical Mod
ified LOCOS Isolarion Technology for the 256Mbit D
RAM”として開示された。この方法を図１Ａ乃至図１Ｄ
に基づき詳しく説明する。
ズビークの発生を抑制しうる方法が、１９９４年のＩＤ
ＥＭ pp．679-682において、“A Highly Practical Mod
ified LOCOS Isolarion Technology for the 256Mbit D
RAM”として開示された。この方法を図１Ａ乃至図１Ｄ
に基づき詳しく説明する。
【０００７】図１Ａに示す工程では、半導体基板１０上
にストレス緩衝用のパッド酸化膜１５と酸化防止用の窒
化膜２０を順に形成した後に、写真蝕刻工程により非活
性領域に形成された窒化膜２０を除去することにより、
該非活性領域のパッド酸化膜１５を露出させる。
にストレス緩衝用のパッド酸化膜１５と酸化防止用の窒
化膜２０を順に形成した後に、写真蝕刻工程により非活
性領域に形成された窒化膜２０を除去することにより、
該非活性領域のパッド酸化膜１５を露出させる。
【０００８】図１Ｂに示す工程では、先ず、露出したパ
ッド酸化膜１５を除去して半導体基板１０を所定深さに
蝕刻してリセスさせた後に、熱酸化工程により、素子分
離膜が形成される領域の半導体基板１０上に薄い熱酸化
膜２５を形成する。次いで、結果物の全面にポリシリコ
ンを蒸着した後に、これを異方性蝕刻して窒化膜２０の
側壁にポリシリコンスペーサ３０を形成する。
ッド酸化膜１５を除去して半導体基板１０を所定深さに
蝕刻してリセスさせた後に、熱酸化工程により、素子分
離膜が形成される領域の半導体基板１０上に薄い熱酸化
膜２５を形成する。次いで、結果物の全面にポリシリコ
ンを蒸着した後に、これを異方性蝕刻して窒化膜２０の
側壁にポリシリコンスペーサ３０を形成する。
【０００９】図１Ｃに示す工程では、スペーサ３０の形
成された結果物に対して高温熱酸化工程を行って半導体
基板１０の非活性領域にフィールド酸化膜３５を形成す
る。
成された結果物に対して高温熱酸化工程を行って半導体
基板１０の非活性領域にフィールド酸化膜３５を形成す
る。
【００１０】図１Ｄに示す工程では、窒化膜２０及びパ
ッド酸化膜１５を除去し、犠牲酸化膜（図示せず）を成
長させた後に、フィールド酸化膜３５を平坦化すること
により最終的な素子分離膜３５’を形成する。
ッド酸化膜１５を除去し、犠牲酸化膜（図示せず）を成
長させた後に、フィールド酸化膜３５を平坦化すること
により最終的な素子分離膜３５’を形成する。
【００１１】上記のスペーサ３０を形成する物質として
ポリシリコン以外に窒化膜を使用し得るが、ポリシリコ
ンを使用すれば活性領域と素子分離領域間の段差を緩和
することでき、窒化膜を使用する場合に比べて漏れ電流
を減少させ得る利点がある。
ポリシリコン以外に窒化膜を使用し得るが、ポリシリコ
ンを使用すれば活性領域と素子分離領域間の段差を緩和
することでき、窒化膜を使用する場合に比べて漏れ電流
を減少させ得る利点がある。
【００１２】しかし、従来の方法は、ポリシリコンスペ
ーサの厚さに応じてバーズビークの大きさが敏感に変わ
る問題点がある。また、半導体素子の高集積化により素
子間分離領域の幅が狭くなり、これに伴ってスペーサの
厚さも薄くする必要があるが、スペーサの厚さが薄くな
るほどバーズビークが大きく成長するという問題点があ
る。
ーサの厚さに応じてバーズビークの大きさが敏感に変わ
る問題点がある。また、半導体素子の高集積化により素
子間分離領域の幅が狭くなり、これに伴ってスペーサの
厚さも薄くする必要があるが、スペーサの厚さが薄くな
るほどバーズビークが大きく成長するという問題点があ
る。
【００１３】
【発明が解決しょうとする課題】本発明は、例えば二重
のスペーサを用いてバーズビークの発生を効果的に抑制
することを目的とする。
のスペーサを用いてバーズビークの発生を効果的に抑制
することを目的とする。
【００１４】
【課題を解決するための手段】本発明に係る半導体装置
の素子分離方法は、（ａ）半導体基板にパッド酸化膜を
形成する段階と、（ｂ）前記パッド酸化膜上に非活性領
域のパッド酸化膜を露出させる酸化防止膜パターンを形
成する段階と、（ｃ）前記酸化防止膜パターンの側壁に
シリコン膜よりなるスペーサを形成する段階と、（ｄ）
前記スペーサが形成された結果物の全面に酸化防止用薄
膜を形成する段階と、（ｅ）前記酸化防止用薄膜が形成
された結果物を酸化させ素子分離膜を形成する段階と、
（ｆ）前記酸化防止膜パターン及びパッド酸化膜を除去
する段階とを含むことを特徴とする。
の素子分離方法は、（ａ）半導体基板にパッド酸化膜を
形成する段階と、（ｂ）前記パッド酸化膜上に非活性領
域のパッド酸化膜を露出させる酸化防止膜パターンを形
成する段階と、（ｃ）前記酸化防止膜パターンの側壁に
シリコン膜よりなるスペーサを形成する段階と、（ｄ）
前記スペーサが形成された結果物の全面に酸化防止用薄
膜を形成する段階と、（ｅ）前記酸化防止用薄膜が形成
された結果物を酸化させ素子分離膜を形成する段階と、
（ｆ）前記酸化防止膜パターン及びパッド酸化膜を除去
する段階とを含むことを特徴とする。
【００１５】前記（ｂ）段階と（ｃ）段階との間に、
（ｇ）前記露出されたパッド酸化膜を除去して半導体基
板を露出させる段階と、（ｈ）前記露出された半導体基
板の表面に酸化膜を形成する段階とを追加することが望
ましい。そして、前記（ｇ）段階と（ｈ）段階との間
に、前記パッド酸化膜の側面を一部蝕刻してアンダーカ
ットを形成する段階を追加することが望ましい。
（ｇ）前記露出されたパッド酸化膜を除去して半導体基
板を露出させる段階と、（ｈ）前記露出された半導体基
板の表面に酸化膜を形成する段階とを追加することが望
ましい。そして、前記（ｇ）段階と（ｈ）段階との間
に、前記パッド酸化膜の側面を一部蝕刻してアンダーカ
ットを形成する段階を追加することが望ましい。
【００１６】前記スペーサは、単結晶シリコン、ポリシ
リコン及び非晶質シリコンよりなるグループから選ばれ
た何れか１つで形成することが望ましい。
リコン及び非晶質シリコンよりなるグループから選ばれ
た何れか１つで形成することが望ましい。
【００１７】前記スペーサ上に蒸着される酸化防止用薄
膜の厚さを前記パッド酸化膜上に蒸着される薄膜より厚
く形成することが望ましい。そして、前記酸化防止用薄
膜は窒化膜として、ロードロックシステムを備えた装置
を使用して形成することが望ましい。
膜の厚さを前記パッド酸化膜上に蒸着される薄膜より厚
く形成することが望ましい。そして、前記酸化防止用薄
膜は窒化膜として、ロードロックシステムを備えた装置
を使用して形成することが望ましい。
【００１８】本発明に係る他の半導体装置の素子分離方
法は、半導体基板に第１パッド酸化膜を形成する段階
と、前記第１パッド酸化膜上に非活性領域の第１パッド
酸化膜を露出させる酸化防止膜パターンを形成する段階
と、前記露出された第１パッド酸化膜を除去して非活性
領域の半導体基板を露出させる段階と、露出された前記
半導体基板を所定深さに蝕刻してリセスさせる段階と、
半導体基板のリセスされた領域に第２パッド酸化膜を形
成する段階と、前記酸化防止膜パターン及び第１パッド
酸化膜の側壁にシリコン膜よりなるスペーサを形成する
段階と、前記スペーサが形成された結果物の全面に酸化
防止用薄膜を形成する段階と、前記酸化防止用薄膜が形
成された結果物を酸化させフィールド酸化膜を形成する
段階と、前記第１パッド酸化膜及び酸化防止膜パターン
を除去する段階とを含むことを特徴とする。
法は、半導体基板に第１パッド酸化膜を形成する段階
と、前記第１パッド酸化膜上に非活性領域の第１パッド
酸化膜を露出させる酸化防止膜パターンを形成する段階
と、前記露出された第１パッド酸化膜を除去して非活性
領域の半導体基板を露出させる段階と、露出された前記
半導体基板を所定深さに蝕刻してリセスさせる段階と、
半導体基板のリセスされた領域に第２パッド酸化膜を形
成する段階と、前記酸化防止膜パターン及び第１パッド
酸化膜の側壁にシリコン膜よりなるスペーサを形成する
段階と、前記スペーサが形成された結果物の全面に酸化
防止用薄膜を形成する段階と、前記酸化防止用薄膜が形
成された結果物を酸化させフィールド酸化膜を形成する
段階と、前記第１パッド酸化膜及び酸化防止膜パターン
を除去する段階とを含むことを特徴とする。
【００１９】前記露出された半導体基板を蝕刻してリセ
スさせる段階の前後に、前記第１パッド酸化膜の側面を
所定量蝕刻してアンダーカットを形成する段階を追加す
ることが望ましい。
スさせる段階の前後に、前記第１パッド酸化膜の側面を
所定量蝕刻してアンダーカットを形成する段階を追加す
ることが望ましい。
【００２０】前記スペーサは、単結晶シリコン、ポリシ
リコン及び非晶質シリコンよりなるグループから選ばれ
た何れか１つで形成することが望ましい。
リコン及び非晶質シリコンよりなるグループから選ばれ
た何れか１つで形成することが望ましい。
【００２１】前記酸化防止用薄膜は前記スペーサ上には
厚く形成し、露出された第２パッド酸化膜上には薄く蒸
着することが望ましい。そして、前記酸化防止用薄膜は
窒化膜で形成し、ロードロックシステムを備えた装置を
使用して形成することが望ましい。
厚く形成し、露出された第２パッド酸化膜上には薄く蒸
着することが望ましい。そして、前記酸化防止用薄膜は
窒化膜で形成し、ロードロックシステムを備えた装置を
使用して形成することが望ましい。
【００２２】本発明に係る半導体装置は、半導体基板上
に素子を形成した半導体装置であって、半導体基板上に
開口部を有する酸化防止膜パターンを形成して、該開口
部の形状により非活性領域を限定し、該酸化防止膜パタ
ーンの側壁にシリコン膜よりなるスペーサを形成し、そ
の結果物の全面に酸化防止用薄膜を形成し、その結果物
を酸化させて得られる酸化膜の下部の断面構造と実質的
に同一の下部の断面構造を有する素子分離膜を含むこと
を特徴とする。なお、本発明に係る半導体装置における
素子分離膜の断面構造は、製造方法により特定されてい
るが、本発明に係る半導体装置の技術的範囲には、他の
製造方法により得られる実質的に同一の断面構造を有す
る半導体装置が含まれる。
に素子を形成した半導体装置であって、半導体基板上に
開口部を有する酸化防止膜パターンを形成して、該開口
部の形状により非活性領域を限定し、該酸化防止膜パタ
ーンの側壁にシリコン膜よりなるスペーサを形成し、そ
の結果物の全面に酸化防止用薄膜を形成し、その結果物
を酸化させて得られる酸化膜の下部の断面構造と実質的
に同一の下部の断面構造を有する素子分離膜を含むこと
を特徴とする。なお、本発明に係る半導体装置における
素子分離膜の断面構造は、製造方法により特定されてい
るが、本発明に係る半導体装置の技術的範囲には、他の
製造方法により得られる実質的に同一の断面構造を有す
る半導体装置が含まれる。
【００２３】
【発明の実施の形態】以下、添付された図面に基づき本
発明の好適な実施の形態を詳しく説明する。
発明の好適な実施の形態を詳しく説明する。
【００２４】図２Ａ乃至図２Ｅは、本発明の第１実施例
を説明するための断面図である。
を説明するための断面図である。
【００２５】図２Ａは、活性領域を限定するパターンを
形成する段階を示す。
形成する段階を示す。
【００２６】この段階は、半導体基板４０上に薄い熱酸
化膜を成長させパッド酸化膜４５を形成する工程と、パ
ッド酸化膜４５上に窒化膜５０を形成する工程と、窒化
膜５０上に非活性領域の窒化膜を露出させるフォトレジ
ストパターン（図示せず）を形成する工程と、該フォト
レジストパターンをマスクとして使用して窒化膜５０を
乾式蝕刻することにより非活性領域のパッド酸化膜４５
を露出させる工程とを含む。
化膜を成長させパッド酸化膜４５を形成する工程と、パ
ッド酸化膜４５上に窒化膜５０を形成する工程と、窒化
膜５０上に非活性領域の窒化膜を露出させるフォトレジ
ストパターン（図示せず）を形成する工程と、該フォト
レジストパターンをマスクとして使用して窒化膜５０を
乾式蝕刻することにより非活性領域のパッド酸化膜４５
を露出させる工程とを含む。
【００２７】パッド酸化膜４５は、フィールド酸化膜の
形成のための熱酸化工程時において、基板４０に加えら
れるストレスを緩和するよう機能し、窒化膜５０は、フ
ィールド酸化膜の形成のための熱酸化工程時において、
活性領域の基板５０が酸化されることを防止するための
酸化防止膜として機能する。
形成のための熱酸化工程時において、基板４０に加えら
れるストレスを緩和するよう機能し、窒化膜５０は、フ
ィールド酸化膜の形成のための熱酸化工程時において、
活性領域の基板５０が酸化されることを防止するための
酸化防止膜として機能する。
【００２８】図２Ｂは、スペーサ５５を形成する段階を
示す。
示す。
【００２９】この段階は、非活性領域のパッド酸化膜４
５が露出した結果物上にシリコン膜、例えばポリシリコ
ンを蒸着する工程と、該シリコン膜を乾式蝕刻して窒化
膜５０の側壁にスペーサ５５を形成する工程とを含む。
５が露出した結果物上にシリコン膜、例えばポリシリコ
ンを蒸着する工程と、該シリコン膜を乾式蝕刻して窒化
膜５０の側壁にスペーサ５５を形成する工程とを含む。
【００３０】スペーサ５５は、ポリシリコンの他、例え
ば、単結晶シリコン、非晶質シリコン等により形成して
も良い。なお、以下の説明においては、ポリシリコンに
よりスペーサ５５を形成した場合について説明する。
ば、単結晶シリコン、非晶質シリコン等により形成して
も良い。なお、以下の説明においては、ポリシリコンに
よりスペーサ５５を形成した場合について説明する。
【００３１】ポリシリコンを乾式蝕刻する際には、過度
に蝕刻を行ってスペーサ５５の高さを低くする。スペー
サが高すぎると最終的な素子分離膜のエッジ部分が突出
し、ゲート膜上のストリンガ及びゲートオキサイド特性
の劣化が生じる。
に蝕刻を行ってスペーサ５５の高さを低くする。スペー
サが高すぎると最終的な素子分離膜のエッジ部分が突出
し、ゲート膜上のストリンガ及びゲートオキサイド特性
の劣化が生じる。
【００３２】スペーサ５５を形成する前に、図１Ｂに示
すように、非活性領域のパッド酸化膜を除去した後に、
半導体基板を一定深さにリセスさせてから熱酸化膜を形
成することもできる。
すように、非活性領域のパッド酸化膜を除去した後に、
半導体基板を一定深さにリセスさせてから熱酸化膜を形
成することもできる。
【００３３】図２Ｃは、酸化防止用薄膜６０を蒸着する
段階を示すものであって、ポリシリコンスペーサ５５が
形成された結果物の全面上に例えば１０ｎｍ以下の薄い
窒化膜を蒸着して酸化防止用薄膜６０を形成する。この
際、活性領域に形成された窒化膜５０及びポリシリコン
スペーサ５５上に蒸着される酸化防止用薄膜６０の厚さ
が、パッド酸化膜４５上に蒸着される酸化防止用薄膜６
０より厚く蒸着されるが、その理由は後述する。
段階を示すものであって、ポリシリコンスペーサ５５が
形成された結果物の全面上に例えば１０ｎｍ以下の薄い
窒化膜を蒸着して酸化防止用薄膜６０を形成する。この
際、活性領域に形成された窒化膜５０及びポリシリコン
スペーサ５５上に蒸着される酸化防止用薄膜６０の厚さ
が、パッド酸化膜４５上に蒸着される酸化防止用薄膜６
０より厚く蒸着されるが、その理由は後述する。
【００３４】酸化防止用薄膜６０を蒸着する装置として
は、ロードロックシステムを備えた装置が望ましい。そ
の理由は、ロードロックシステムのない装置を使用する
場合は、基板をローディングし蒸着装置の温度を高める
間にスペーサ５５上に自然酸化膜が成長するため、スペ
ーサ上に選択的に厚めの酸化防止用薄膜を蒸着すること
ができないからである。
は、ロードロックシステムを備えた装置が望ましい。そ
の理由は、ロードロックシステムのない装置を使用する
場合は、基板をローディングし蒸着装置の温度を高める
間にスペーサ５５上に自然酸化膜が成長するため、スペ
ーサ上に選択的に厚めの酸化防止用薄膜を蒸着すること
ができないからである。
【００３５】図２Ｄは、フィールド酸化膜を形成する段
階を示したものであって、酸化防止用薄膜６０が蒸着さ
れた結果物に対して熱酸化を行ってフィールド酸化膜６
５を形成する。この際、パッド酸化膜４５上に形成され
た酸化防止用薄膜６０が完全に酸化された後に、基板面
の一部が酸化され所望の厚さのフィールド酸化膜が形成
されるように酸化時間と工程条件を適切に調節する。
階を示したものであって、酸化防止用薄膜６０が蒸着さ
れた結果物に対して熱酸化を行ってフィールド酸化膜６
５を形成する。この際、パッド酸化膜４５上に形成され
た酸化防止用薄膜６０が完全に酸化された後に、基板面
の一部が酸化され所望の厚さのフィールド酸化膜が形成
されるように酸化時間と工程条件を適切に調節する。
【００３６】ポリシリコンスペーサ５５の上部にはパッ
ド酸化膜４５の上部より窒化膜が厚く蒸着されているの
で、ポリシリコンスペーサ５５は、酸化が始まってから
一定時間は酸化されないで、そのまま残ることになる。
そして、ポリシリコンスペーサ５５上に蒸着されていた
酸化防止用薄膜６０が完全に酸化された後に、スペーサ
５５と基板４０の双方が酸化される。しかし、パッド酸
化膜４５の上部には、ポリシリコンスペーサ５５の上部
よりも酸化防止用薄膜６０が薄く蒸着されているために
半導体基板４０の酸化が先に始まる。即ち、ポリシリコ
ンスペーサ５５上に蒸着された酸化防止用薄膜６０の厚
さとパッド酸化膜４５上に蒸着された酸化防止用薄膜６
０の厚さとの差の分だけ、ポリシリコンスペーサ５５が
酸化されることを遅延させることができる。
ド酸化膜４５の上部より窒化膜が厚く蒸着されているの
で、ポリシリコンスペーサ５５は、酸化が始まってから
一定時間は酸化されないで、そのまま残ることになる。
そして、ポリシリコンスペーサ５５上に蒸着されていた
酸化防止用薄膜６０が完全に酸化された後に、スペーサ
５５と基板４０の双方が酸化される。しかし、パッド酸
化膜４５の上部には、ポリシリコンスペーサ５５の上部
よりも酸化防止用薄膜６０が薄く蒸着されているために
半導体基板４０の酸化が先に始まる。即ち、ポリシリコ
ンスペーサ５５上に蒸着された酸化防止用薄膜６０の厚
さとパッド酸化膜４５上に蒸着された酸化防止用薄膜６
０の厚さとの差の分だけ、ポリシリコンスペーサ５５が
酸化されることを遅延させることができる。
【００３７】従来のポリシリコンスペーサを用いた素子
分離方法の場合では、ポリシリコンの早期酸化に起因し
てバーズビークの発生を充分に抑制できなかったが、こ
の実施例によれば、パッド酸化膜４５とポリシリコンス
ペーサ５５上に各々形成された酸化防止用薄膜６０の厚
さの差の分だけポリシリコンスペーサ５５の酸化を遅延
させ得るため、従来の問題点を解決することができる。
また、所望の厚さのフィールド酸化膜を形成するために
作用するパラメータが、従来はポリシリコンスペーサの
厚さであったが、この実施例ではパッド酸化膜上に形成
される酸化防止用薄膜の厚さであるので、ポリシリコン
スペーサの厚さを自在に調節することができる。
分離方法の場合では、ポリシリコンの早期酸化に起因し
てバーズビークの発生を充分に抑制できなかったが、こ
の実施例によれば、パッド酸化膜４５とポリシリコンス
ペーサ５５上に各々形成された酸化防止用薄膜６０の厚
さの差の分だけポリシリコンスペーサ５５の酸化を遅延
させ得るため、従来の問題点を解決することができる。
また、所望の厚さのフィールド酸化膜を形成するために
作用するパラメータが、従来はポリシリコンスペーサの
厚さであったが、この実施例ではパッド酸化膜上に形成
される酸化防止用薄膜の厚さであるので、ポリシリコン
スペーサの厚さを自在に調節することができる。
【００３８】図２Ｅは、最終的なフィールド酸化膜を形
成する段階を示したものであって、活性領域上に積層さ
れた窒化膜５０及びパッド酸化膜４５を順に除去するこ
とにより、最終的なフィールド酸化膜６５’が得られ
る。
成する段階を示したものであって、活性領域上に積層さ
れた窒化膜５０及びパッド酸化膜４５を順に除去するこ
とにより、最終的なフィールド酸化膜６５’が得られ
る。
【００３９】図３及び図４は、シリコン膜と酸化膜上に
夫々窒化膜を蒸着した場合に、両者において窒化膜の成
長度がことなることを示すグラフである。
夫々窒化膜を蒸着した場合に、両者において窒化膜の成
長度がことなることを示すグラフである。
【００４０】図３は、酸化膜とシリコン膜上に各々窒化
膜を蒸着した後に、エリプソメータ（Ellipsometer）を
使用して、蒸着された窒化膜の厚さを計測した結果を示
したグラフであって、酸化膜上に蒸着される窒化膜の厚
さ（ｂ）よりもシリコン膜上に蒸着される窒化膜の厚さ
（ａ）の方が厚いことを示す。
膜を蒸着した後に、エリプソメータ（Ellipsometer）を
使用して、蒸着された窒化膜の厚さを計測した結果を示
したグラフであって、酸化膜上に蒸着される窒化膜の厚
さ（ｂ）よりもシリコン膜上に蒸着される窒化膜の厚さ
（ａ）の方が厚いことを示す。
【００４１】図４は、ベアウェハ、酸化膜及びシリコン
膜上に蒸着された窒化膜の厚さとフィールド酸化膜の成
長度との関係を示すグラフである。具体的には、このグ
ラフは、６ｎｍ厚の酸化膜（ｃ）、 ５００ｎｍ厚のポ
リシリコン膜（ｄ）、ベアウェハ（ｅ）上に窒化膜を厚
さ３ｎｍから６ｎｍまで０．５ｎｍ刻みで増加させて蒸
着した後にフィールド酸化膜を成長させた際のその成長
度を比較したものである。
膜上に蒸着された窒化膜の厚さとフィールド酸化膜の成
長度との関係を示すグラフである。具体的には、このグ
ラフは、６ｎｍ厚の酸化膜（ｃ）、 ５００ｎｍ厚のポ
リシリコン膜（ｄ）、ベアウェハ（ｅ）上に窒化膜を厚
さ３ｎｍから６ｎｍまで０．５ｎｍ刻みで増加させて蒸
着した後にフィールド酸化膜を成長させた際のその成長
度を比較したものである。
【００４２】このグラフに示すように、ベアウェハ
（ｅ）またはポリシリコン膜（ｄ）上に窒化膜を蒸着し
た場合は、フィールド酸化膜の成長が相対的に遅いこと
がわかる。
（ｅ）またはポリシリコン膜（ｄ）上に窒化膜を蒸着し
た場合は、フィールド酸化膜の成長が相対的に遅いこと
がわかる。
【００４３】図３及び図４に示す結果から、酸化膜上に
蒸着される窒化膜の厚さよりもベアウェハ又はポリシリ
コン膜上に蒸着される窒化膜の厚さが厚くなり、結果と
して、酸化膜上に形成されるフィールド酸化膜は、ベア
ウェハ又はポリシリコン膜上に形成されるフィールド酸
化膜よりも厚さが薄いことがわかる。すなわち、図２Ｃ
に示す段階において、ポリシリコンスペーサ５５上に蒸
着される酸化防止用薄膜（窒化膜）６０の厚さが、パッ
ド酸化膜４５上に蒸着される酸化防止用薄膜６０よりも
厚くなる。
蒸着される窒化膜の厚さよりもベアウェハ又はポリシリ
コン膜上に蒸着される窒化膜の厚さが厚くなり、結果と
して、酸化膜上に形成されるフィールド酸化膜は、ベア
ウェハ又はポリシリコン膜上に形成されるフィールド酸
化膜よりも厚さが薄いことがわかる。すなわち、図２Ｃ
に示す段階において、ポリシリコンスペーサ５５上に蒸
着される酸化防止用薄膜（窒化膜）６０の厚さが、パッ
ド酸化膜４５上に蒸着される酸化防止用薄膜６０よりも
厚くなる。
【００４４】図５Ａ乃至図５Ｆは、本発明の第２実施例
を説明するための断面図である。
を説明するための断面図である。
【００４５】図５Ａは、活性領域を限定するパターンを
形成する段階を示す。この段階は、半導体基板４０上に
薄い熱酸化膜を成長させて第１パッド酸化膜４５を形成
する工程と、第１パッド酸化膜４５上に窒化膜５０を形
成する工程と、窒化膜５０上に非活性領域上の窒化膜を
露出させるフォトレジストパターン（図示せず）を形成
する工程と、該フォトレジストパターンをマスクとして
使用して窒化膜５０を乾式蝕刻することにより非活性領
域の第１パッド酸化膜４５を露出させる工程とを含む。
形成する段階を示す。この段階は、半導体基板４０上に
薄い熱酸化膜を成長させて第１パッド酸化膜４５を形成
する工程と、第１パッド酸化膜４５上に窒化膜５０を形
成する工程と、窒化膜５０上に非活性領域上の窒化膜を
露出させるフォトレジストパターン（図示せず）を形成
する工程と、該フォトレジストパターンをマスクとして
使用して窒化膜５０を乾式蝕刻することにより非活性領
域の第１パッド酸化膜４５を露出させる工程とを含む。
【００４６】図５Ｂは、トレンチ及びアンダカット７０
を形成する段階を示す。この段階は、前記フォトレジス
トパターンを除去する工程と、窒化膜５０をマスクとし
て使用して非活性領域の第１パッド酸化膜４５を除去し
て半導体基板４０の表面を露出させる工程と、露出され
た半導体基板４０を所定深さに蝕刻してリセスさせる工
程と、第１パッド酸化膜４５の側面を蝕刻してアンダー
カット７０を形成する工程とを含む。
を形成する段階を示す。この段階は、前記フォトレジス
トパターンを除去する工程と、窒化膜５０をマスクとし
て使用して非活性領域の第１パッド酸化膜４５を除去し
て半導体基板４０の表面を露出させる工程と、露出され
た半導体基板４０を所定深さに蝕刻してリセスさせる工
程と、第１パッド酸化膜４５の側面を蝕刻してアンダー
カット７０を形成する工程とを含む。
【００４７】ここで、半導体基板４０は、１００ｎｍ以
下の深さに蝕刻することが望ましい。このように一定深
さに半導体基板をリセスさせるのは素子分離長さ（isol
ation length）を延ばすためのものであるが、半導体基
板をリセスさせずに、そのままパッド酸化膜４５の側面
を蝕刻してアンダーカット７０を形成することもでき
る。図６は、半導体基板４０をリセスさせずに、そのま
まアンダーカット７０を形成した状態を示す断面図であ
る。
下の深さに蝕刻することが望ましい。このように一定深
さに半導体基板をリセスさせるのは素子分離長さ（isol
ation length）を延ばすためのものであるが、半導体基
板をリセスさせずに、そのままパッド酸化膜４５の側面
を蝕刻してアンダーカット７０を形成することもでき
る。図６は、半導体基板４０をリセスさせずに、そのま
まアンダーカット７０を形成した状態を示す断面図であ
る。
【００４８】アンダーカット７０は、第１パッド酸化膜
４５の露出された側面を等方性蝕刻することにより形成
することができる。
４５の露出された側面を等方性蝕刻することにより形成
することができる。
【００４９】また、半導体基板をリセスさせるための蝕
刻工程時において、蝕刻マスクとしてフォトレジストを
使用することもできる。一般的に、窒化膜とシリコン膜
との間の蝕刻選択比は低いため、窒化膜をマスクとして
使用して半導体基板をリセスさせると窒化膜の消耗も相
当に発生し得る。従って、活性領域を限定する工程の後
に、露出された第１パッド酸化膜を蝕刻して半導体基板
を一定量だけリセスさせてからフォトレジストパターン
を除去することにより、窒化膜の消耗を防止することも
有効である。
刻工程時において、蝕刻マスクとしてフォトレジストを
使用することもできる。一般的に、窒化膜とシリコン膜
との間の蝕刻選択比は低いため、窒化膜をマスクとして
使用して半導体基板をリセスさせると窒化膜の消耗も相
当に発生し得る。従って、活性領域を限定する工程の後
に、露出された第１パッド酸化膜を蝕刻して半導体基板
を一定量だけリセスさせてからフォトレジストパターン
を除去することにより、窒化膜の消耗を防止することも
有効である。
【００５０】図５Ｃはスペーサ５５を形成する段階を示
す。この段階は、半導体基板の露出された領域に薄い熱
酸化膜を成長させて第２パッド酸化膜７５を形成する工
程と、その結果物上にポリシリコン膜を蒸着する工程
と、ポリシリコン膜をエッチングバックして窒化膜５０
及び第１パッド酸化膜４５の側壁にスペーサ５５を形成
する工程とを含む。
す。この段階は、半導体基板の露出された領域に薄い熱
酸化膜を成長させて第２パッド酸化膜７５を形成する工
程と、その結果物上にポリシリコン膜を蒸着する工程
と、ポリシリコン膜をエッチングバックして窒化膜５０
及び第１パッド酸化膜４５の側壁にスペーサ５５を形成
する工程とを含む。
【００５１】ここで、後続工程で平坦化を容易にするた
めには、ポリシリコン膜をエッチングバックする際に適
当量のオーバーエッチングを行ってスペーサ５５の高さ
を低めることが望ましい。また、スペーサ５５は、ポリ
シリコンの他、例えば、単結晶シリコン、非晶質シリコ
ン等により形成しても良い。
めには、ポリシリコン膜をエッチングバックする際に適
当量のオーバーエッチングを行ってスペーサ５５の高さ
を低めることが望ましい。また、スペーサ５５は、ポリ
シリコンの他、例えば、単結晶シリコン、非晶質シリコ
ン等により形成しても良い。
【００５２】図５Ｄは、酸化防止用薄膜６０を蒸着する
段階を示す。この段階では、ポリシリコンスペーサ５５
が形成された結果物の全面に例えば１０ｎｍ以下の薄い
窒化膜を蒸着して酸化防止用薄膜６０を形成する。この
際、活性領域の半導体基板上に形成された窒化膜５０及
びポリシリコンスペーサ５５上に蒸着される酸化防止用
薄膜６０の厚さが、第２パッド酸化膜７５上に蒸着され
る酸化防止用薄膜６０の厚さより厚く蒸着されるが、そ
の理由は前述の通りである（図３及び図４並びにその説
明を参照）。
段階を示す。この段階では、ポリシリコンスペーサ５５
が形成された結果物の全面に例えば１０ｎｍ以下の薄い
窒化膜を蒸着して酸化防止用薄膜６０を形成する。この
際、活性領域の半導体基板上に形成された窒化膜５０及
びポリシリコンスペーサ５５上に蒸着される酸化防止用
薄膜６０の厚さが、第２パッド酸化膜７５上に蒸着され
る酸化防止用薄膜６０の厚さより厚く蒸着されるが、そ
の理由は前述の通りである（図３及び図４並びにその説
明を参照）。
【００５３】図５Ｅは、フィールド酸化膜６５を形成す
る段階を示す。この段階では、酸化防止用薄膜６０が蒸
着された結果物に対して熱酸化を行ってフィールド酸化
膜６５を形成する。この際、第２パッド酸化膜７５上に
形成された酸化防止用薄膜が完全に酸化された後に基板
が酸化されて所望の厚さのフィールド酸化膜が形成され
るように酸化時間と工程条件を適切に調節する。
る段階を示す。この段階では、酸化防止用薄膜６０が蒸
着された結果物に対して熱酸化を行ってフィールド酸化
膜６５を形成する。この際、第２パッド酸化膜７５上に
形成された酸化防止用薄膜が完全に酸化された後に基板
が酸化されて所望の厚さのフィールド酸化膜が形成され
るように酸化時間と工程条件を適切に調節する。
【００５４】ポリシリコンスペーサ５５の上部には第２
パッド酸化膜７５の上部より酸化防止用薄膜が厚く蒸着
されている。従って、ポリシリコンスペーサ５５は、酸
化が始まってから一定時間は酸化されないで、そのまま
残ることになる。そして、ポリシリコンスペーサ５５上
に蒸着されていた酸化防止用薄膜６０が完全に酸化され
た後に、ポリシリコンスペーサ５５と基板４０の双方が
酸化される。従って、ポリシリコンスペーサ５５の厚さ
を薄く形成してもポリシリコンスペーサ５５と第２パッ
ド酸化膜７５に蒸着される酸化防止用薄膜６０の厚さの
差の分だけ、ポリシリコンスペーサ５５が酸化されるこ
とを遅延させることができ、結果として、バーズビーク
を効果的に制御しうる。
パッド酸化膜７５の上部より酸化防止用薄膜が厚く蒸着
されている。従って、ポリシリコンスペーサ５５は、酸
化が始まってから一定時間は酸化されないで、そのまま
残ることになる。そして、ポリシリコンスペーサ５５上
に蒸着されていた酸化防止用薄膜６０が完全に酸化され
た後に、ポリシリコンスペーサ５５と基板４０の双方が
酸化される。従って、ポリシリコンスペーサ５５の厚さ
を薄く形成してもポリシリコンスペーサ５５と第２パッ
ド酸化膜７５に蒸着される酸化防止用薄膜６０の厚さの
差の分だけ、ポリシリコンスペーサ５５が酸化されるこ
とを遅延させることができ、結果として、バーズビーク
を効果的に制御しうる。
【００５５】図５Ｆは、最終的なフィールド酸化膜を形
成する段階を示す。この段階では、活性領域に積層され
た窒化膜５０及び第１パッド酸化膜４５を順に除去する
ことにより、最終的なフィールド酸化膜６５’を形成す
る。
成する段階を示す。この段階では、活性領域に積層され
た窒化膜５０及び第１パッド酸化膜４５を順に除去する
ことにより、最終的なフィールド酸化膜６５’を形成す
る。
【００５６】図７Ａは、本発明を適用してフィールド酸
化膜を形成する際に、フィールド酸化膜が１２０ｎｍほ
ど形成された状態を観測した走査形電子顕微鏡（SEM）
写真である。この写真より、絶縁膜が形成される非活性
領域にはフィールド酸化膜が正常に成長したが、ポリシ
リコンスペーサは酸化されずにそのまま残っていること
がわかる。これはポリシリコンスペーサ上には酸化防止
用薄膜がパッド酸化膜上より厚く蒸着されていて一定時
間酸化が抑制されるからである。
化膜を形成する際に、フィールド酸化膜が１２０ｎｍほ
ど形成された状態を観測した走査形電子顕微鏡（SEM）
写真である。この写真より、絶縁膜が形成される非活性
領域にはフィールド酸化膜が正常に成長したが、ポリシ
リコンスペーサは酸化されずにそのまま残っていること
がわかる。これはポリシリコンスペーサ上には酸化防止
用薄膜がパッド酸化膜上より厚く蒸着されていて一定時
間酸化が抑制されるからである。
【００５７】図７Ｂは、フィールド酸化膜が２００ｎｍ
ほど形成された状態を観測したSEM写真である。この写
真より、ポリシリコンスペーサの酸化が始まり、活性領
域に形成された窒化膜の側面にのみポリシリコンが一部
残っていることがわかる。
ほど形成された状態を観測したSEM写真である。この写
真より、ポリシリコンスペーサの酸化が始まり、活性領
域に形成された窒化膜の側面にのみポリシリコンが一部
残っていることがわかる。
【００５８】図８Ａ及び図８Ｂは、５０ｎｍ厚のポリシ
リコンでスペーサを形成した後に、フィールド酸化膜が
３００ｎｍほど形成された状態のSEM写真であって、図
８Ａは、ポリシリコンスペーサのみを形成した結果であ
り、図８Ｂは、ポリシリコンスペーサの形成後に一定厚
の窒化膜を蒸着してから酸化を行った結果である。窒化
膜を蒸着した方が、バーズビーク発生の抑制能力に優れ
ていることがわかる。フィールド酸化膜が形成される非
活性領域には窒化膜がほとんど蒸着されないため、非活
性領域においては酸化工程の初期から酸化が進行する。
リコンでスペーサを形成した後に、フィールド酸化膜が
３００ｎｍほど形成された状態のSEM写真であって、図
８Ａは、ポリシリコンスペーサのみを形成した結果であ
り、図８Ｂは、ポリシリコンスペーサの形成後に一定厚
の窒化膜を蒸着してから酸化を行った結果である。窒化
膜を蒸着した方が、バーズビーク発生の抑制能力に優れ
ていることがわかる。フィールド酸化膜が形成される非
活性領域には窒化膜がほとんど蒸着されないため、非活
性領域においては酸化工程の初期から酸化が進行する。
【００５９】以上のように、本発明の好適な実施例に係
る素子分離方法によれば、同一工程でシリコン膜及び酸
化膜上に蒸着される窒化膜の厚さが異なることを用い
て、ポリシリコンスペーサの上部に比べて非活性領域に
選択的に窒化膜を薄く形成する。従って、ポリシリコン
スペーサ上に蒸着される窒化膜の厚さとパッド酸化膜上
に蒸着される窒化膜の厚さの差の分だけポリシリコンス
ペーサが酸化されることを遅延させることができる。
る素子分離方法によれば、同一工程でシリコン膜及び酸
化膜上に蒸着される窒化膜の厚さが異なることを用い
て、ポリシリコンスペーサの上部に比べて非活性領域に
選択的に窒化膜を薄く形成する。従って、ポリシリコン
スペーサ上に蒸着される窒化膜の厚さとパッド酸化膜上
に蒸着される窒化膜の厚さの差の分だけポリシリコンス
ペーサが酸化されることを遅延させることができる。
【００６０】従来、ポリシリコンスペーサを用いた素子
分離方法においては、ポリシリコンの早期酸化に起因し
てバーズビークの発生を十分に抑制できなかったが、本
発明の好適な実施例によれば、バーズビークの発生を効
果的に抑制することができる。
分離方法においては、ポリシリコンの早期酸化に起因し
てバーズビークの発生を十分に抑制できなかったが、本
発明の好適な実施例によれば、バーズビークの発生を効
果的に抑制することができる。
【００６１】また、所望の厚さのフィールド酸化膜を形
成するために作用するパラメータが、従来はポリシリコ
ンスペーサの厚さであったが、上記の実施例ではパッド
酸化膜上に形成される窒化膜の厚さであるので、ポリシ
リコンスペーサの厚さを自在に調節することができる。
成するために作用するパラメータが、従来はポリシリコ
ンスペーサの厚さであったが、上記の実施例ではパッド
酸化膜上に形成される窒化膜の厚さであるので、ポリシ
リコンスペーサの厚さを自在に調節することができる。
【００６２】また、ポリシリコンスペーサの厚さを薄く
形成することができるため、フィールド酸化膜の形成工
程において、開口した非活性領域が大きくなり、フィー
ルド酸化膜の厚さの減少が抑えられ、電気的に優れた特
性を有する素子を形成することができる。
形成することができるため、フィールド酸化膜の形成工
程において、開口した非活性領域が大きくなり、フィー
ルド酸化膜の厚さの減少が抑えられ、電気的に優れた特
性を有する素子を形成することができる。
【００６３】本発明は、上記の実施例に限定されず、本
発明の技術的思想の範囲内において様々な変形が可能で
ある。
発明の技術的思想の範囲内において様々な変形が可能で
ある。
【００６４】
【発明の効果】本発明に拠れば、バーズビークの発生を
効果的に抑制することができる。
効果的に抑制することができる。
【００６５】
【図１Ａ】従来のポリシリコンスペーサを用いた素子分
離方法を説明するための断面図である。
離方法を説明するための断面図である。
【図１Ｂ】従来のポリシリコンスペーサを用いた素子分
離方法を説明するための断面図である。
離方法を説明するための断面図である。
【図１Ｃ】従来のポリシリコンスペーサを用いた素子分
離方法を説明するための断面図である。
離方法を説明するための断面図である。
【図１Ｄ】従来のポリシリコンスペーサを用いた素子分
離方法を説明するための断面図である。
離方法を説明するための断面図である。
【図２Ａ】本発明の第１実施例に係る半導体装置の素子
分離方法を説明するための断面図である。
分離方法を説明するための断面図である。
【図２Ｂ】本発明の第１実施例に係る半導体装置の素子
分離方法を説明するための断面図である。
分離方法を説明するための断面図である。
【図２Ｃ】本発明の第１実施例に係る半導体装置の素子
分離方法を説明するための断面図である。
分離方法を説明するための断面図である。
【図２Ｄ】本発明の第１実施例に係る半導体装置の素子
分離方法を説明するための断面図である。
分離方法を説明するための断面図である。
【図２Ｅ】本発明の第１実施例に係る半導体装置の素子
分離方法を説明するための断面図である。
分離方法を説明するための断面図である。
【図３】酸化膜とシリコン膜上に各々蒸着された窒化膜
の厚さをエリプソメータを使用して測定した結果を示す
グラフである。
の厚さをエリプソメータを使用して測定した結果を示す
グラフである。
【図４】ベアウェーハ、酸化膜及びポリシリコン膜上で
の窒化膜の酸化抑制力（耐酸化性）を観察した結果を示
すグラフである。
の窒化膜の酸化抑制力（耐酸化性）を観察した結果を示
すグラフである。
【図５Ａ】本発明の第２実施例に係る半導体装置の素子
分離方法を説明するための断面図である。
分離方法を説明するための断面図である。
【図５Ｂ】本発明の第２実施例に係る半導体装置の素子
分離方法を説明するための断面図である。
分離方法を説明するための断面図である。
【図５Ｃ】本発明の第２実施例に係る半導体装置の素子
分離方法を説明するための断面図である。
分離方法を説明するための断面図である。
【図５Ｄ】本発明の第２実施例に係る半導体装置の素子
分離方法を説明するための断面図である。
分離方法を説明するための断面図である。
【図５Ｅ】本発明の第２実施例に係る半導体装置の素子
分離方法を説明するための断面図である。
分離方法を説明するための断面図である。
【図５Ｆ】本発明の第２実施例に係る半導体装置の素子
分離方法を説明するための断面図である。
分離方法を説明するための断面図である。
【図６】本発明の第３実施例を示す断面図である。
【図７Ａ】本発明の実施例の効果を説明するためのＳＥ
Ｍ写真である。
Ｍ写真である。
【図７Ｂ】本発明の実施例の効果を説明するためのＳＥ
Ｍ写真である。
Ｍ写真である。
【図８Ａ】本発明の実施例の効果を説明するためのＳＥ
Ｍ写真である。
Ｍ写真である。
【図８Ｂ】本発明の実施例の効果を説明するためのＳＥ
Ｍ写真である。
Ｍ写真である。
１０ 半導体基板 １５ パッド酸化膜 ２０ 窒化膜 ２５ 熱酸化膜 ３０ スペーサ ３５ フィールド酸化膜 ３５’ 素子分離膜 ４０ 半導体基板 ４５ パッド酸化膜 ５０ 窒化膜 ５５ スペーサ ６０ 酸化防止用薄膜 ６５，６５’ フィールド酸化膜 ７０ アンダカット ７５ 第２パッド酸化膜
Claims (15)
- 【請求項１】 （ａ）半導体基板にパッド酸化膜を形成
する段階と、 （ｂ）前記パッド酸化膜上に非活性領域のパッド酸化膜
が露出した酸化防止膜パターンを形成する段階と、 （ｃ）前記酸化防止膜パターンの側壁にシリコン膜より
なるスペーサを形成する段階と、 （ｄ）前記スペーサが形成された結果物の全面に酸化防
止用薄膜を形成する段階と、 （ｅ）前記酸化防止用薄膜が形成された結果物を酸化さ
せて素子分離膜を形成する段階と、 （ｆ）前記酸化防止膜パターン及びパッド酸化膜を除去
する段階と、 を含むことを特徴とする半導体装置の素子分離方法。 - 【請求項２】 前記（ｂ）段階と（ｃ）段階との間に、 （ｇ）露出した部分の前記パッド酸化膜を除去して半導
体基板を露出させる段階と、 （ｈ）露出した部分の前記半導体基板の表面に酸化膜を
形成する段階と、 をさらに含むことを特徴とする請求項１に記載の半導体
装置の素子分離方法。 - 【請求項３】 前記（ｇ）段階と（ｈ）段階との間に、
前記パッド酸化膜の側面の一部を蝕刻してアンダーカッ
トを形成する段階をさらに含むことを特徴とする請求項
２に記載の半導体装置の素子分離方法。 - 【請求項４】 前記スペーサを、単結晶シリコン、ポリ
シリコン及び非晶質シリコンよりなるグループから選ば
れた何れか１つで形成することを特徴とする請求項１に
記載の半導体装置の素子分離方法。 - 【請求項５】 前記スペーサ上に蒸着される酸化防止用
薄膜の厚さを前記パッド酸化膜上に蒸着される薄膜より
も厚く形成することを特徴とする請求項１に記載の半導
体装置の素子分離方法。 - 【請求項６】 前記酸化防止用薄膜を窒化膜で形成する
ことを特徴とする請求項１に記載の半導体装置の素子分
離方法。 - 【請求項７】 前記酸化防止用薄膜を、ロードロックシ
ステムを備えた装置を使用して形成することを特徴とす
る請求項１に記載の半導体装置の素子分離方法。 - 【請求項８】 半導体基板に第１パッド酸化膜を形成す
る段階と、 前記第１パッド酸化膜上に、非活性領域の該第１パッド
酸化膜が露出させる酸化防止膜パターンを形成する段階
と、 露出した部分の前記第１パッド酸化膜を除去して非活性
領域の半導体基板を露出させる段階と、 露出した部分の前記半導体基板を所定深さに蝕刻してリ
セスさせる段階と、 前記半導体基板のリセスされた領域に第２パッド酸化膜
を形成する段階と、 前記酸化防止膜パターン及び第１パッド酸化膜の側壁に
シリコン膜よりなるスペーサを形成する段階と、 前記スペーサが形成された結果物の全面に酸化防止用薄
膜を形成する段階と、 前記酸化防止用薄膜が形成された結果物を酸化させてフ
ィールド酸化膜を形成する段階と、 前記第１パッド酸化膜及び酸化防止膜パターンを除去す
る段階と、 を含むことを特徴とする半導体装置の素子分離方法。 - 【請求項９】 露出した前記半導体基板を蝕刻してリセ
スさせる段階の前に、前記第１パッド酸化膜の側面を所
定量蝕刻してアンダーカットを形成する段階をさらに含
むことを特徴とする請求項８に記載の半導体装置の素子
分離方法。 - 【請求項１０】 露出した前記半導体基板を蝕刻してリ
セスさせる段階の後に、前記第１パッド酸化膜の側面を
所定量蝕刻してアンダーカットを形成する段階をさらに
含むことを特徴とする請求項８に記載の半導体装置の素
子分離方法。 - 【請求項１１】 前記スペーサを、単結晶シリコン、ポ
リシリコン及び非晶質シリコンよりなるグループから選
ばれた何れか１つで形成することを特徴とする請求項８
に記載の半導体装置の素子分離方法。 - 【請求項１２】 前記スペーサ上に蒸着される酸化防止
用薄膜の厚さを前記第２パッド酸化膜上に蒸着される薄
膜よりも厚く形成することを特徴とする請求項８に記載
の半導体装置の素子分離方法。 - 【請求項１３】 前記酸化防止用薄膜を窒化膜で形成す
ることを特徴とする請求項８に記載の半導体装置の素子
分離方法。 - 【請求項１４】 前記酸化防止用薄膜を、ロードロック
システムを備えた装置を使用して形成することを特徴と
する請求項８に記載の半導体装置の素子分離方法。 - 【請求項１５】 半導体基板上に素子を形成した半導体
装置であって、半導体基板上に開口部を有する酸化防止
膜パターンを形成して、該開口部の形状により非活性領
域を限定し、該酸化防止膜パターンの側壁にシリコン膜
よりなるスペーサを形成し、その結果物の全面に酸化防
止用薄膜を形成し、その結果物を酸化させて得られる酸
化膜の下部の断面構造と実質的に同一の下部の断面構造
を有する素子分離膜を含むことを特徴とする半導体装
置。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960013470A KR100190036B1 (ko) | 1996-04-29 | 1996-04-29 | 반도체 소자의 분리 방법 |
| KR96-29884 | 1996-07-23 | ||
| KR96-13470 | 1996-07-23 | ||
| KR1019960029884A KR100190070B1 (ko) | 1996-07-23 | 1996-07-23 | 반도체장치의 소자분리 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1041290A true JPH1041290A (ja) | 1998-02-13 |
| JP3933746B2 JP3933746B2 (ja) | 2007-06-20 |
Family
ID=26631781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10475697A Expired - Fee Related JP3933746B2 (ja) | 1996-04-29 | 1997-04-22 | 半導体装置の素子分離方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5824594A (ja) |
| JP (1) | JP3933746B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100219043B1 (ko) * | 1996-12-20 | 1999-09-01 | 김영환 | 반도체 장치의 소자분리막 형성 방법 |
| KR100237630B1 (ko) * | 1997-03-24 | 2000-01-15 | 김영환 | 반도체 소자의 격리 구조 제조 방법 |
| KR100235950B1 (ko) * | 1997-06-26 | 1999-12-15 | 김영환 | 반도체 소자의 필드 산화막 제조방법 |
| KR100247939B1 (ko) * | 1997-09-08 | 2000-03-15 | 윤종용 | 화학기상증착에 의한 제2 패드산화막을 이용한 반도체장치의 소자분리방법 |
| TW413887B (en) * | 1999-06-09 | 2000-12-01 | Mosel Vitelic Inc | Method for forming trench-type power metal oxide semiconductor field effect transistor |
| US6727161B2 (en) | 2000-02-16 | 2004-04-27 | Cypress Semiconductor Corp. | Isolation technology for submicron semiconductor devices |
| US6613651B1 (en) * | 2000-09-05 | 2003-09-02 | Lsi Logic Corporation | Integrated circuit isolation system |
| US6740593B2 (en) * | 2002-01-25 | 2004-05-25 | Micron Technology, Inc. | Semiconductor processing methods utilizing low concentrations of reactive etching components |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02304927A (ja) * | 1989-05-19 | 1990-12-18 | Nec Corp | 半導体装置の製造方法 |
| JPH05182956A (ja) * | 1991-12-27 | 1993-07-23 | Sony Corp | 埋め込みｌｏｃｏｓ製造方法 |
| KR970003731B1 (ko) * | 1993-10-14 | 1997-03-21 | 엘지반도체 주식회사 | 반도체 장치의 소자 격리막 제조방법 |
| KR100187678B1 (ko) * | 1993-11-23 | 1999-06-01 | 김영환 | 반도체 장치의 소자 분리막 형성방법 |
| JP3422593B2 (ja) * | 1995-04-07 | 2003-06-30 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5629230A (en) * | 1995-08-01 | 1997-05-13 | Micron Technology, Inc. | Semiconductor processing method of forming field oxide regions on a semiconductor substrate utilizing a laterally outward projecting foot portion |
| US5658822A (en) * | 1996-03-29 | 1997-08-19 | Vanguard International Semiconductor Corporation | Locos method with double polysilicon/silicon nitride spacer |
-
1997
- 1997-04-14 US US08/837,208 patent/US5824594A/en not_active Expired - Lifetime
- 1997-04-22 JP JP10475697A patent/JP3933746B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3933746B2 (ja) | 2007-06-20 |
| US5824594A (en) | 1998-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960011861B1 (ko) | 반도체장치의 소자 분리 방법 | |
| JP2812811B2 (ja) | 半導体装置のフィールド酸化膜形成方法 | |
| KR970003731B1 (ko) | 반도체 장치의 소자 격리막 제조방법 | |
| JPH04127433A (ja) | 半導体素子分離領域の形成方法 | |
| US5326715A (en) | Method for forming a field oxide film of a semiconductor device | |
| JPH07321194A (ja) | 半導体装置の素子分離層の形成方法 | |
| US5629230A (en) | Semiconductor processing method of forming field oxide regions on a semiconductor substrate utilizing a laterally outward projecting foot portion | |
| JPH1041290A (ja) | 半導体装置及びその素子分離方法 | |
| US20060145288A1 (en) | Method of forming shallow trench isolation of semiconductor device | |
| JPH09120989A (ja) | スペーサを利用した半導体装置のトレンチの形成方法 | |
| JP3171810B2 (ja) | 素子分離酸化膜の製造方法 | |
| KR100190070B1 (ko) | 반도체장치의 소자분리 방법 | |
| JPH0955421A (ja) | 半導体装置の製造方法 | |
| KR100198620B1 (ko) | 트렌치를 이용한 소자 격리막 형성방법 | |
| JP3923584B2 (ja) | 半導体装置の素子分離膜形成方法 | |
| JPS63217640A (ja) | 半導体装置の素子分離形成方法 | |
| JPH04151838A (ja) | 半導体装置の製造方法 | |
| KR100199007B1 (ko) | 필드산화막 형성과 트랜치 형성이 혼합된 소자 격리방법 | |
| JP2533141B2 (ja) | 半導体装置の製造方法 | |
| KR100303438B1 (ko) | 반도체장치의소자분리방법 | |
| JP2763105B2 (ja) | 半導体装置の製造方法 | |
| JPH088245A (ja) | 半導体装置の製造方法 | |
| KR100190053B1 (ko) | 반도체장치의 소자분리방법 | |
| KR0179290B1 (ko) | 반도체 소자 격리 산화막 제조방법 | |
| JPH04277649A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050519 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061201 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070314 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |