JP2533141B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 ［概要］ 半導体装置の製造方法のうち、特にベース引出し電極
形トランジスタ素子の形成方法に関し、 品質の維持・安定化を目的とし、 フィールド絶縁膜を設けた半導体基板上に第１絶縁膜
とベース引出し電極になるべき多結晶シリコン膜と酸化
シリコン膜と第２絶縁膜とを順次に積層する工程、次い
で、前記第２絶縁膜，酸化シリコン膜および多結晶シリ
コン膜を選択的にエッチングしてエミッタ形成領域を窓
開けする工程、次いで、該窓の内部側面に露出した前記
多結晶シリコン膜を酸化して酸化シリコン膜を生成する
工程、次いで、該窓の内部底面に露出した前記第１絶縁
膜をエッチングし、更に該窓の内部側面の該第１絶縁膜
をもサイドエッチングし、同時に表面に露出した前記第
２絶縁膜を全面エッチング除去する工程が含まれること
を特徴とする。

［産業上の利用分野］ 本発明は半導体装置の製造方法のうち、特に、ベース
引出し電極形トランジスタ素子の形成方法に関する。

最近、IC,LSIなど半導体装置は高性能化するためにす
べて高集積化，高密度化する方向に技術開発が進められ
ており、そのためのセルフアライン（自己整合:Self Al
ign）方式の製造方法が採られている。しかし、そのよ
うな製造方法においては品質の維持について十分に配慮
されなければならない。

［従来の技術］ さて、セルフアライン技術を利用して、多結晶シリコ
ンベース引出し電極形のベース・エミッタをセルフアラ
インで形成し、微細化して高速に動作させるバイポーラ
トランジスタの形成方法に、SST（Super Self align Te
chnology）方式があり、重用されている。

第２図（ａ）〜（ｉ）はそのSST方式バイポーラトラ
ンジスタの形成工程順断面図を示しており、同図によつ
て順を追つて説明すると、 第２図（ａ）参照;p型シリコン基板１にn⁺型埋没層2,p⁺
型チャネルカット層３を設け、ｎ型エピタキシャル成長
層４（コレクタ領域となる）を成長し、更に、SiO₂膜５
（膜厚500Å程度；酸化シリコン膜）を介したSi₃N₄膜６
（膜厚1000Å程度；窒化シリコン膜）パターンをマスク
にしてLOCOS法により膜厚数千ÅのSiO₂膜からなるフィ
ールド絶縁膜７を形成する。

第２図（ｂ）参照；次いで、SiO₂膜5/Si₃N₄膜６パター
ンのマスクを除去した後、SiO₂膜８（膜厚500Å程度）
を介したSi₃N₄膜９（膜厚1500Å程度）を全面に被着
し、更に、ボロンをドープしたp⁺型の多結晶シリコン膜
10（膜厚3000Å；ベース引出し電極となる）を被着す
る。

第２図（ｃ）参照；次いで、フォトプロセスを適用して
Si₃N₄膜11（膜厚700Å程度）パターンを形成し、これを
マスクにして露出した多結晶シリコン膜10を選択的に熱
酸化してSiO₂膜12を生成する。

第２図（ｄ）参照；次いで、Si₃N₄膜11を除去した後、
上部全面にSiO₂膜13（膜厚3000Å程度）を被着する。

第２図（ｅ）参照；次いで、再びフォトプロセスを適用
してエミッタ形成領域（内部ベース形成領域でもある）
上のSiO₂膜13とp⁺型多結晶シリコン膜10とをRIE（リア
クティブイオンエッチ）法でエッチングして窓ｗを開け
る。

第２図（ｆ）参照；次いで、熱酸化して窓Ｗ内部側面の
多結晶シリコン膜をSiO₂膜14（膜厚2000〜3000Å）に変
成する。

第２図（ｇ）参照；次いで、熱燐酸液でエッチングし
て、窓Ｗ内部のSi₃N₄膜９を除去し、更に、窓ｗ内部側
面に故意にSi₃N₄膜のサイドエッチングを進行させる。
次に、その下層のSiO₂膜８は弗酸でエッチング除去す
る。なお、このSiO₂膜８のエッチングによつてSiO₂膜1
3,14もエッチングされるが、そのSiO₂膜13,14の膜厚が
十分に厚いので問題はない。

第２図（ｈ）参照；次いで、窓Ｗ内に高純度な多結晶シ
リコン膜を被着して、上記窓側面のサイドエッチング部
分にも多結晶シリコン膜を充填する。そうすると、充填
した窓側面の多結晶シリコン膜（サイドエッチング部
分）にはp⁺型多結晶シリコン膜10からボロンが拡散して
ｐ型化する。従つて、次に、苛性カリ液によつてエッチ
ングすると、ｐ型多結晶シリコン膜はエッチングされず
に、高純度な多結晶シリコン膜のみをエッチング除去す
ることできる。更に、熱処理してp⁺型多結晶シリコン膜
10からボロンを拡散しp⁺型外部ベース領域15を画定し、
且つ、窓Ｗ内側面に充填した多結晶シリコン膜の表面に
SiO₂膜を生成する。この熱処理時間は比較的に短い。

第２図（ｉ）参照；次いで、窓Ｗ内にボロンイオンを注
入してp⁺型内部ベース領域16を画定し、更に、燐ドープ
したn⁺型多結晶シリコンからなるエミッタ電極17を被着
し、熱処理してn⁺型エミッタ領域18を画定する。且つ、
SiO₂膜13に窓を開けて引出しベース電極19を形成する。

以上が従来から実施されているバイポーラトランジス
タのSST方式の形成方法である。

［発明が解決しようとする問題点］ ところで、上記のSST方式の形成方法において問題と
なるのは、第２図（ｆ）の形成工程で説明した熱酸化に
よるSiO₂膜14の生成である。その際、比較的に厚いSiO₂
膜13が上面に被覆されてはいるが、このSiO₂膜13はポー
ラス（多孔質）であるため、ベース引出し電極となる多
結晶シリコン膜10の酸化が進行してその膜厚が減少し、
ベース電極の抵抗が増加する問題がある。特に変動の激
しい場合は、膜厚3000Å程度の多結晶シリコン膜10が約
膜厚2000Å程度に減少する。

本発明にかかる形成方法は、このような問題点を解消
させ、品質の維持・安定化を目的とした半導体装置の製
造方法を提案するものである。

［問題点を解決するための手段］ その目的は、フィールド絶縁膜を設けた半導体基板上
に第１絶縁膜（例えばSi₃N₄膜）とベース引出し電極に
なるべき多結晶シリコン膜と酸化シリコン膜と第２絶縁
膜（例えばSi₃N₄膜）とを順次に積層する工程、次い
で、前記第２絶縁膜，酸化シリコン膜および多結晶シリ
コン膜を選択的にエッチングしてエミッタ形成領域を窓
開けする工程、次いで、該窓の内部側面に露出した前記
多結晶シリコン膜を酸化して酸化シリコン膜を生成する
工程、次いで、該窓の内部底面に露出した前記第１絶縁
膜をエッチングし、更に該窓の内部側面の該第１絶縁膜
をもサイドエッチングし、同時に表面に露出した前記第
２絶縁膜を全面エッチング除去する工程が含まれる半導
体装置の製造方法によつて達成される。

［作用］ 即ち、本発明は、第２絶縁膜（例えばSi₃N₄膜）を多
結晶シリコン膜上のSiO₂膜の上に被覆し、この第２絶縁
膜を酸化防止膜としてベース引出し電極となるべき多結
晶シリコン膜の窓内部側面に露出した部分を酸化してSi
O₂膜を生成する。そうすれば、多結晶シリコン膜の酸化
が抑制され膜厚が減少せずに、ベース電極が一定の低抵
抗に維持される。

［実施例］ 以下、図面を参照して実施例によつて詳細に説明す
る。

第１図（ａ）〜（ｉ）は本発明にかかるSST方式バイ
ポーラトランジスタの形成工程順断面図を示している。

第１図（ａ）参照；従来と同じく公知の製法によつて、
ｐ型シリコン基板１にn⁺型埋没層2,p⁺型チャネルカット
層３を設け、ｎ型エピタキシャル成長層４（コレクタ領
域となる）を成長し、更に、SiO₂膜５（膜厚500Å程
度）を介したSi₃N₄膜６（膜厚1000Å程度）パターンを
マスクにしてLOCOS法により膜厚数千ÅのSiO₂膜からな
るフィールド絶縁膜７を形成する。

第１図（ｂ）参照；次いで、SiO₂膜5/Si₃N₄膜６パター
ンのマスクを除去した後、SiO₂膜８（膜厚500Å程度）
を介したSi₃N₄膜９（膜厚1500Å程度；第１絶縁膜）を
全面に被着し、更に、ボロンをドープしたp⁺型の多結晶
シリコン膜10（膜厚3000Å；ベース引出し電極となる）
を被着する。

第１図（ｃ）参照；次いで、フォトプロセスを適用して
Si₃N₄膜11（膜厚700Å程度）パターンを形成し、これを
マスクにして多結晶シリコン膜10を選択的に熱酸化して
SiO₂膜12を生成し、不要な多結晶シリコン膜を絶縁体化
する。

第１図（ｄ）参照；次いで、Si₃N₄膜11を除去した後、
上部全面にSiO₂膜13（膜厚3000Å程度）を被着し、更
に、その上面にSi₃N₄膜21（膜厚700Å以下；第２絶縁
膜）を被覆する。

第１図（ｅ）参照；次いで、再びフォトプロセスを適用
してレジストマスク22を形成し、これをマスクにしてエ
ミッタ形成領域（内部ベース形成領域でもある）上のSi
₃N₄膜21とSiO₂膜13とp⁺型多結晶シリコン膜10とをRIE法
でエッチングして窓ｗを開ける。反応ガスは弗素系ガス
を用いるが、その時、Si₃N₄膜のエッチングレイトがSiO
₂膜のそれより劣るが、膜厚が薄いために同ガスによつ
て除去が可能である。

第１図（ｆ）参照；次いで、Si₃N₄膜21を被覆したま
ま、窓Ｗ内部側面の多結晶シリコン膜を熱酸化してSiO₂
膜14（膜厚2000〜3000Å）を生成する。そうすれば、Si
₃N₄膜21が酸化防止の役目をして、従来のような多結晶
シリコン膜10の酸化が防止され、その膜厚の減少が抑制
される。

第１図（ｇ）参照；次いで、レジストマスク22を除去し
た後、熱燐酸液でエッチングして、窓Ｗ内部のSi₃N₄膜
９を除去し、更に、窓ｗ内部側面のSi₃N₄膜をもサイド
エッチングし、同時に上面のSi₃N₄膜21をすべてエッチ
ング除去する。次に、その下層のSiO₂膜８を弗酸でエッ
チング除去する。なお、Si₃N₄膜をエッチングする際、S
i₃N₄膜９（第１絶縁膜）とSi₃N₄膜21（第２絶縁膜）を
同時にエッチング除去するため、Si₃N₄膜21の膜厚をSi₃
N₄膜９の膜厚よりも薄く形成しておき、Si₃N₄膜21が完
全に除去されるようにする。

第１図（ｈ）参照；次いで、従来法と同様に、窓Ｗ内に
高純度な多結晶シリコン膜を被着して、上記窓側面のサ
イドエッチング部分にも多結晶シリコン膜を充填する。
そうして、充填した窓側面の多結晶シリコン膜をｐ型化
し、残りの窓内の高純度な多結晶シリコン膜を苛性カリ
液でエッチング除去する。更に、熱処理してp⁺型多結晶
シリコン膜10からボロンを拡散してp⁺型外部ベース領域
15を画定し、同時に、その熱処理（酸化雰囲気中）によ
つて窓Ｗ内側面に充填した多結晶シリコン膜の表面にSi
O₂膜を生成する。

第１図（ｉ）参照；次いで、窓Ｗ内にボロンイオンを注
入してp⁺型内部ベース領域16を画定し、更に、燐ドープ
したn⁺型多結晶シリコンからなるエミッタ電極17を被着
し、熱処理してn⁺型エミッタ領域18を画定する。且つ、
SiO₂膜13に窓を開けて引出しベース電極19を形成する。

以上が本発明にかかるバイポーラトランジスタの形成
方法である。

上記は第２絶縁膜としてSi₃N₄膜を用いたが、酸化防
止膜として役立つて、且つ、第１絶縁膜と同時にエッチ
ング除去できる膜であれば、他の材料膜を使用しても良
い。

このように、本発明にかかる形成方法は、ベース引出
し電極となる多結晶シリコン膜10の酸化による膜厚減少
が防止され、ベース引出し電極を低抵抗化して、且つ、
一定に維持できる。実施結果によれば、従来、ベース電
極の抵抗値は100〜300Ω程度に変動していたが、本発明
を実施した後はその抵抗の変動値が50Ω内に納まつてき
た。

更に、ベース電極の抵抗値がこのように固定される
と、多結晶シリコン膜10の膜厚はその膜厚減少を見込ん
で規定膜厚以上に厚くする必要がなくなり、それだけ表
面が平坦化される利点も得られる。

［発明の効果］ 以上の説明から明らかなように、本発明にかかる製造
方法によれば、ベース電極の抵抗が低下して安定化し、
半導体装置の品質向上に顕著に寄与するものである。

【図面の簡単な説明】

第１図（ａ）〜（ｉ）は本発明にかかるSST方式バイポ
ーラトランジスタの形成工程順断面図、 第２図（ａ）〜（ｉ）は従来のSST方式バイポーラトラ
ンジスタの形成工程順断面図である。 図において、 １はｐ型シリコン基板、 ２はn⁺型埋没層、 ３はp⁺型チャネルカット層、 ４はｎ型エピタキシャル成長層（コレクタ領域）、 5,8,12,13,14はSiO₂膜、 6,11はSi₃N₄膜、 ７はフィールド絶縁膜、 ９はSi₃N₄膜（第１絶縁膜）、 10はp⁺型多結晶シリコン膜、 15はp⁺型外部ベース領域、 16はp⁺型内部ベース領域、 17はエミッタ電極、 18はn⁺型エミッタ領域、 19はベース電極、 21はSi₃N₄膜（第２絶縁膜）、 22はレジストマスク を示している。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】フィールド絶縁膜を設けた半導体基板上に
   第１絶縁膜とベース引出し電極になるべき多結晶シリコ
   ン膜と酸化シリコン膜と第２絶縁膜とを順次に積層する
   工程、 次いで、前記第２絶縁膜，酸化シリコン膜および多結晶
   シリコン膜を選択的にエッチングしてエミッタ形成領域
   を窓開けする工程、 次いで、該窓の内部側面に露出した前記多結晶シリコン
   膜を酸化して酸化シリコン膜を生成する工程、 次いで、該窓の内部底面に露出した前記第１絶縁膜をエ
   ッチングし、更に該窓の内部側面の該第１絶縁膜をもサ
   イドエッチングし、同時に表面に露出した前記第２絶縁
   膜を全面エッチング除去する工程が含まれてなることを
   特徴とする半導体装置の製造方法。
2. 【請求項２】前記第１絶縁膜および第２絶縁膜が窒化シ
   リコン膜であることを特徴とする特許請求の範囲第１項
   記載の半導体装置の製造方法。