JPH01123473A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01123473A JPH01123473A JP28166387A JP28166387A JPH01123473A JP H01123473 A JPH01123473 A JP H01123473A JP 28166387 A JP28166387 A JP 28166387A JP 28166387 A JP28166387 A JP 28166387A JP H01123473 A JPH01123473 A JP H01123473A
- Authority
- JP
- Japan
- Prior art keywords
- film
- window
- polycrystalline silicon
- insulating film
- si3n4
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 45
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 230000001590 oxidative effect Effects 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 238000000605 extraction Methods 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 19
- 229910052681 coesite Inorganic materials 0.000 abstract 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract 4
- 239000000377 silicon dioxide Substances 0.000 abstract 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract 4
- 229910052682 stishovite Inorganic materials 0.000 abstract 4
- 229910052905 tridymite Inorganic materials 0.000 abstract 4
- 229910052796 boron Inorganic materials 0.000 description 7
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 235000011118 potassium hydroxide Nutrition 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910007277 Si3 N4 Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概要]
半導体装置の製造方法のうち、特にベース引出し電極形
トランジスタ素子の形成方法に関し、品質の維持・安定
化を目的とし、 フィールド絶縁膜を設けた半導体基板上に第1絶縁膜と
ベース引出し電極になるべき多結晶シリコン膜と酸化シ
リコン膜と第2絶縁膜とを順次に積層する工程、次いで
、前記第2絶縁膜、酸化シリコン膜および多結晶シリコ
ン膜を選択的にエツチングしてエミッタ形成領域を窓開
けする工程、次いで、該窓の内部側面に露出した前記多
結晶シリコン膜を酸化して酸化シリコン膜を生成する工
程、次いで、該窓の内部底面に露出した前記第1絶縁膜
をエツチングし、更に該窓の内部側面の該第1絶縁膜を
もサイドエツチングし、同時に表面に露出した前記第2
絶縁膜を全面エツチング除去する工程が含まれることを
特徴とする。
トランジスタ素子の形成方法に関し、品質の維持・安定
化を目的とし、 フィールド絶縁膜を設けた半導体基板上に第1絶縁膜と
ベース引出し電極になるべき多結晶シリコン膜と酸化シ
リコン膜と第2絶縁膜とを順次に積層する工程、次いで
、前記第2絶縁膜、酸化シリコン膜および多結晶シリコ
ン膜を選択的にエツチングしてエミッタ形成領域を窓開
けする工程、次いで、該窓の内部側面に露出した前記多
結晶シリコン膜を酸化して酸化シリコン膜を生成する工
程、次いで、該窓の内部底面に露出した前記第1絶縁膜
をエツチングし、更に該窓の内部側面の該第1絶縁膜を
もサイドエツチングし、同時に表面に露出した前記第2
絶縁膜を全面エツチング除去する工程が含まれることを
特徴とする。
[産業上の利用分野]
本発明は半導体装置の製造方法のうち、特に、ベース引
出し電極形トランジスタ素子の形成方法に関する。
出し電極形トランジスタ素子の形成方法に関する。
最近、IC,LSIなど半導体装置は高性能化するため
にすべて高集積化、高密度化する方向に技術開発が進め
られており、そのためのセルファライン(自己整合:
5elf Align)方式の製造方法が採られている
!シかし、そのような製造方法においては品質の維持に
ついて十分に配慮されなければならない。
にすべて高集積化、高密度化する方向に技術開発が進め
られており、そのためのセルファライン(自己整合:
5elf Align)方式の製造方法が採られている
!シかし、そのような製造方法においては品質の維持に
ついて十分に配慮されなければならない。
[従来の技術]
さて、セルファライン技術を利用して、多結晶シリコン
ベース引出し電極形のベース・エミッタをセルファライ
ンで形成し、微細化して高速に動作させるバイポーラト
ランジスタの形成方法に、S S T (Super
5elf align Technology )方式
があり、重用されている。
ベース引出し電極形のベース・エミッタをセルファライ
ンで形成し、微細化して高速に動作させるバイポーラト
ランジスタの形成方法に、S S T (Super
5elf align Technology )方式
があり、重用されている。
第2図(a)〜(1)はそのSST方式バイポーラトラ
ンジスタの形成工程順断面図を示しており、同図によっ
て順を追って説明すると、 第2図(a)参照;p型シリコン基板1にn++埋没層
2. p++チャネルカット層3を設け、n型エピタ
キシャル成長1i4 (コレクタ領域となる)を成長し
、更に、5i02膜5(膜厚500人程度;酸化シリコ
ン膜)を介したSi3 N4膜6(膜厚1000人程度
;窒化シリコン膜)パターンをマスクにしてLOCO5
法により膜厚数千人の5i02膜からなるフィールド絶
縁膜7を形成する。
ンジスタの形成工程順断面図を示しており、同図によっ
て順を追って説明すると、 第2図(a)参照;p型シリコン基板1にn++埋没層
2. p++チャネルカット層3を設け、n型エピタ
キシャル成長1i4 (コレクタ領域となる)を成長し
、更に、5i02膜5(膜厚500人程度;酸化シリコ
ン膜)を介したSi3 N4膜6(膜厚1000人程度
;窒化シリコン膜)パターンをマスクにしてLOCO5
法により膜厚数千人の5i02膜からなるフィールド絶
縁膜7を形成する。
第2図(b)参照;次いで、5i02膜5/5iaN4
膜6パターンのマスクを除去した後、Si 021pJ
8(膜厚500人程度)を介したSi3N4膜9(膜
厚1500人程度)を全面に被着し、更に、ボロンをド
ープしたp+型の多結晶シリコン膜10(膜厚3000
人;ベース引出し電極となる)を被着する。
膜6パターンのマスクを除去した後、Si 021pJ
8(膜厚500人程度)を介したSi3N4膜9(膜
厚1500人程度)を全面に被着し、更に、ボロンをド
ープしたp+型の多結晶シリコン膜10(膜厚3000
人;ベース引出し電極となる)を被着する。
第2図(C)参照;次いで、フォトプロセスを適用して
Si3N4膜11(膜厚700人程度)パターンを形成
し、これをマスクにして露出した多結晶シリコン膜10
を選択的に熱酸化して5i02膜12を生成する。
Si3N4膜11(膜厚700人程度)パターンを形成
し、これをマスクにして露出した多結晶シリコン膜10
を選択的に熱酸化して5i02膜12を生成する。
第2図(d)参照;次いで、Si3N4膜11を除去し
た後、上部全面に5i02膜13(膜厚3000人程度
)を被着する。
た後、上部全面に5i02膜13(膜厚3000人程度
)を被着する。
第2図(e)参照;次いで、再びフォトプロセスを適用
してエミッタ形成領域(内部ベース形成領域でもある)
上の5i02膜13とp+型多結晶シリコン膜10とを
RIE (リアクティブイオンエッチ)法でエツチング
して窓Wを開ける。
してエミッタ形成領域(内部ベース形成領域でもある)
上の5i02膜13とp+型多結晶シリコン膜10とを
RIE (リアクティブイオンエッチ)法でエツチング
して窓Wを開ける。
第2図(f)参照;次いで、熱酸化して窓W内部側面の
多結晶シリコン膜を5i02膜14(膜厚2000〜3
000人)に変成する。
多結晶シリコン膜を5i02膜14(膜厚2000〜3
000人)に変成する。
第2図(g)参照;次いで、熱燐酸液でエツチングして
、窓W内部のSi3N4膜9を除去し、更に、窓W内部
側面に故意にSi3 N4膜のサイドエツチングを進行
させる。次に、その下層の5i02膜8は弗酸でエツチ
ング除去する。なお、この5i02膜8のエツチングに
よって5i02膜13.14もエツチングされるが、そ
の5i02膜13.14の膜厚が十分に厚いので問題は
ない。
、窓W内部のSi3N4膜9を除去し、更に、窓W内部
側面に故意にSi3 N4膜のサイドエツチングを進行
させる。次に、その下層の5i02膜8は弗酸でエツチ
ング除去する。なお、この5i02膜8のエツチングに
よって5i02膜13.14もエツチングされるが、そ
の5i02膜13.14の膜厚が十分に厚いので問題は
ない。
第2図(hl参照;次いで、窓W内に高純度な多結晶シ
リコン膜を被着して、上記窓側面のサイドエツチング部
分にも多結晶シリコン膜を充填する。
リコン膜を被着して、上記窓側面のサイドエツチング部
分にも多結晶シリコン膜を充填する。
そうすると、充填した窓側面の多結晶シリコン膜(サイ
ドエツチング部分)にはp+型多結晶シリコン膜10か
らボロンが拡散してp型化する。従って、次に、苛性カ
リ液によってエツチングすると、p型多結晶シリコン膜
はエツチングされずに、高純度な多結晶シリコン膜のみ
をエツチング除去することできる。更に、熱処理してp
1型多結晶シリコン膜10からボロンを拡散しp+型郊
外部ベース領域15画定し、且つ、窓W内側面に充填し
た多結晶シリコン膜の表面に5i02膜を生成する。こ
の熱宛理時間は比較的に短い。
ドエツチング部分)にはp+型多結晶シリコン膜10か
らボロンが拡散してp型化する。従って、次に、苛性カ
リ液によってエツチングすると、p型多結晶シリコン膜
はエツチングされずに、高純度な多結晶シリコン膜のみ
をエツチング除去することできる。更に、熱処理してp
1型多結晶シリコン膜10からボロンを拡散しp+型郊
外部ベース領域15画定し、且つ、窓W内側面に充填し
た多結晶シリコン膜の表面に5i02膜を生成する。こ
の熱宛理時間は比較的に短い。
第2図(1)参照;次いで、窓W内にボロンイオンを注
入してp++内部ベース領域16を画定し、更に、燐ド
ープしたn+型型詰結晶シリコンらなるエミッタ電極1
7を被着し、熱処理してn++エミッタ領域18を画定
する。且つ、5i02膜13に窓を開けて引出しベース
電極19を形成する。
入してp++内部ベース領域16を画定し、更に、燐ド
ープしたn+型型詰結晶シリコンらなるエミッタ電極1
7を被着し、熱処理してn++エミッタ領域18を画定
する。且つ、5i02膜13に窓を開けて引出しベース
電極19を形成する。
以上が従来から実施されているバイポーラトランジスタ
のSST方式の形成方法である。
のSST方式の形成方法である。
[発明が解決しようとする問題点]
ところで、上記のSST方式の形成方法において問題と
なるのは、第2図(f)の形成工程で説明した熱酸化に
よるSiO□膜14の生成である。その際、比較的に厚
い5i02膜13が上面に被覆されてはいるが、この5
i02膜13はポーラス(多孔質)であるため、ベース
引出し電極となる多結晶シリコン膜10の酸化が進行し
てその膜厚が減少し、ベース電極の抵抗が増加する問題
がある。特に変動の激しい場合は、膜厚3000人程度
0多結晶シリコン膜10が約膜厚2000人程度に減少
する。
なるのは、第2図(f)の形成工程で説明した熱酸化に
よるSiO□膜14の生成である。その際、比較的に厚
い5i02膜13が上面に被覆されてはいるが、この5
i02膜13はポーラス(多孔質)であるため、ベース
引出し電極となる多結晶シリコン膜10の酸化が進行し
てその膜厚が減少し、ベース電極の抵抗が増加する問題
がある。特に変動の激しい場合は、膜厚3000人程度
0多結晶シリコン膜10が約膜厚2000人程度に減少
する。
本発明にかかる形成方法は、このような問題点を解消さ
せ、品質の維持・安定化を目的とした半導体装置の製造
方法を提案するものである。
せ、品質の維持・安定化を目的とした半導体装置の製造
方法を提案するものである。
[問題点を解決するための手段]
その目的は、フィールド絶縁膜を設けた半導体基板上に
第1絶縁膜(例えばSi3N4膜)とベース引出し電極
になるべき多結晶シリコン膜と酸化シリコン膜と第2絶
縁膜(例えばSi3N4膜)とを順次に積層する工程、
次いで、前記第2絶縁膜。
第1絶縁膜(例えばSi3N4膜)とベース引出し電極
になるべき多結晶シリコン膜と酸化シリコン膜と第2絶
縁膜(例えばSi3N4膜)とを順次に積層する工程、
次いで、前記第2絶縁膜。
酸化シリコン膜および多結晶シリコン膜を選択的にエツ
チングしてエミッタ形成領域を窓開けする工程、次いで
、該窓の内部側面に露出した前記多結晶シリコン膜を酸
化して酸化シリコン膜を生成する工程、次いで、該窓の
内部底面に露出した前記第1絶縁膜をエツチングし、更
に該窓の内部側面の該第1絶縁膜をもサイドエツチング
し、同時に表面に露出した前記第2絶縁膜を全面エツチ
ング除去する工程が含まれる半導体装置の製造方法によ
って達成される。
チングしてエミッタ形成領域を窓開けする工程、次いで
、該窓の内部側面に露出した前記多結晶シリコン膜を酸
化して酸化シリコン膜を生成する工程、次いで、該窓の
内部底面に露出した前記第1絶縁膜をエツチングし、更
に該窓の内部側面の該第1絶縁膜をもサイドエツチング
し、同時に表面に露出した前記第2絶縁膜を全面エツチ
ング除去する工程が含まれる半導体装置の製造方法によ
って達成される。
[作用]
即ち、本発明は、第2絶縁膜(例えばSi3N4膜)を
多結晶シリコン膜上の5i02膜の上に被覆し、この第
2絶縁膜を酸化防止膜としてベース引出し電極となるべ
き多結晶シリコン膜の窓内部側面に露出した部分を酸化
して5i02膜を生成する。
多結晶シリコン膜上の5i02膜の上に被覆し、この第
2絶縁膜を酸化防止膜としてベース引出し電極となるべ
き多結晶シリコン膜の窓内部側面に露出した部分を酸化
して5i02膜を生成する。
そうすれば、多結晶シリコン膜の酸化が抑制され膜厚が
減少せずに、ベース電極が一定の低抵抗に維持される。
減少せずに、ベース電極が一定の低抵抗に維持される。
[実施例]
以下、図面を参照して実施例によって詳細に説明する。
第1図(a)〜(1)は本発明にかかるSST方式バイ
ポーラトランジスタの形成工程順断面図を示している。
ポーラトランジスタの形成工程順断面図を示している。
第1図(a)参照;従来と同じ(公知の製法によって、
p型シリコン基板1にn++埋没層2.p++チャネル
カット層3を設け、n型エピタキシャル成長層4 (コ
レクタ領域となる)を成長し、更に、5i02膜5(膜
厚500人程0)を介したSi3N4膜6(膜厚100
0人程度人程ターンをマスクにしてLOCO3法により
膜厚数千人の5i02膜からなるフィールド絶縁膜7を
形成する。
p型シリコン基板1にn++埋没層2.p++チャネル
カット層3を設け、n型エピタキシャル成長層4 (コ
レクタ領域となる)を成長し、更に、5i02膜5(膜
厚500人程0)を介したSi3N4膜6(膜厚100
0人程度人程ターンをマスクにしてLOCO3法により
膜厚数千人の5i02膜からなるフィールド絶縁膜7を
形成する。
第1図山)参照;次いで、5i02膜5/Si3N4膜
6パターンのマスクを除去した後、5i02膜8(膜厚
500人程0)を介したSi3N4膜9(膜厚1500
人程度人程1絶縁膜)を全面に被着し、更に、ボロンを
ドープしたp+型の多結晶シリコン膜10(膜厚300
0人;ベース引出し電極となる)を被着する。
6パターンのマスクを除去した後、5i02膜8(膜厚
500人程0)を介したSi3N4膜9(膜厚1500
人程度人程1絶縁膜)を全面に被着し、更に、ボロンを
ドープしたp+型の多結晶シリコン膜10(膜厚300
0人;ベース引出し電極となる)を被着する。
第1図(C)参照;次いで、フォトプロセスを適用して
Si3N4膜11(膜厚700人程0)パターンを形成
し、これをマスクにして多結晶シリコン膜10を選択的
に熱酸化して5i02膜12を生成し、不要な多結晶シ
リコン膜を絶縁体化する。
Si3N4膜11(膜厚700人程0)パターンを形成
し、これをマスクにして多結晶シリコン膜10を選択的
に熱酸化して5i02膜12を生成し、不要な多結晶シ
リコン膜を絶縁体化する。
第1図(d)参照;次いで、Si3N4膜11を除去し
た後、上部全面に5i02膜13(膜厚3000人程度
0多被着し、更に、その上面にSi3N4膜21(膜厚
700Å以下;第2絶縁膜)を被覆する。
た後、上部全面に5i02膜13(膜厚3000人程度
0多被着し、更に、その上面にSi3N4膜21(膜厚
700Å以下;第2絶縁膜)を被覆する。
第1図(El)参照;次いで、再びフォトプロセスを適
用してレジストマスク22を形成し、゛これをマスクに
してエミッタ形成領域(内部ベース形成領域でもある)
上のSi3N4膜21と5i02膜13とp+型多結晶
シリコン膜10とをRIE法でエツチングして窓Wを開
ける。反応ガスは弗素系ガスを用いるが、その時、Si
3N4膜のエツチングレイトが5i02膜のそれより劣
るが、膜厚が薄いために同ガスによって除去が可能であ
る。
用してレジストマスク22を形成し、゛これをマスクに
してエミッタ形成領域(内部ベース形成領域でもある)
上のSi3N4膜21と5i02膜13とp+型多結晶
シリコン膜10とをRIE法でエツチングして窓Wを開
ける。反応ガスは弗素系ガスを用いるが、その時、Si
3N4膜のエツチングレイトが5i02膜のそれより劣
るが、膜厚が薄いために同ガスによって除去が可能であ
る。
第1図(f)参照;次いで、Si3N4膜21を被覆し
たまま、窓W内部側面の多結晶シリコン膜を熱酸化して
5i02膜14(膜厚2000〜3000人)を生成す
る。そうすれば、Si3N4膜21が酸化防止の役目を
して、従来のような多結晶シリコン膜10の酸化が防止
され、その膜厚の減少が抑制される。
たまま、窓W内部側面の多結晶シリコン膜を熱酸化して
5i02膜14(膜厚2000〜3000人)を生成す
る。そうすれば、Si3N4膜21が酸化防止の役目を
して、従来のような多結晶シリコン膜10の酸化が防止
され、その膜厚の減少が抑制される。
第1図(g)参照;次いで、レジストマスク22を除去
した後、熱燐酸液でエツチングして、窓W内部のSi3
N4膜9を除去し、更に、窓W内部側面のSi3N4膜
をもサイドエツチングし、同時に上面のSi3N4膜2
1をすべてエツチング除去する。次に、その下層の5i
02膜8を弗酸でエツチング除去する。なお、Si3
N4膜をエツチングする際、Si3N4膜9(第1絶縁
膜)とSi3N4膜21(第2絶縁膜)を同時にエツチ
ング除去するため、Si3 N4膜21の膜厚をSi3
N4膜9の膜厚よりも薄く形成しておき、Si3N4膜
21が完全に除去されるようにする。
した後、熱燐酸液でエツチングして、窓W内部のSi3
N4膜9を除去し、更に、窓W内部側面のSi3N4膜
をもサイドエツチングし、同時に上面のSi3N4膜2
1をすべてエツチング除去する。次に、その下層の5i
02膜8を弗酸でエツチング除去する。なお、Si3
N4膜をエツチングする際、Si3N4膜9(第1絶縁
膜)とSi3N4膜21(第2絶縁膜)を同時にエツチ
ング除去するため、Si3 N4膜21の膜厚をSi3
N4膜9の膜厚よりも薄く形成しておき、Si3N4膜
21が完全に除去されるようにする。
第1図(h)参照;次いで、従来法と同様に、窓W内に
高純度な多結晶シリコン膜を被着して、上記窓側面のサ
イドエツチング部分にも多結晶シリコン膜を充填する。
高純度な多結晶シリコン膜を被着して、上記窓側面のサ
イドエツチング部分にも多結晶シリコン膜を充填する。
そうして、充填した窓側面の多結晶シリコン膜をp型化
し、残りの窓内の高純度な多結晶シリコン膜を苛性カリ
液でエツチング除去する。更に、熱処理してp+型多結
晶シリコン膜10からボロンを拡散してp+型郊外部ベ
ース領域15画定し、同時に、その熱処理(酸化雰囲気
中)によって窓W内側面に充填した多結晶シリコン膜の
表面に5i02膜を生成する。
し、残りの窓内の高純度な多結晶シリコン膜を苛性カリ
液でエツチング除去する。更に、熱処理してp+型多結
晶シリコン膜10からボロンを拡散してp+型郊外部ベ
ース領域15画定し、同時に、その熱処理(酸化雰囲気
中)によって窓W内側面に充填した多結晶シリコン膜の
表面に5i02膜を生成する。
第1図(1)参照;次いで、窓W内にボロンイオンを注
入してp++内部ベース領域16を画定し、更に、燐ド
ープしたn+型型詰結晶シリコンらなるエミッタ電極1
7を被着し、熱処理してn++エミッタ領域18を画定
する。且つ、5i02膜13に窓を開けて引出しベース
電極19を形成する。
入してp++内部ベース領域16を画定し、更に、燐ド
ープしたn+型型詰結晶シリコンらなるエミッタ電極1
7を被着し、熱処理してn++エミッタ領域18を画定
する。且つ、5i02膜13に窓を開けて引出しベース
電極19を形成する。
以上が本発明にかかるバイポーラトランジスタの形成方
法である。
法である。
上記は第2絶縁膜としてSi3 N4膜を用いたが、酸
化防止膜として役立って、且つ、第1絶縁膜と同時にエ
ツチング除去できる膜であれば、他の材料膜を使用して
も良い。
化防止膜として役立って、且つ、第1絶縁膜と同時にエ
ツチング除去できる膜であれば、他の材料膜を使用して
も良い。
このように、本発明にかかる形成方法は、ペース引出し
電極となる多結晶シリコン膜10の酸化による膜厚減少
が防止され、ベース引出し電極を低抵抗化して、且つ、
一定に維持できる。実施結果によれば、従来、ベース電
極の抵抗値は100〜300Ω程度に変動していたが、
本発明を実施した後はその抵抗の変動値が50Ω内に納
まってきた。
電極となる多結晶シリコン膜10の酸化による膜厚減少
が防止され、ベース引出し電極を低抵抗化して、且つ、
一定に維持できる。実施結果によれば、従来、ベース電
極の抵抗値は100〜300Ω程度に変動していたが、
本発明を実施した後はその抵抗の変動値が50Ω内に納
まってきた。
更に、ベース電極の抵抗値がこのように固定されると、
多結晶シリコン膜10の膜厚はその膜厚減少を見込んで
規定膜厚以上に厚くする必要がなくなり、それだけ表面
が平坦化される利点も得られる。
多結晶シリコン膜10の膜厚はその膜厚減少を見込んで
規定膜厚以上に厚くする必要がなくなり、それだけ表面
が平坦化される利点も得られる。
[発明の効果]
以上の説明から明らかなように、本発明にかかる製造方
法によれば、ベース電極の抵抗が低下して安定化し、半
導体装置の品質向上に顕著に寄与するものである。
法によれば、ベース電極の抵抗が低下して安定化し、半
導体装置の品質向上に顕著に寄与するものである。
第1図(a)〜(1)は本発明にかかるSST方式バイ
ポーラトランジスタの形成工程順断面図、第2図+8)
〜(1)は従来のSST方式バイポーラトランジスタの
形成工程順断面図である。 図において、 1はp型シリコン基板、 2はn++埋没層、 3はp++チャネルカット層、 4はn型エピタキシャル成長層(コレクタ領域)、5、
8.12.13.14は5i02膜、6.11はSi
3N4膜、 7はフィールド絶縁膜、 9はSi3 N4膜(第1絶縁膜)、 10はp+型型詰結晶シリコン膜 15はp+髪型外ベース領域、 16はp++内部ベース領域、 17はエミッタ電極、 18はn++エミッタ領域、 19はベース電極、 21はSi3N4膜(第2絶縁膜)、 22はレジストマスク を示している。 65;3N411 第1図(¥711) ≧トゲ3g耳にかかJ SST六ノζIでイオJ−9
h浸°Z9pガ5へ゛工≠¥11更諸牟σ0Cり第 1
図 (ヤ/13ン 第2 図 (’fnf) ■ ニ
ポーラトランジスタの形成工程順断面図、第2図+8)
〜(1)は従来のSST方式バイポーラトランジスタの
形成工程順断面図である。 図において、 1はp型シリコン基板、 2はn++埋没層、 3はp++チャネルカット層、 4はn型エピタキシャル成長層(コレクタ領域)、5、
8.12.13.14は5i02膜、6.11はSi
3N4膜、 7はフィールド絶縁膜、 9はSi3 N4膜(第1絶縁膜)、 10はp+型型詰結晶シリコン膜 15はp+髪型外ベース領域、 16はp++内部ベース領域、 17はエミッタ電極、 18はn++エミッタ領域、 19はベース電極、 21はSi3N4膜(第2絶縁膜)、 22はレジストマスク を示している。 65;3N411 第1図(¥711) ≧トゲ3g耳にかかJ SST六ノζIでイオJ−9
h浸°Z9pガ5へ゛工≠¥11更諸牟σ0Cり第 1
図 (ヤ/13ン 第2 図 (’fnf) ■ ニ
Claims (2)
- (1)フィールド絶縁膜を設けた半導体基板上に第1絶
縁膜とベース引出し電極になるべき多結晶シリコン膜と
酸化シリコン膜と第2絶縁膜とを順次に積層する工程、 次いで、前記第2絶縁膜、酸化シリコン膜および多結晶
シリコン膜を選択的にエッチングしてエミッタ形成領域
を窓開けする工程、 次いで、該窓の内部側面に露出した前記多結晶シリコン
膜を酸化して酸化シリコン膜を生成する工程、 次いで、該窓の内部底面に露出した前記第1絶縁膜をエ
ッチングし、更に該窓の内部側面の該第1絶縁膜をもサ
イドエッチングし、同時に表面に露出した前記第2絶縁
膜を全面エッチング除去する工程が含まれてなることを
特徴とする半導体装置の製造方法。 - (2)前記第1絶縁膜および第2絶縁膜が窒化シリコン
膜であることを特徴とする特許請求の範囲第1項記載の
半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62281663A JP2533141B2 (ja) | 1987-11-06 | 1987-11-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62281663A JP2533141B2 (ja) | 1987-11-06 | 1987-11-06 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01123473A true JPH01123473A (ja) | 1989-05-16 |
JP2533141B2 JP2533141B2 (ja) | 1996-09-11 |
Family
ID=17642242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62281663A Expired - Lifetime JP2533141B2 (ja) | 1987-11-06 | 1987-11-06 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2533141B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115692197A (zh) * | 2022-12-30 | 2023-02-03 | 深圳市创芯微微电子有限公司 | 一种三极管及其制造方法 |
-
1987
- 1987-11-06 JP JP62281663A patent/JP2533141B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115692197A (zh) * | 2022-12-30 | 2023-02-03 | 深圳市创芯微微电子有限公司 | 一种三极管及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2533141B2 (ja) | 1996-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4277884A (en) | Method for forming an improved gate member utilizing special masking and oxidation to eliminate projecting points on silicon islands | |
JP2812811B2 (ja) | 半導体装置のフィールド酸化膜形成方法 | |
JPH09115921A (ja) | 半導体装置及びその製造方法 | |
JPH08203884A (ja) | オキシナイトライド膜およびその形成方法ならびにそのオキシナイトライド膜を用いた素子分離酸化膜の形成方法 | |
JPS63107119A (ja) | ステップ絶縁層を有する集積回路の製造方法 | |
JPH0799190A (ja) | 半導体素子フィールド酸化膜の製造方法 | |
JPH06302684A (ja) | 半導体素子のフィールド酸化膜形成方法 | |
JPH06163532A (ja) | 半導体素子分離方法 | |
US5631189A (en) | Method of forming element isolation region | |
JPH09326391A (ja) | 素子分離酸化膜の製造方法 | |
JPH0473296B2 (ja) | ||
JPH01123473A (ja) | 半導体装置の製造方法 | |
JPS6359538B2 (ja) | ||
JPH06302826A (ja) | 絶縁ゲート電界効果トランジスタ及びその製造方法 | |
JPH10144784A (ja) | 半導体装置及びその製造方法 | |
JPH01315161A (ja) | 半導体装置の製造方法 | |
JPH0669430A (ja) | 半導体装置の製造方法 | |
JPH065588A (ja) | 半導体装置の製造方法 | |
JPH11186253A (ja) | 半導体装置の製造方法 | |
JPH079930B2 (ja) | 半導体装置の製造方法 | |
JPS60132341A (ja) | 半導体装置 | |
JPS6316903B2 (ja) | ||
KR950001302B1 (ko) | 반도체 소자분리방법 | |
JPS6115372A (ja) | 半導体装置およびその製造方法 | |
JPH06188266A (ja) | 半導体装置の製造方法 |