JPH01123473A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01123473A JPH01123473A JP28166387A JP28166387A JPH01123473A JP H01123473 A JPH01123473 A JP H01123473A JP 28166387 A JP28166387 A JP 28166387A JP 28166387 A JP28166387 A JP 28166387A JP H01123473 A JPH01123473 A JP H01123473A
- Authority
- JP
- Japan
- Prior art keywords
- film
- window
- polycrystalline silicon
- insulating film
- si3n4
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 45
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 230000001590 oxidative effect Effects 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 238000000605 extraction Methods 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 19
- 229910052681 coesite Inorganic materials 0.000 abstract 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract 4
- 239000000377 silicon dioxide Substances 0.000 abstract 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract 4
- 229910052682 stishovite Inorganic materials 0.000 abstract 4
- 229910052905 tridymite Inorganic materials 0.000 abstract 4
- 229910052796 boron Inorganic materials 0.000 description 7
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 235000011118 potassium hydroxide Nutrition 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910007277 Si3 N4 Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
半導体装置の製造方法のうち、特にベース引出し電極形
トランジスタ素子の形成方法に関し、品質の維持・安定
化を目的とし、 フィールド絶縁膜を設けた半導体基板上に第１絶縁膜と
ベース引出し電極になるべき多結晶シリコン膜と酸化シ
リコン膜と第２絶縁膜とを順次に積層する工程、次いで
、前記第２絶縁膜、酸化シリコン膜および多結晶シリコ
ン膜を選択的にエツチングしてエミッタ形成領域を窓開
けする工程、次いで、該窓の内部側面に露出した前記多
結晶シリコン膜を酸化して酸化シリコン膜を生成する工
程、次いで、該窓の内部底面に露出した前記第１絶縁膜
をエツチングし、更に該窓の内部側面の該第１絶縁膜を
もサイドエツチングし、同時に表面に露出した前記第２
絶縁膜を全面エツチング除去する工程が含まれることを
特徴とする。
トランジスタ素子の形成方法に関し、品質の維持・安定
化を目的とし、 フィールド絶縁膜を設けた半導体基板上に第１絶縁膜と
ベース引出し電極になるべき多結晶シリコン膜と酸化シ
リコン膜と第２絶縁膜とを順次に積層する工程、次いで
、前記第２絶縁膜、酸化シリコン膜および多結晶シリコ
ン膜を選択的にエツチングしてエミッタ形成領域を窓開
けする工程、次いで、該窓の内部側面に露出した前記多
結晶シリコン膜を酸化して酸化シリコン膜を生成する工
程、次いで、該窓の内部底面に露出した前記第１絶縁膜
をエツチングし、更に該窓の内部側面の該第１絶縁膜を
もサイドエツチングし、同時に表面に露出した前記第２
絶縁膜を全面エツチング除去する工程が含まれることを
特徴とする。
［産業上の利用分野］
本発明は半導体装置の製造方法のうち、特に、ベース引
出し電極形トランジスタ素子の形成方法に関する。
出し電極形トランジスタ素子の形成方法に関する。
最近、ＩＣ，ＬＳＩなど半導体装置は高性能化するため
にすべて高集積化、高密度化する方向に技術開発が進め
られており、そのためのセルファライン（自己整合：
５ｅｌｆ Ａｌｉｇｎ）方式の製造方法が採られている
！シかし、そのような製造方法においては品質の維持に
ついて十分に配慮されなければならない。
にすべて高集積化、高密度化する方向に技術開発が進め
られており、そのためのセルファライン（自己整合：
５ｅｌｆ Ａｌｉｇｎ）方式の製造方法が採られている
！シかし、そのような製造方法においては品質の維持に
ついて十分に配慮されなければならない。
［従来の技術］
さて、セルファライン技術を利用して、多結晶シリコン
ベース引出し電極形のベース・エミッタをセルファライ
ンで形成し、微細化して高速に動作させるバイポーラト
ランジスタの形成方法に、Ｓ Ｓ Ｔ （Ｓｕｐｅｒ
５ｅｌｆ ａｌｉｇｎ Ｔｅｃｈｎｏｌｏｇｙ ）方式
があり、重用されている。
ベース引出し電極形のベース・エミッタをセルファライ
ンで形成し、微細化して高速に動作させるバイポーラト
ランジスタの形成方法に、Ｓ Ｓ Ｔ （Ｓｕｐｅｒ
５ｅｌｆ ａｌｉｇｎ Ｔｅｃｈｎｏｌｏｇｙ ）方式
があり、重用されている。
第２図（ａ）〜（１）はそのＳＳＴ方式バイポーラトラ
ンジスタの形成工程順断面図を示しており、同図によっ
て順を追って説明すると、 第２図（ａ）参照；ｐ型シリコン基板１にｎ＋＋埋没層
２． ｐ＋＋チャネルカット層３を設け、ｎ型エピタ
キシャル成長１ｉ４ （コレクタ領域となる）を成長し
、更に、５ｉ０２膜５（膜厚５００人程度；酸化シリコ
ン膜）を介したＳｉ３ Ｎ４膜６（膜厚１０００人程度
；窒化シリコン膜）パターンをマスクにしてＬＯＣＯ５
法により膜厚数千人の５ｉ０２膜からなるフィールド絶
縁膜７を形成する。
ンジスタの形成工程順断面図を示しており、同図によっ
て順を追って説明すると、 第２図（ａ）参照；ｐ型シリコン基板１にｎ＋＋埋没層
２． ｐ＋＋チャネルカット層３を設け、ｎ型エピタ
キシャル成長１ｉ４ （コレクタ領域となる）を成長し
、更に、５ｉ０２膜５（膜厚５００人程度；酸化シリコ
ン膜）を介したＳｉ３ Ｎ４膜６（膜厚１０００人程度
；窒化シリコン膜）パターンをマスクにしてＬＯＣＯ５
法により膜厚数千人の５ｉ０２膜からなるフィールド絶
縁膜７を形成する。
第２図（ｂ）参照；次いで、５ｉ０２膜５／５ｉａＮ４
膜６パターンのマスクを除去した後、Ｓｉ ０２１ｐＪ
８（膜厚５００人程度）を介したＳｉ３Ｎ４膜９（膜
厚１５００人程度）を全面に被着し、更に、ボロンをド
ープしたｐ＋型の多結晶シリコン膜１０（膜厚３０００
人；ベース引出し電極となる）を被着する。
膜６パターンのマスクを除去した後、Ｓｉ ０２１ｐＪ
８（膜厚５００人程度）を介したＳｉ３Ｎ４膜９（膜
厚１５００人程度）を全面に被着し、更に、ボロンをド
ープしたｐ＋型の多結晶シリコン膜１０（膜厚３０００
人；ベース引出し電極となる）を被着する。
第２図（Ｃ）参照；次いで、フォトプロセスを適用して
Ｓｉ３Ｎ４膜１１（膜厚７００人程度）パターンを形成
し、これをマスクにして露出した多結晶シリコン膜１０
を選択的に熱酸化して５ｉ０２膜１２を生成する。
Ｓｉ３Ｎ４膜１１（膜厚７００人程度）パターンを形成
し、これをマスクにして露出した多結晶シリコン膜１０
を選択的に熱酸化して５ｉ０２膜１２を生成する。
第２図（ｄ）参照；次いで、Ｓｉ３Ｎ４膜１１を除去し
た後、上部全面に５ｉ０２膜１３（膜厚３０００人程度
）を被着する。
た後、上部全面に５ｉ０２膜１３（膜厚３０００人程度
）を被着する。
第２図（ｅ）参照；次いで、再びフォトプロセスを適用
してエミッタ形成領域（内部ベース形成領域でもある）
上の５ｉ０２膜１３とｐ＋型多結晶シリコン膜１０とを
ＲＩＥ （リアクティブイオンエッチ）法でエツチング
して窓Ｗを開ける。
してエミッタ形成領域（内部ベース形成領域でもある）
上の５ｉ０２膜１３とｐ＋型多結晶シリコン膜１０とを
ＲＩＥ （リアクティブイオンエッチ）法でエツチング
して窓Ｗを開ける。
第２図（ｆ）参照；次いで、熱酸化して窓Ｗ内部側面の
多結晶シリコン膜を５ｉ０２膜１４（膜厚２０００〜３
０００人）に変成する。
多結晶シリコン膜を５ｉ０２膜１４（膜厚２０００〜３
０００人）に変成する。
第２図（ｇ）参照；次いで、熱燐酸液でエツチングして
、窓Ｗ内部のＳｉ３Ｎ４膜９を除去し、更に、窓Ｗ内部
側面に故意にＳｉ３ Ｎ４膜のサイドエツチングを進行
させる。次に、その下層の５ｉ０２膜８は弗酸でエツチ
ング除去する。なお、この５ｉ０２膜８のエツチングに
よって５ｉ０２膜１３．１４もエツチングされるが、そ
の５ｉ０２膜１３．１４の膜厚が十分に厚いので問題は
ない。
、窓Ｗ内部のＳｉ３Ｎ４膜９を除去し、更に、窓Ｗ内部
側面に故意にＳｉ３ Ｎ４膜のサイドエツチングを進行
させる。次に、その下層の５ｉ０２膜８は弗酸でエツチ
ング除去する。なお、この５ｉ０２膜８のエツチングに
よって５ｉ０２膜１３．１４もエツチングされるが、そ
の５ｉ０２膜１３．１４の膜厚が十分に厚いので問題は
ない。
第２図（ｈｌ参照；次いで、窓Ｗ内に高純度な多結晶シ
リコン膜を被着して、上記窓側面のサイドエツチング部
分にも多結晶シリコン膜を充填する。
リコン膜を被着して、上記窓側面のサイドエツチング部
分にも多結晶シリコン膜を充填する。
そうすると、充填した窓側面の多結晶シリコン膜（サイ
ドエツチング部分）にはｐ＋型多結晶シリコン膜１０か
らボロンが拡散してｐ型化する。従って、次に、苛性カ
リ液によってエツチングすると、ｐ型多結晶シリコン膜
はエツチングされずに、高純度な多結晶シリコン膜のみ
をエツチング除去することできる。更に、熱処理してｐ
１型多結晶シリコン膜１０からボロンを拡散しｐ＋型郊
外部ベース領域１５画定し、且つ、窓Ｗ内側面に充填し
た多結晶シリコン膜の表面に５ｉ０２膜を生成する。こ
の熱宛理時間は比較的に短い。
ドエツチング部分）にはｐ＋型多結晶シリコン膜１０か
らボロンが拡散してｐ型化する。従って、次に、苛性カ
リ液によってエツチングすると、ｐ型多結晶シリコン膜
はエツチングされずに、高純度な多結晶シリコン膜のみ
をエツチング除去することできる。更に、熱処理してｐ
１型多結晶シリコン膜１０からボロンを拡散しｐ＋型郊
外部ベース領域１５画定し、且つ、窓Ｗ内側面に充填し
た多結晶シリコン膜の表面に５ｉ０２膜を生成する。こ
の熱宛理時間は比較的に短い。
第２図（１）参照；次いで、窓Ｗ内にボロンイオンを注
入してｐ＋＋内部ベース領域１６を画定し、更に、燐ド
ープしたｎ＋型型詰結晶シリコンらなるエミッタ電極１
７を被着し、熱処理してｎ＋＋エミッタ領域１８を画定
する。且つ、５ｉ０２膜１３に窓を開けて引出しベース
電極１９を形成する。
入してｐ＋＋内部ベース領域１６を画定し、更に、燐ド
ープしたｎ＋型型詰結晶シリコンらなるエミッタ電極１
７を被着し、熱処理してｎ＋＋エミッタ領域１８を画定
する。且つ、５ｉ０２膜１３に窓を開けて引出しベース
電極１９を形成する。
以上が従来から実施されているバイポーラトランジスタ
のＳＳＴ方式の形成方法である。
のＳＳＴ方式の形成方法である。
［発明が解決しようとする問題点］
ところで、上記のＳＳＴ方式の形成方法において問題と
なるのは、第２図（ｆ）の形成工程で説明した熱酸化に
よるＳｉＯ□膜１４の生成である。その際、比較的に厚
い５ｉ０２膜１３が上面に被覆されてはいるが、この５
ｉ０２膜１３はポーラス（多孔質）であるため、ベース
引出し電極となる多結晶シリコン膜１０の酸化が進行し
てその膜厚が減少し、ベース電極の抵抗が増加する問題
がある。特に変動の激しい場合は、膜厚３０００人程度
０多結晶シリコン膜１０が約膜厚２０００人程度に減少
する。
なるのは、第２図（ｆ）の形成工程で説明した熱酸化に
よるＳｉＯ□膜１４の生成である。その際、比較的に厚
い５ｉ０２膜１３が上面に被覆されてはいるが、この５
ｉ０２膜１３はポーラス（多孔質）であるため、ベース
引出し電極となる多結晶シリコン膜１０の酸化が進行し
てその膜厚が減少し、ベース電極の抵抗が増加する問題
がある。特に変動の激しい場合は、膜厚３０００人程度
０多結晶シリコン膜１０が約膜厚２０００人程度に減少
する。
本発明にかかる形成方法は、このような問題点を解消さ
せ、品質の維持・安定化を目的とした半導体装置の製造
方法を提案するものである。
せ、品質の維持・安定化を目的とした半導体装置の製造
方法を提案するものである。
［問題点を解決するための手段］
その目的は、フィールド絶縁膜を設けた半導体基板上に
第１絶縁膜（例えばＳｉ３Ｎ４膜）とベース引出し電極
になるべき多結晶シリコン膜と酸化シリコン膜と第２絶
縁膜（例えばＳｉ３Ｎ４膜）とを順次に積層する工程、
次いで、前記第２絶縁膜。
第１絶縁膜（例えばＳｉ３Ｎ４膜）とベース引出し電極
になるべき多結晶シリコン膜と酸化シリコン膜と第２絶
縁膜（例えばＳｉ３Ｎ４膜）とを順次に積層する工程、
次いで、前記第２絶縁膜。
酸化シリコン膜および多結晶シリコン膜を選択的にエツ
チングしてエミッタ形成領域を窓開けする工程、次いで
、該窓の内部側面に露出した前記多結晶シリコン膜を酸
化して酸化シリコン膜を生成する工程、次いで、該窓の
内部底面に露出した前記第１絶縁膜をエツチングし、更
に該窓の内部側面の該第１絶縁膜をもサイドエツチング
し、同時に表面に露出した前記第２絶縁膜を全面エツチ
ング除去する工程が含まれる半導体装置の製造方法によ
って達成される。
チングしてエミッタ形成領域を窓開けする工程、次いで
、該窓の内部側面に露出した前記多結晶シリコン膜を酸
化して酸化シリコン膜を生成する工程、次いで、該窓の
内部底面に露出した前記第１絶縁膜をエツチングし、更
に該窓の内部側面の該第１絶縁膜をもサイドエツチング
し、同時に表面に露出した前記第２絶縁膜を全面エツチ
ング除去する工程が含まれる半導体装置の製造方法によ
って達成される。
［作用］
即ち、本発明は、第２絶縁膜（例えばＳｉ３Ｎ４膜）を
多結晶シリコン膜上の５ｉ０２膜の上に被覆し、この第
２絶縁膜を酸化防止膜としてベース引出し電極となるべ
き多結晶シリコン膜の窓内部側面に露出した部分を酸化
して５ｉ０２膜を生成する。
多結晶シリコン膜上の５ｉ０２膜の上に被覆し、この第
２絶縁膜を酸化防止膜としてベース引出し電極となるべ
き多結晶シリコン膜の窓内部側面に露出した部分を酸化
して５ｉ０２膜を生成する。
そうすれば、多結晶シリコン膜の酸化が抑制され膜厚が
減少せずに、ベース電極が一定の低抵抗に維持される。
減少せずに、ベース電極が一定の低抵抗に維持される。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図（ａ）〜（１）は本発明にかかるＳＳＴ方式バイ
ポーラトランジスタの形成工程順断面図を示している。
ポーラトランジスタの形成工程順断面図を示している。
第１図（ａ）参照；従来と同じ（公知の製法によって、
ｐ型シリコン基板１にｎ＋＋埋没層２．ｐ＋＋チャネル
カット層３を設け、ｎ型エピタキシャル成長層４ （コ
レクタ領域となる）を成長し、更に、５ｉ０２膜５（膜
厚５００人程０）を介したＳｉ３Ｎ４膜６（膜厚１００
０人程度人程ターンをマスクにしてＬＯＣＯ３法により
膜厚数千人の５ｉ０２膜からなるフィールド絶縁膜７を
形成する。
ｐ型シリコン基板１にｎ＋＋埋没層２．ｐ＋＋チャネル
カット層３を設け、ｎ型エピタキシャル成長層４ （コ
レクタ領域となる）を成長し、更に、５ｉ０２膜５（膜
厚５００人程０）を介したＳｉ３Ｎ４膜６（膜厚１００
０人程度人程ターンをマスクにしてＬＯＣＯ３法により
膜厚数千人の５ｉ０２膜からなるフィールド絶縁膜７を
形成する。
第１図山）参照；次いで、５ｉ０２膜５／Ｓｉ３Ｎ４膜
６パターンのマスクを除去した後、５ｉ０２膜８（膜厚
５００人程０）を介したＳｉ３Ｎ４膜９（膜厚１５００
人程度人程１絶縁膜）を全面に被着し、更に、ボロンを
ドープしたｐ＋型の多結晶シリコン膜１０（膜厚３００
０人；ベース引出し電極となる）を被着する。
６パターンのマスクを除去した後、５ｉ０２膜８（膜厚
５００人程０）を介したＳｉ３Ｎ４膜９（膜厚１５００
人程度人程１絶縁膜）を全面に被着し、更に、ボロンを
ドープしたｐ＋型の多結晶シリコン膜１０（膜厚３００
０人；ベース引出し電極となる）を被着する。
第１図（Ｃ）参照；次いで、フォトプロセスを適用して
Ｓｉ３Ｎ４膜１１（膜厚７００人程０）パターンを形成
し、これをマスクにして多結晶シリコン膜１０を選択的
に熱酸化して５ｉ０２膜１２を生成し、不要な多結晶シ
リコン膜を絶縁体化する。
Ｓｉ３Ｎ４膜１１（膜厚７００人程０）パターンを形成
し、これをマスクにして多結晶シリコン膜１０を選択的
に熱酸化して５ｉ０２膜１２を生成し、不要な多結晶シ
リコン膜を絶縁体化する。
第１図（ｄ）参照；次いで、Ｓｉ３Ｎ４膜１１を除去し
た後、上部全面に５ｉ０２膜１３（膜厚３０００人程度
０多被着し、更に、その上面にＳｉ３Ｎ４膜２１（膜厚
７００Å以下；第２絶縁膜）を被覆する。
た後、上部全面に５ｉ０２膜１３（膜厚３０００人程度
０多被着し、更に、その上面にＳｉ３Ｎ４膜２１（膜厚
７００Å以下；第２絶縁膜）を被覆する。
第１図（Ｅｌ）参照；次いで、再びフォトプロセスを適
用してレジストマスク２２を形成し、゛これをマスクに
してエミッタ形成領域（内部ベース形成領域でもある）
上のＳｉ３Ｎ４膜２１と５ｉ０２膜１３とｐ＋型多結晶
シリコン膜１０とをＲＩＥ法でエツチングして窓Ｗを開
ける。反応ガスは弗素系ガスを用いるが、その時、Ｓｉ
３Ｎ４膜のエツチングレイトが５ｉ０２膜のそれより劣
るが、膜厚が薄いために同ガスによって除去が可能であ
る。
用してレジストマスク２２を形成し、゛これをマスクに
してエミッタ形成領域（内部ベース形成領域でもある）
上のＳｉ３Ｎ４膜２１と５ｉ０２膜１３とｐ＋型多結晶
シリコン膜１０とをＲＩＥ法でエツチングして窓Ｗを開
ける。反応ガスは弗素系ガスを用いるが、その時、Ｓｉ
３Ｎ４膜のエツチングレイトが５ｉ０２膜のそれより劣
るが、膜厚が薄いために同ガスによって除去が可能であ
る。
第１図（ｆ）参照；次いで、Ｓｉ３Ｎ４膜２１を被覆し
たまま、窓Ｗ内部側面の多結晶シリコン膜を熱酸化して
５ｉ０２膜１４（膜厚２０００〜３０００人）を生成す
る。そうすれば、Ｓｉ３Ｎ４膜２１が酸化防止の役目を
して、従来のような多結晶シリコン膜１０の酸化が防止
され、その膜厚の減少が抑制される。
たまま、窓Ｗ内部側面の多結晶シリコン膜を熱酸化して
５ｉ０２膜１４（膜厚２０００〜３０００人）を生成す
る。そうすれば、Ｓｉ３Ｎ４膜２１が酸化防止の役目を
して、従来のような多結晶シリコン膜１０の酸化が防止
され、その膜厚の減少が抑制される。
第１図（ｇ）参照；次いで、レジストマスク２２を除去
した後、熱燐酸液でエツチングして、窓Ｗ内部のＳｉ３
Ｎ４膜９を除去し、更に、窓Ｗ内部側面のＳｉ３Ｎ４膜
をもサイドエツチングし、同時に上面のＳｉ３Ｎ４膜２
１をすべてエツチング除去する。次に、その下層の５ｉ
０２膜８を弗酸でエツチング除去する。なお、Ｓｉ３
Ｎ４膜をエツチングする際、Ｓｉ３Ｎ４膜９（第１絶縁
膜）とＳｉ３Ｎ４膜２１（第２絶縁膜）を同時にエツチ
ング除去するため、Ｓｉ３ Ｎ４膜２１の膜厚をＳｉ３
Ｎ４膜９の膜厚よりも薄く形成しておき、Ｓｉ３Ｎ４膜
２１が完全に除去されるようにする。
した後、熱燐酸液でエツチングして、窓Ｗ内部のＳｉ３
Ｎ４膜９を除去し、更に、窓Ｗ内部側面のＳｉ３Ｎ４膜
をもサイドエツチングし、同時に上面のＳｉ３Ｎ４膜２
１をすべてエツチング除去する。次に、その下層の５ｉ
０２膜８を弗酸でエツチング除去する。なお、Ｓｉ３
Ｎ４膜をエツチングする際、Ｓｉ３Ｎ４膜９（第１絶縁
膜）とＳｉ３Ｎ４膜２１（第２絶縁膜）を同時にエツチ
ング除去するため、Ｓｉ３ Ｎ４膜２１の膜厚をＳｉ３
Ｎ４膜９の膜厚よりも薄く形成しておき、Ｓｉ３Ｎ４膜
２１が完全に除去されるようにする。
第１図（ｈ）参照；次いで、従来法と同様に、窓Ｗ内に
高純度な多結晶シリコン膜を被着して、上記窓側面のサ
イドエツチング部分にも多結晶シリコン膜を充填する。
高純度な多結晶シリコン膜を被着して、上記窓側面のサ
イドエツチング部分にも多結晶シリコン膜を充填する。
そうして、充填した窓側面の多結晶シリコン膜をｐ型化
し、残りの窓内の高純度な多結晶シリコン膜を苛性カリ
液でエツチング除去する。更に、熱処理してｐ＋型多結
晶シリコン膜１０からボロンを拡散してｐ＋型郊外部ベ
ース領域１５画定し、同時に、その熱処理（酸化雰囲気
中）によって窓Ｗ内側面に充填した多結晶シリコン膜の
表面に５ｉ０２膜を生成する。
し、残りの窓内の高純度な多結晶シリコン膜を苛性カリ
液でエツチング除去する。更に、熱処理してｐ＋型多結
晶シリコン膜１０からボロンを拡散してｐ＋型郊外部ベ
ース領域１５画定し、同時に、その熱処理（酸化雰囲気
中）によって窓Ｗ内側面に充填した多結晶シリコン膜の
表面に５ｉ０２膜を生成する。
第１図（１）参照；次いで、窓Ｗ内にボロンイオンを注
入してｐ＋＋内部ベース領域１６を画定し、更に、燐ド
ープしたｎ＋型型詰結晶シリコンらなるエミッタ電極１
７を被着し、熱処理してｎ＋＋エミッタ領域１８を画定
する。且つ、５ｉ０２膜１３に窓を開けて引出しベース
電極１９を形成する。
入してｐ＋＋内部ベース領域１６を画定し、更に、燐ド
ープしたｎ＋型型詰結晶シリコンらなるエミッタ電極１
７を被着し、熱処理してｎ＋＋エミッタ領域１８を画定
する。且つ、５ｉ０２膜１３に窓を開けて引出しベース
電極１９を形成する。
以上が本発明にかかるバイポーラトランジスタの形成方
法である。
法である。
上記は第２絶縁膜としてＳｉ３ Ｎ４膜を用いたが、酸
化防止膜として役立って、且つ、第１絶縁膜と同時にエ
ツチング除去できる膜であれば、他の材料膜を使用して
も良い。
化防止膜として役立って、且つ、第１絶縁膜と同時にエ
ツチング除去できる膜であれば、他の材料膜を使用して
も良い。
このように、本発明にかかる形成方法は、ペース引出し
電極となる多結晶シリコン膜１０の酸化による膜厚減少
が防止され、ベース引出し電極を低抵抗化して、且つ、
一定に維持できる。実施結果によれば、従来、ベース電
極の抵抗値は１００〜３００Ω程度に変動していたが、
本発明を実施した後はその抵抗の変動値が５０Ω内に納
まってきた。
電極となる多結晶シリコン膜１０の酸化による膜厚減少
が防止され、ベース引出し電極を低抵抗化して、且つ、
一定に維持できる。実施結果によれば、従来、ベース電
極の抵抗値は１００〜３００Ω程度に変動していたが、
本発明を実施した後はその抵抗の変動値が５０Ω内に納
まってきた。
更に、ベース電極の抵抗値がこのように固定されると、
多結晶シリコン膜１０の膜厚はその膜厚減少を見込んで
規定膜厚以上に厚くする必要がなくなり、それだけ表面
が平坦化される利点も得られる。
多結晶シリコン膜１０の膜厚はその膜厚減少を見込んで
規定膜厚以上に厚くする必要がなくなり、それだけ表面
が平坦化される利点も得られる。
［発明の効果］
以上の説明から明らかなように、本発明にかかる製造方
法によれば、ベース電極の抵抗が低下して安定化し、半
導体装置の品質向上に顕著に寄与するものである。
法によれば、ベース電極の抵抗が低下して安定化し、半
導体装置の品質向上に顕著に寄与するものである。
第１図（ａ）〜（１）は本発明にかかるＳＳＴ方式バイ
ポーラトランジスタの形成工程順断面図、第２図＋８）
〜（１）は従来のＳＳＴ方式バイポーラトランジスタの
形成工程順断面図である。 図において、 １はｐ型シリコン基板、 ２はｎ＋＋埋没層、 ３はｐ＋＋チャネルカット層、 ４はｎ型エピタキシャル成長層（コレクタ領域）、５、
８．１２．１３．１４は５ｉ０２膜、６．１１はＳｉ
３Ｎ４膜、 ７はフィールド絶縁膜、 ９はＳｉ３ Ｎ４膜（第１絶縁膜）、 １０はｐ＋型型詰結晶シリコン膜 １５はｐ＋髪型外ベース領域、 １６はｐ＋＋内部ベース領域、 １７はエミッタ電極、 １８はｎ＋＋エミッタ領域、 １９はベース電極、 ２１はＳｉ３Ｎ４膜（第２絶縁膜）、 ２２はレジストマスク を示している。 ６５；３Ｎ４１１ 第１図（￥７１１） ≧トゲ３ｇ耳にかかＪ ＳＳＴ六ノζＩでイオＪ−９
ｈ浸°Ｚ９ｐガ５へ゛工≠￥１１更諸牟σ０Ｃり第 １
図 （ヤ／１３ン 第２ 図 （’ｆｎｆ） ■ ニ
ポーラトランジスタの形成工程順断面図、第２図＋８）
〜（１）は従来のＳＳＴ方式バイポーラトランジスタの
形成工程順断面図である。 図において、 １はｐ型シリコン基板、 ２はｎ＋＋埋没層、 ３はｐ＋＋チャネルカット層、 ４はｎ型エピタキシャル成長層（コレクタ領域）、５、
８．１２．１３．１４は５ｉ０２膜、６．１１はＳｉ
３Ｎ４膜、 ７はフィールド絶縁膜、 ９はＳｉ３ Ｎ４膜（第１絶縁膜）、 １０はｐ＋型型詰結晶シリコン膜 １５はｐ＋髪型外ベース領域、 １６はｐ＋＋内部ベース領域、 １７はエミッタ電極、 １８はｎ＋＋エミッタ領域、 １９はベース電極、 ２１はＳｉ３Ｎ４膜（第２絶縁膜）、 ２２はレジストマスク を示している。 ６５；３Ｎ４１１ 第１図（￥７１１） ≧トゲ３ｇ耳にかかＪ ＳＳＴ六ノζＩでイオＪ−９
ｈ浸°Ｚ９ｐガ５へ゛工≠￥１１更諸牟σ０Ｃり第 １
図 （ヤ／１３ン 第２ 図 （’ｆｎｆ） ■ ニ
Claims (2)
- （１）フィールド絶縁膜を設けた半導体基板上に第１絶
縁膜とベース引出し電極になるべき多結晶シリコン膜と
酸化シリコン膜と第２絶縁膜とを順次に積層する工程、 次いで、前記第２絶縁膜、酸化シリコン膜および多結晶
シリコン膜を選択的にエッチングしてエミッタ形成領域
を窓開けする工程、 次いで、該窓の内部側面に露出した前記多結晶シリコン
膜を酸化して酸化シリコン膜を生成する工程、 次いで、該窓の内部底面に露出した前記第１絶縁膜をエ
ッチングし、更に該窓の内部側面の該第１絶縁膜をもサ
イドエッチングし、同時に表面に露出した前記第２絶縁
膜を全面エッチング除去する工程が含まれてなることを
特徴とする半導体装置の製造方法。 - （２）前記第１絶縁膜および第２絶縁膜が窒化シリコン
膜であることを特徴とする特許請求の範囲第１項記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62281663A JP2533141B2 (ja) | 1987-11-06 | 1987-11-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62281663A JP2533141B2 (ja) | 1987-11-06 | 1987-11-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01123473A true JPH01123473A (ja) | 1989-05-16 |
| JP2533141B2 JP2533141B2 (ja) | 1996-09-11 |
Family
ID=17642242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62281663A Expired - Lifetime JP2533141B2 (ja) | 1987-11-06 | 1987-11-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2533141B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115692197A (zh) * | 2022-12-30 | 2023-02-03 | 深圳市创芯微微电子有限公司 | 一种三极管及其制造方法 |
-
1987
- 1987-11-06 JP JP62281663A patent/JP2533141B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115692197A (zh) * | 2022-12-30 | 2023-02-03 | 深圳市创芯微微电子有限公司 | 一种三极管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2533141B2 (ja) | 1996-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4277884A (en) | Method for forming an improved gate member utilizing special masking and oxidation to eliminate projecting points on silicon islands | |
| JP2812811B2 (ja) | 半導体装置のフィールド酸化膜形成方法 | |
| JPH09115921A (ja) | 半導体装置及びその製造方法 | |
| JPH08203884A (ja) | オキシナイトライド膜およびその形成方法ならびにそのオキシナイトライド膜を用いた素子分離酸化膜の形成方法 | |
| JPS63107119A (ja) | ステップ絶縁層を有する集積回路の製造方法 | |
| JPH0799190A (ja) | 半導体素子フィールド酸化膜の製造方法 | |
| JPH06302684A (ja) | 半導体素子のフィールド酸化膜形成方法 | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| US5631189A (en) | Method of forming element isolation region | |
| JPH09326391A (ja) | 素子分離酸化膜の製造方法 | |
| JPH0473296B2 (ja) | ||
| JPH01123473A (ja) | 半導体装置の製造方法 | |
| JPS6359538B2 (ja) | ||
| JPH06302826A (ja) | 絶縁ゲート電界効果トランジスタ及びその製造方法 | |
| JPH10144784A (ja) | 半導体装置及びその製造方法 | |
| JPH01315161A (ja) | 半導体装置の製造方法 | |
| JPH0669430A (ja) | 半導体装置の製造方法 | |
| JPH065588A (ja) | 半導体装置の製造方法 | |
| JPH11186253A (ja) | 半導体装置の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPS60132341A (ja) | 半導体装置 | |
| JPS6316903B2 (ja) | ||
| KR950001302B1 (ko) | 반도체 소자분리방법 | |
| JPS6115372A (ja) | 半導体装置およびその製造方法 | |
| JPH06188266A (ja) | 半導体装置の製造方法 |