JPH04151838A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、一基板上に複数素子を形成する半導体装置
の製造方法に関し、特に素子間の分離をバーズビークが
なく平坦に行うことのできる半導体装置の製造方法に関
するものである。

〔従来の技術〕

第２図（ａ）〜（Ｃ）は従来の半導体装置の製造方法に
おける素子分離方法のうち、広く利用されているＬＯＣ
Ｏ８法による素子分離方法の一例を示す断面工程図であ
り、図において、ｌはシリコン基板、２はシリコン基板
１上に形成する薄い酸化膜、３は窒化膜、４はレジスト
、８は分離用ボロン拡散層、９は分離酸化膜である。

次に製造工程について説明する。

まず、第２図（ａ）に示すように、例えばＰ型基板ｌの
表面を少し酸化させ薄い酸化膜２を形成した後、該酸化
膜２上に窒化膜３を形成し、写真製版技術によりレジス
ト４をパターニングした後、窒化膜３を開口させ、該開
口部に素子分離用のボロンを注入し、分離用ボロン拡散
層８を形成する。

次いて、第２図（ｂ）に示すようにレジスト４を除去し
、さらに窒化膜３をマスクとして」１記分離用ボロン拡
散層８が形成された素子分離領域を選択的に酸化させ、
分離酸化膜９を形成させる。

次に、第３図（Ｃ）に示すように」二記素子活性領域上
の窒化膜３及び薄い酸化膜２を除去すると、活性領域が
分離酸化膜９及び分離用ボロン拡散層８により分離され
る。

〔発明が解決しようとする課題〕

従来の半導体装置の製造方法は以上のように構成されて
いるので、分離酸化膜の周辺部分がバーズビーク状に延
びるため、活性領域有効面積を狭め、狭チャネル効果の
要因となるなどの問題点かあった。

また、基板の酸化により分離酸化膜の表面が基板よりも
高くなるため、表面の段差が厳しくなり、その後の工程
の微細加工を防げるなどの問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、バーズビークがなく平坦な分離を行うことを
目的とする。

〔課題を解決するための手段〕

この発明に係る半導体装置の製造方法は、基板表面に酸
化膜及び窒化膜を形成し、レジストをパターニングして
、上記酸化膜及び窒化膜をエツチングした後に、シリコ
ン基板を所定の深さまでエツチングし、上記エツチング
により開口した素子分離領域の側壁部分にのみ窒化膜を
形成し、上記シリコン基板露出分にのみ選択的にシリコ
ンを所定の厚みでエピ成長させ、上記エピ成長させたシ
リコン膜を選択的に酸化させ、基板表面の酸化膜及び窒
化膜をエッチバックして基板表面を平坦化するものであ
る。

〔作用〕

この発明に係る半導体装置の製造方法は、素子分離のた
めの酸化領域を、あらかじめ基板を所定の深さだけエツ
チングし、基板表面より低（し、かつ酸化されるシリコ
ン部分の周囲を窒化膜により保護して、横方向に酸化が
進行するのを防ぐようにしたから、平坦でかつバーズビ
ークのない分離を実現できる。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図（ａ）〜（ｅ）は本発明の一実施例による半導体
装置の製造方法における素子分離工程を示す断面工程図
であり、図において、第２図と同一符号は同−又は相当
部分を示し、また５は第２の酸化膜、６は側壁の窒化膜
、７はエピタキシャル成長膜である。

次に製造工程について説明する。

まず、第１図（ａ）に示すようにシリコン基板１上全面
に第１の薄い酸化膜２及び第１の窒化膜３を順次形成し
、さらに窒化膜３上にレジスト４を塗布した後、写真製
版技術により該レジスト４をパターニングし、これをマ
スクとして第１の薄い酸化膜２及び窒化膜３をエツチン
グし、さらにシリコン基板を任意の深さまでエツチング
して素子分離領域を開口する。

次に基板１表面を薄く酸化し、第２の酸化膜５を形成し
た後、第２の窒化膜６を開口部全面に形成した後、異方
性エツチングを行い第１図（ｂ）に示すように側壁部分
にのみ窒化膜６を残すようにする。

さらに、第１図（Ｃ）に示すようにシリコン基板１が露
出した部分に、エピタキシャル成長膜７を選択的に成長
形成する。

次に、第１図（ｄ）に示すように第１の酸化膜２゜第１
の窒化膜３及び側壁の窒化膜６をマスクとしてエピタキ
シャル成長膜７にボロンを注入した後、エピタキシャル
成長膜７を選択酸化して酸化膜９を形成する。

最後に、第１図（ｅ）に示すように基板表面の酸化膜２
，９及び窒化膜３，６をエッチバックして第１の酸化膜
２及び第１の窒化膜３を除去すると、素子分離が完了す
る。

このように本実施例によれば、あらかじめ分離領域の基
板を所定深さエツチングして基板表面より低くしている
から、分離酸化膜９の表面が基板１の表面とほぼ同じ高
さとなり、平坦性を向」ニすることができ、また酸化さ
れるシリコン部分の周囲を窒化膜６により保護して、横
方向に酸化が進行するのを防ぐようにしたから、バーズ
ビークのない分離ができる。さらに、側壁窒化膜６を形
成後に分離のためのボロン注入を行うので分離用ボロン
拡散層の幅を小さくてき、バーズビークの低減と合わせ
て狭チャネル効果を抑制することかできる。

なお、上記実施例では第２の窒化膜６を形成する前に表
面を薄く酸化させ、第２の酸化膜５を形成したが、この
酸化膜５はシリコン基板ｌと窒化膜５とのバッファ層と
なるもので、また酸化膜５はシリコンエッチ後の基板表
面ダメージを取るためのものであるが、ＣＶＤ等により
酸化膜を堆積させて形成してもよいし、この酸化膜５を
形成しなくてもよい。酸化膜５を形成しない場合、シリ
コンエッチ時のダメージ層か残るため、結晶欠陥等によ
り素子間の分離耐圧が低下する恐れかあるが、酸化がな
い分だけ横方向への分離領域の伸びを防ぐことができ、
狭チャネル効果の抑制をさらに期待することができる。

また、上記実施例では、エピタキシャル成長膜７を形成
した後に分離のためのボロン注入８を行ったが、これは
注入エネルギーを制御すれは、エピ成長膜７を形成する
前でもよい。また、シリコンエツチングをした直後にレ
ジストをマスクとしてボロンの注入をしてもよいか、こ
の場合ボロンの拡散領域が本発明よりも広くなるため、
狭チャネル効果の抑制はバーズビークの低減によるもの
たけとなる。

〔発明の効果〕

以上のように本発明の半導体装置の製造方法によれば、
基板表面に酸化膜及び窒化膜を形成し、レジストをパタ
ーニングして、上記酸化膜及び窒化膜をエツチングした
後に、シリコン基板を所定の深さまでエツチングし、上
記エツチングにより開口した素子分離領域の側壁部分に
のみ窒化膜を形成し、上記シリコン基板露出骨にのみ選
択的にシリコンを所定の厚みでエピ成長させ、上記エピ
成長させたシリコン膜を選択的に酸化させ、基板表面の
酸化膜及び窒化膜をエッチバックして基板表面を平坦化
したので、段差かなく平坦で、かつバーズビークの少な
い分離かでき、微細加工に適した半導体装置の製造方法
を得ることができる効果がある。

また、側壁窒化膜の形成後に分離用不純物注入を行なう
ようにすれば、分離用の不純物拡散層を小さくすること
ができ、狭チャネル効果をさらに抑制することができる
効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例による半導体装置の製造方法
における素子分離工程を示す断面工程図、第２図は従来
の半導体装置の製造方法における素子分離工程を示す断
面工程図である。 図において、１はシリコン基板、２は第１の酸化膜、３
は第１の窒化膜、４はレジスト、５は第２の酸化膜、６
は側壁の窒化膜、７はエピ成長膜、８は分離用ボロン拡
散層、９は分離酸化膜である。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）半導体装置の複数の半導体素子間の素子分離を行
   う半導体装置の製造方法において、 基板表面に薄い酸化膜を形成した後、該酸化膜上に窒化
   膜を堆積し、さらに該窒化膜上にレジストをパターニン
   グする工程と、 上記レジストの開口部の上記窒化膜及び酸化膜をエッチ
   ング除去し、さらに該エッチングにより上記開口部に露
   出したシリコン基板を所定の深さまでエッチングする工
   程と、 上記エッチングにより開口した素子分離領域の側壁部分
   にのみ窒化膜を形成する工程と、シリコン基板露出分に
   のみ選択的にシリコンを所定の厚みでエピ成長させる工
   程と、 上記エピ成長させたシリコン膜を選択的に酸化させる工
   程と、 基板表面の窒化膜及び酸化膜をエッチバックして基板表
   面を平坦化する工程とを含むことを特徴とする半導体装
   置の製造方法。