JPH0744214B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0744214B2
JPH0744214B2 JP16283588A JP16283588A JPH0744214B2 JP H0744214 B2 JPH0744214 B2 JP H0744214B2 JP 16283588 A JP16283588 A JP 16283588A JP 16283588 A JP16283588 A JP 16283588A JP H0744214 B2 JPH0744214 B2 JP H0744214B2
Authority
JP
Japan
Prior art keywords
oxide film
film
nitride film
element isolation
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16283588A
Other languages
English (en)
Other versions
JPH0210836A (ja
Inventor
英一 有馬
武夫 村岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP16283588A priority Critical patent/JPH0744214B2/ja
Publication of JPH0210836A publication Critical patent/JPH0210836A/ja
Publication of JPH0744214B2 publication Critical patent/JPH0744214B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法に関し、さらに詳し
くは、半導体装置における素子間分離のためのフィール
ド分離酸化膜の形成方法の改良に係るものである。
〔従来の技術〕
従来例によるこの種の半導体装置における素子間分離の
ためのフィールド分離酸化膜の形成方法での主要な製造
工程を第2図(a)ないし(d)に示してある。
すなわち、これらの第2図(a)ないし(d)に示す従
来例方法においては、まず、シリコン半導体基板1の一
主面上にあつて、熱酸化法により下敷層となる薄い二酸
化珪素(SiO2)膜(以下、下敷酸化膜と呼ぶ)2を形成
し、かつこの下敷酸化膜2上に、科学的気相成長法によ
り窒化珪素(Si3N4)膜(以下、窒化膜と呼ぶ)4を堆
積させ(同図(a))、ついで、写真製版法により素子
間分離領域以外の素子形成領域にのみパターニングされ
たフォトレジスト6を残して(同図(b))、素子間分
離領域での窒化膜4をエッチング除去しておき(同図
(c))、さらに、その後,このウエハを熱酸化処理す
ることにより、残された窒化膜4がマスクとして働き、
素子間分離領域に厚いフィールド分離酸化膜8を形成で
き、最後に、このマスクとして用いた窒化膜4を除去し
(同図(d))、このようにして、所期通りのフィール
ド分離酸化膜を形成するものである。
〔発明が解決しようとする課題〕
しかしながら、前記した従来例によるフィールド分離酸
化膜の形成方法においては、一般的な現象としてよく知
られているように、厚いフィールド分離酸化膜8の熱酸
化処理による形成時にあつて、この熱酸化のためのマス
クとして働く窒化膜4の下での素子形成領域側に酸化作
用がまわり込んで働き、いわゆる、バーズビークを生じ
て素子形成領域の面積を減少させ、同時に、素子構成の
微細化を妨げることになると云う不利があり、また、こ
のバーズビークを小さくするためには、酸化マスクとな
る窒化膜4を厚く堆積させる必要があるが、この窒化膜
とシリコンとでは、その熱膨張係数が異なることから、
内部に発生する応力に伴つて素子形成領域側に欠陥を与
え易く、これによつて装置の信頼性を著しく劣化させる
ものであつた。
この発明は、従来のこのような問題点を解消するために
なされたもので、その目的とするところは、フィールド
分離酸化膜の形成時に生ずるバーズビークを減少させ得
るようにした,この種の半導体装置の製造方法,こゝで
は、フィールド分離酸化膜の形成方法を提供することで
ある。
〔課題を解決するための手段〕
前記目的を達成するために、この発明に係る半導体装置
の製造方法は、素子形成領域上での窒化膜を酸化マスク
として開口された素子間分離領域対応部分にあつて、そ
の内面に対して第2の窒化膜を形成させることにより、
フィールド分離酸化膜の形成時における素子形成領域側
への酸化作用のまわり込み可及的に抑制させるようにし
たものである。
すなわち,この発明は、素子間分離のためのフィールド
分離酸化膜の形成方法であつて、半導体基板の主面上に
下敷層となる薄い下敷酸化膜を形成し、かつこの下敷酸
化膜上に多結晶シリコン膜,第1の窒化膜,および第2
の酸化膜を順次に堆積させる工程と、素子間分離領域以
外の素子形成領域にのみパターニングされたフォトレジ
ストを残し、これをマスクに用い、これらの第2の酸化
膜,第1の窒化膜,多結晶シリコン膜,および下敷酸化
膜での素子間分離領域に対応する各部分を選択的に異方
性エッチングして、多結晶シリコン膜,下敷酸化膜に対
し、第2の酸化膜,第1の窒化膜がオーバーハングされ
た状態にエッチング除去する工程と、エッチング除去さ
れた素子間分離領域対応部分を含む全面に、第2の窒化
膜を堆積させる工程と、この第2の窒化膜を異方性エッ
チングして、オーバーハング部分に第2の窒化膜を残す
工程と、これらを熱酸化処理して素子間分離領域対応部
分に厚いフィールド分離酸化膜を形成する工程とを、少
なくとも含むことを特徴とする半導体装置の製造方法で
ある。
〔作用〕
従つて、この発明においては、素子間分離領域対応部分
を開口させ、これに隣接する素子形成領域上での窒化膜
を酸化マスク用いて、この素子間分離領域対応部分にフ
ィールド分離酸化膜を形成させる方法にあつて、素子間
分離領域対応部分の内面に対し、第2の窒化膜を形成さ
せるようにしたから、この第2の窒化膜の存在により、
フィールド分離酸化膜の形成時における素子形成領域側
への酸化作用のまわり込みを可及的に抑制させることが
でき、これによつてバーズビークの発生を低減し得るの
である。
〔実 施 例〕
以下、この発明に係る半導体装置の製造方法の一実施例
につき、第1図(a)ないし(g)を参照して詳細に説
明する。
これらの第1図(a)ないし(g)はこの実施例を適用
したフィールド分離酸化膜の形成方法の主要な製造工程
を順次模式的に示したそれぞれに断面図であり、これら
の第1図実施例方法において、前記第2図従来例方法と
同一符号は同一または相当部分を表わしている。
この第1図実施例方法においては、まず、シリコン半導
体基板1の一主面上にあつて、熱酸化法により下敷層と
なる薄い二酸化珪素(SiO2)膜(以下,下敷酸化膜と呼
ぶ)2を形成し、続いて、この下敷酸化膜2上に、化学
的気相成長法により多結晶シリコン膜3と第1の窒化珪
素(Si3N4)膜(以下,第1の窒化膜と呼ぶ)4と第2
の酸化膜5とを順次連続的に堆積させ(同図(a))、
ついで、写真製版法により素子間分離領域以外の素子形
成領域にのみパターニングされたフォトレジスト6を残
した上で、このフォトレジスト6をマスクに用い、これ
らの第2の酸化膜5,第1の窒化膜4,多結晶シリコン膜3
および下敷酸化膜2での素子間分離領域に対応する各部
分を選択的に異方性エッチングする(同図(b))。そ
して、この異方性エッチングに際しては、これを多結晶
シリコン膜3のエッチング面が、第1の窒化膜4のそれ
よりも幾分か後退するような処理条件のもとに行なうこ
とで、多結晶シリコン膜3および下敷酸化膜2に対し
て、第2の酸化膜5および第1の窒化膜4がオーバーハ
ングされた状態にエッチング除去される(同図
(c))。
次に、前記のように選択的にエッチング除去された素子
間分離領域対応部分を含む全面に、前記と同様の科学的
気相成長法などの手段で第2の窒化膜7を再度,堆積さ
せ(同図(d))た上で、この第2の窒化膜7について
もまた、再度,異方性エッチングして除去する(同図
(e))が、このとき、前記したオーバーハングされて
いる凹部々分にあつてのみ,つまり、こゝでは、素子間
分離領域に対応して開口された内面部分に第2の窒化膜
7が残されることになる(同図(f))。
続いて、その後,従来例方法の場合と同様に、このウエ
ハを熱酸化処理することで、素子間分離領域に対応する
部分に対して厚いフィールド分離酸化膜8を形成させる
が、このとき、前記残されている第1および第2の窒化
膜4,7がマスクとして働き、しかも、第1の窒化膜4の
下にまわり込もうとする酸化作用が、第2の窒化膜7に
より効果的に抑制されるために、従来例方法でのバーズ
ビークが低減されることになり、素子間分離領域にのみ
厚いフィールド分離酸化膜8が形成されるもので(同図
(d))、このようにして、バーズビークを可及的に低
減させたフィールド分離酸化膜を所期通りに形成し得る
のである。
〔発明の効果〕
以上詳述したように、この発明方法によれば、素子間分
離領域対応部分を開口させ、これに隣接する素子形成領
域上での窒化膜を酸化マスクに用いて、この素子間分離
領域対応部分にフィールド分離酸化膜を形成させる方法
にあつて、素子間分離領域対応部分の内面に対し、第2
の窒化膜を形成させるようにしたから、この第2の窒化
膜の存在により、フィールド分離酸化膜の形成時におけ
る素子形成領域側への酸化作用のまわり込みを可及的に
抑制し得るもので、酸化マスクとしての窒化膜を厚くせ
ずにバーズビークの発生を効果的に低減させることがで
き、結果的に、素子形成領域での面積の減少がなく、か
つ素子構成の微細化も妨げずにすみ、装置の信頼性を格
段に向上させ得るなどの優れた特長がある。
【図面の簡単な説明】
第1図(a)ないし(g)はこの発明の一実施例を適用
したフィールド分離酸化膜の形成方法の主要な製造工程
を順次模式的に示したそれぞれに断面図であり、また、
第2図(a)ないし(d)は従来例による同上フィール
ド分離酸化膜の形成方法の主要な製造工程を順次模式的
に示したそれぞれに断面図である。 1……シリコン半導体基板、2……下敷酸化膜(二酸化
珪素膜)、3……多結晶シリコン膜、4……第1の窒化
膜(第1の窒化珪素膜)、5……第2の酸化膜、6……
フォトレジスト、7……第2の窒化膜(第2の窒化珪素
膜)、8……フィールド分離酸化膜。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】素子間分離のためのフィールド分離酸化膜
    の形成方法であつて、半導体基板の主面上に下敷層とな
    る薄い下敷酸化膜を形成し、かつこの下敷酸化膜上に多
    結晶シリコン膜,第1の窒化膜,および第2の酸化膜を
    順次に堆積させる工程と、素子間分離領域以外の素子形
    成領域にのみパターニングされたフォトレジストを残
    し、これをマスクに用い、これらの第2の酸化膜,第1
    の窒化膜,多結晶シリコン膜,および下敷酸化膜での素
    子間分離領域に対応する各部分を選択的に異方性エッチ
    ングして、多結晶シリコン膜,下敷酸化膜に対し、第2
    の酸化膜,第1の窒化膜がオーバーハングされた状態に
    エッチング除去する工程と、エッチング除去された素子
    間分離領域対応部分を含む全面に、第2の窒化膜を堆積
    させる工程と、この第2の窒化膜を異方性エッチングし
    て、オーバーハング部分に第2の窒化膜を残す工程と、
    これを熱酸化処理して素子間分離領域対応部分に厚いフ
    ィールド分離酸化膜を形成する工程とを、少なくとも含
    むことを特徴とする半導体装置の製造方法。
JP16283588A 1988-06-29 1988-06-29 半導体装置の製造方法 Expired - Lifetime JPH0744214B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16283588A JPH0744214B2 (ja) 1988-06-29 1988-06-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16283588A JPH0744214B2 (ja) 1988-06-29 1988-06-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0210836A JPH0210836A (ja) 1990-01-16
JPH0744214B2 true JPH0744214B2 (ja) 1995-05-15

Family

ID=15762151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16283588A Expired - Lifetime JPH0744214B2 (ja) 1988-06-29 1988-06-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0744214B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0518418A1 (en) * 1991-06-10 1992-12-16 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device whereby field oxide regions are formed in a surface of a silicon body through oxidation
US5260229A (en) * 1991-08-30 1993-11-09 Sgs-Thomson Microelectronics, Inc. Method of forming isolated regions of oxide
US5977607A (en) * 1994-09-12 1999-11-02 Stmicroelectronics, Inc. Method of forming isolated regions of oxide
US5972776A (en) * 1995-12-22 1999-10-26 Stmicroelectronics, Inc. Method of forming a planar isolation structure in an integrated circuit
US5834360A (en) * 1996-07-31 1998-11-10 Stmicroelectronics, Inc. Method of forming an improved planar isolation structure in an integrated circuit

Also Published As

Publication number Publication date
JPH0210836A (ja) 1990-01-16

Similar Documents

Publication Publication Date Title
US4272308A (en) Method of forming recessed isolation oxide layers
US5149669A (en) Method of forming an isolation region in a semiconductor device
US4897365A (en) Reduced-beak planox process for the formation of integrated electronic components
JPS6228578B2 (ja)
US4462846A (en) Semiconductor structure for recessed isolation oxide
US5631189A (en) Method of forming element isolation region
JPH0744214B2 (ja) 半導体装置の製造方法
JP2896072B2 (ja) 半導体素子のフィールド酸化膜の形成方法
JPH06349820A (ja) 半導体装置の製造方法
JPS59165434A (ja) 半導体装置の製造方法
JPH0210730A (ja) 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造
US5215935A (en) Method of forming isolation region in semiconductor device
JPH09232304A (ja) 半導体装置のlocos素子分離方法
JPH0338733B2 (ja)
JPH06163528A (ja) 半導体装置の製造方法
JPH04151838A (ja) 半導体装置の製造方法
JPS6213047A (ja) 半導体装置の製造方法
JPH0536680A (ja) 半導体装置とその製造方法
JPH0258778B2 (ja)
JPH06224187A (ja) Locos酸化膜の形成方法
JP3042804B2 (ja) 素子分離方法及び半導体装置
KR960009978B1 (ko) 반도체 장치의 필드산화막 형성 방법
JPH06163531A (ja) 半導体装置における素子分離領域の形成方法
JPS62232143A (ja) 半導体装置の製造方法
JPH06333921A (ja) 半導体装置の製造方法