JPS59165434A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59165434A JPS59165434A JP3911383A JP3911383A JPS59165434A JP S59165434 A JPS59165434 A JP S59165434A JP 3911383 A JP3911383 A JP 3911383A JP 3911383 A JP3911383 A JP 3911383A JP S59165434 A JPS59165434 A JP S59165434A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide film
- film
- silicon
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、半導体装置の製造方法に係わり、特に素子特
性を劣化させることなく、素子形成領域の寸法誤差をも
小さくする素子分離方法に関する。
性を劣化させることなく、素子形成領域の寸法誤差をも
小さくする素子分離方法に関する。
従来、半導体装置、特にＭＯ８ｆｉ半導体集積回路装置
では、素子間のフィールド領域に厚い絶縁膜を形成する
方法として、選択酸化法が知られている。
では、素子間のフィールド領域に厚い絶縁膜を形成する
方法として、選択酸化法が知られている。
以下、選択酸化法について第１図（ａ）〜（ｄ）を参照
して説明する。
して説明する。
第１図（ａ）に示す如く、例えばＰ型（ｉ ｏ ｏ）シ
リコン基板１１を、例えば１０００℃の熱酸化によシ約
８００＾の酸化シリコン膜１２を形成したのち、化学的
気相成長（Ｃ’ＶＤ）法によシ耐酸化性膜、例えばシリ
コン窒化膜１３を約１０００Ａ程度形成する。
リコン基板１１を、例えば１０００℃の熱酸化によシ約
８００＾の酸化シリコン膜１２を形成したのち、化学的
気相成長（Ｃ’ＶＤ）法によシ耐酸化性膜、例えばシリ
コン窒化膜１３を約１０００Ａ程度形成する。
次いで、第１図（ｂ）に示す如く、フィールド領域の酸
化シリコン膜１２．及びシリコン窒化膜１３を除去し、
フィールド領域に自己整合で、例えばボロンをフィール
ドイオン注入し１１反転防止層１４を形成する。
化シリコン膜１２．及びシリコン窒化膜１３を除去し、
フィールド領域に自己整合で、例えばボロンをフィール
ドイオン注入し１１反転防止層１４を形成する。
その後、第１図（Ｃ）に示す如く、例えば水蒸気を含む
酸化性雰囲気で１０００℃４時間程度酸化を行ないフィ
ールド酸化膜１５をフィールド領域にのみ選択的に形成
する。
酸化性雰囲気で１０００℃４時間程度酸化を行ないフィ
ールド酸化膜１５をフィールド領域にのみ選択的に形成
する。
次に第１図（ｄ）に示す如く、素子形成領域の酸化シリ
コン膜１２及びシリコン窒化膜１３を除去し、素子形成
領域のシリコン基板を露出させる。
コン膜１２及びシリコン窒化膜１３を除去し、素子形成
領域のシリコン基板を露出させる。
以下、通常の工程により、露出した基板に所望の素子を
形成する。
形成する。
しかしながら、かかる方法を、ますます微細化、高密度
化が進む集積回路の素子間分離に用いる場合、次の様な
問題点がある。
化が進む集積回路の素子間分離に用いる場合、次の様な
問題点がある。
第１に、厚いフィールド酸化膜を選択的に形成する際、
酸化は横方向にも進行するため、耐酸化性゛マスクであ
る窒化シリコン膜の端部から厚いフィールド酸化膜が鳥
のくちばし状に食い込み、これが素子領域の寸法誤差の
原因となり、また高集積化の妨げとなる。
酸化は横方向にも進行するため、耐酸化性゛マスクであ
る窒化シリコン膜の端部から厚いフィールド酸化膜が鳥
のくちばし状に食い込み、これが素子領域の寸法誤差の
原因となり、また高集積化の妨げとなる。
第２に、厚いフィールド酸化膜の形成には、例えば水蒸
気を含む酸化性雰囲気で１０００℃４時間といった高温
かつ長時間の熱処理を必要とする為すでにドープされて
いるフィールド領域の不純物が拡散によって再分布して
、素子形成領域にまでしみ出し、これが素子特性を劣化
させ、高集積化を妨げる。
気を含む酸化性雰囲気で１０００℃４時間といった高温
かつ長時間の熱処理を必要とする為すでにドープされて
いるフィールド領域の不純物が拡散によって再分布して
、素子形成領域にまでしみ出し、これが素子特性を劣化
させ、高集積化を妨げる。
次に第２の従来例を第５図（ａ）〜（ｂ）を参照して説
明する。
明する。
第５図（ａ）に示すように、フィールド領域の二酸化シ
リコン膜５２及びシリコン窒化膜５３を除去する。その
後全面にシリコン窒化膜５８を堆積する。
リコン膜５２及びシリコン窒化膜５３を除去する。その
後全面にシリコン窒化膜５８を堆積する。
その後エツチングに方向性をもった例えばＣＦ４ガスを
用いた反応性イオンエツチングにより、シリコン窒化膜
５８をエツチングし１、素子形成領域に形成された二酸
化シリコン膜５２及び、窒化シリコン膜５３の少なくと
も側壁部にシリコン窒化膜５８を残置する。次いて二酸
化シリコン膜５２及びシリコン窒化膜５３からなる多層
膜とその側壁部に残置されたシリコン窒化膜５８をマス
クとしてフィールド部シリコン基板中にフィールドイオ
ン注入を行なって、反転防止層５４を形成する。
用いた反応性イオンエツチングにより、シリコン窒化膜
５８をエツチングし１、素子形成領域に形成された二酸
化シリコン膜５２及び、窒化シリコン膜５３の少なくと
も側壁部にシリコン窒化膜５８を残置する。次いて二酸
化シリコン膜５２及びシリコン窒化膜５３からなる多層
膜とその側壁部に残置されたシリコン窒化膜５８をマス
クとしてフィールド部シリコン基板中にフィールドイオ
ン注入を行なって、反転防止層５４を形成する。
次に、第５図（ｂ）に示すように例えば水蒸気を含む酸
化性雰囲気で１０００℃４時間程度の酸化を行ない、フ
ィールド酸化膜５５をフィールド領域にのみ形成する。
化性雰囲気で１０００℃４時間程度の酸化を行ない、フ
ィールド酸化膜５５をフィールド領域にのみ形成する。
この後、素子形成領域上の二酸化シリコン膜５２及びシ
リコン窒化膜５３．及びシリコン屋化膜５８を除去し、
素子形成領域のシリコン基板を露出させ、通常の素子形
成工程によｆｉＭＯ８）ランジスタを形成する。
リコン窒化膜５３．及びシリコン屋化膜５８を除去し、
素子形成領域のシリコン基板を露出させ、通常の素子形
成工程によｆｉＭＯ８）ランジスタを形成する。
しかし、側壁部にシリコン窒化膜を残置して、高温長時
間のフィールド酸化を行なうと、シリコン窒化膜のエッ
チを中心にシリコン基板にストレスが加わ９シリコン基
板中に転位などの結晶欠陥５９ができる原因となる。こ
の様な結晶欠陥の発生は、素子特性に悪影響を与えてい
た。
間のフィールド酸化を行なうと、シリコン窒化膜のエッ
チを中心にシリコン基板にストレスが加わ９シリコン基
板中に転位などの結晶欠陥５９ができる原因となる。こ
の様な結晶欠陥の発生は、素子特性に悪影響を与えてい
た。
本発明は、上記素子分離の欠点に鑑みなされたものであ
シ、特に、素子特性を劣化させることなく、微細−素子
の高密度集積化を可能とした半導体装置の製造方法を提
供するものである。
シ、特に、素子特性を劣化させることなく、微細−素子
の高密度集積化を可能とした半導体装置の製造方法を提
供するものである。
本発明においては、まず、半導体基板の素子形成領域に
耐酸化性物質を含む例えば多層膜からなる第１の物質層
を形成する。次に全面にＣＶＤ（気相成長）法によシ酸
化シリコン層からなる第２の層を堆積し、上記第２の層
をエツチング雰囲気にさらすことにより、上記素子形成
領域に形成された第１の層の側壁部に上記第２の層を自
己整合で残置する。次に、第１の層及び上記残置された
第２の層をマスクとして反転防止のフィールドイオン注
入を行なう。
耐酸化性物質を含む例えば多層膜からなる第１の物質層
を形成する。次に全面にＣＶＤ（気相成長）法によシ酸
化シリコン層からなる第２の層を堆積し、上記第２の層
をエツチング雰囲気にさらすことにより、上記素子形成
領域に形成された第１の層の側壁部に上記第２の層を自
己整合で残置する。次に、第１の層及び上記残置された
第２の層をマスクとして反転防止のフィールドイオン注
入を行なう。
次に、フィールド酸化を行ない、フィールド領域に選択
的に第３の層を形成す、る。この後素子形成領域にある
上記第１の層を選択的にエツチング除去して素子形成領
域の基板表面を露出させる。
的に第３の層を形成す、る。この後素子形成領域にある
上記第１の層を選択的にエツチング除去して素子形成領
域の基板表面を露出させる。
その後、通常良く用いられている方法に従い素子形成領
域上に所望の素子を形成するものである。
域上に所望の素子を形成するものである。
本発明゛り方法によれば、フィールド酸化膜を選択的に
形成する際、耐酸化性マスクである窒化シリコン膜の端
部をあらかじめ酸化シリコン膜でおおっている為、フィ
ールド酸化膜が鳥のくちばし状に食い込む現象を防止し
、素子領域の寸法誤差を小ざくすることができ、集積度
の向上をはか夛得る。
形成する際、耐酸化性マスクである窒化シリコン膜の端
部をあらかじめ酸化シリコン膜でおおっている為、フィ
ールド酸化膜が鳥のくちばし状に食い込む現象を防止し
、素子領域の寸法誤差を小ざくすることができ、集積度
の向上をはか夛得る。
さらに、フィールド酸化膜の形成時には、例えば水蒸気
を含む酸化性雰囲気で１０００℃４時間といった高温か
つ長時間の熱処理を必要とするため、すでにドープされ
ているフィールド領域の不純物が拡散によって再分布し
て素子形成領域にまでしみ出すという問題がある。しか
し、本発明の方法によれば素子形成領域の窒化シリコン
膜の側壁に残置された酸化シリコン膜も又、フィールド
イオン注入の際のマスクとなるので、この酸化シリコン
膜の厚さを制御することにより、側壁部に残・る酸化シ
リコンの厚さを任意に制御でき、不純物の再分布による
素子形成領域へのしみ出しを制御して、しみ出しをなく
することが可能となる。これによシ素子特性の劣化を防
止し、高集積化を達成できる。
を含む酸化性雰囲気で１０００℃４時間といった高温か
つ長時間の熱処理を必要とするため、すでにドープされ
ているフィールド領域の不純物が拡散によって再分布し
て素子形成領域にまでしみ出すという問題がある。しか
し、本発明の方法によれば素子形成領域の窒化シリコン
膜の側壁に残置された酸化シリコン膜も又、フィールド
イオン注入の際のマスクとなるので、この酸化シリコン
膜の厚さを制御することにより、側壁部に残・る酸化シ
リコンの厚さを任意に制御でき、不純物の再分布による
素子形成領域へのしみ出しを制御して、しみ出しをなく
することが可能となる。これによシ素子特性の劣化を防
止し、高集積化を達成できる。
以下、本発明の一実施例を第１図（ａ）〜（ｆ）を参照
して説明する。
して説明する。
まず、第２図（ａ）に示す如く、例えば面方位（１００
）、比抵抗５〜５０Ω−ｃｍのＰ型シリコン基板２１を
用意し、この表面に８００Ａ程度の熱酸化膜２２および
１００ＯＡ程度の窒化シリコン膜２３を順次形成する。
）、比抵抗５〜５０Ω−ｃｍのＰ型シリコン基板２１を
用意し、この表面に８００Ａ程度の熱酸化膜２２および
１００ＯＡ程度の窒化シリコン膜２３を順次形成する。
次に、第２図（ｂ）に示す如く、通常の写真食刻工程に
より素子形成領域上をレジスト膜２７でおおい、このレ
ジスト膜２７をマスクにしてフィールド領域上の窒化シ
リコン膜２３および熱酸化膜２２を順次例えば反応性イ
オン・モッテング技術を用いてエツチング縁去する。
より素子形成領域上をレジスト膜２７でおおい、このレ
ジスト膜２７をマスクにしてフィールド領域上の窒化シ
リコン膜２３および熱酸化膜２２を順次例えば反応性イ
オン・モッテング技術を用いてエツチング縁去する。
次に１第２図（Ｃ）に示す如く、表面全面に例えばＣＶ
Ｄ法によシリコン酸化膜（Ｓｉ０ｇ膜）２６を約３００
ＯＡ堆積する。
Ｄ法によシリコン酸化膜（Ｓｉ０ｇ膜）２６を約３００
ＯＡ堆積する。
次に、第２図（ｄ）に示す如く、エツチングに方向性を
もった、例えばＣＦ４ガスを用いた反応性イオンエツチ
ングにより、シリコン酸化膜２６をエツチングし、素子
形成領域に形成された熱酸化膜２３、および窒化シリコ
ン膜２３の少なくとも側壁部にシリコン酸化膜２６を残
置する。次いて、熱酸化膜２２及び窒化シリコン膜２３
からなる多層膜とその側壁部に残置されたシリコン酸化
膜２６をマスクにして、フィールド部シリコン基板中に
フィールドイオン注入を行って反転防止層２４を形成す
る。
もった、例えばＣＦ４ガスを用いた反応性イオンエツチ
ングにより、シリコン酸化膜２６をエツチングし、素子
形成領域に形成された熱酸化膜２３、および窒化シリコ
ン膜２３の少なくとも側壁部にシリコン酸化膜２６を残
置する。次いて、熱酸化膜２２及び窒化シリコン膜２３
からなる多層膜とその側壁部に残置されたシリコン酸化
膜２６をマスクにして、フィールド部シリコン基板中に
フィールドイオン注入を行って反転防止層２４を形成す
る。
次に、第２図（ｅ） Ｋ示す如く、例えば水蒸気を含む
酸化性雰囲気で１０００℃４時間程度酸化を行ない、フ
ィールド酸化膜２５をフィールド領域にのみ選択的に形
成する。
酸化性雰囲気で１０００℃４時間程度酸化を行ない、フ
ィールド酸化膜２５をフィールド領域にのみ選択的に形
成する。
次に、第２図（ｆ）に示す如く、素子形成領域上の熱酸
化膜２２及び窒化シリコン膜２３を除去し、素子形成領
域のシリコン基板を露出させる。
化膜２２及び窒化シリコン膜２３を除去し、素子形成領
域のシリコン基板を露出させる。
この後は図示しないが、通常の素子形成工程によＦ）Ｍ
０８ト９ンジスタ等が形成される。
０８ト９ンジスタ等が形成される。
かくして本実施例によれば、従来の選択酸化法と同様に
、−回の写真食刻工程により、フィールド酸化膜と反転
防止層を自己整合で形成することができる。
、−回の写真食刻工程により、フィールド酸化膜と反転
防止層を自己整合で形成することができる。
しかも、従来の選択酸化法による場合の前述した問題点
も解決される。
も解決される。
即ち、まず第１に本実施例においてはフィールド酸化膜
を選択的に形成する際、耐酸化性マスクである窒化シリ
コン膜の端部をあらかじめシリコン酸化膜でおおってい
る為フィールド酸化膜が鳥のくちばし状に食い込む現象
を防止し、素子形成領域の寸法誤差を小さくすることが
でき、集積度の向上をはかシ得る。
を選択的に形成する際、耐酸化性マスクである窒化シリ
コン膜の端部をあらかじめシリコン酸化膜でおおってい
る為フィールド酸化膜が鳥のくちばし状に食い込む現象
を防止し、素子形成領域の寸法誤差を小さくすることが
でき、集積度の向上をはかシ得る。
第２に、本実施例においては、フィールド酸化膜形成時
の高温、長時間の熱処理工程によるフィールド領域の不
純物の再分布によって、素子形成領域へしみ出しを側壁
部に残置されたシリコン酸化膜によりコントロールする
事が可能となり、これにより素子特性の低下はほとんど
みられなくなシ高集積化も可能となった。
の高温、長時間の熱処理工程によるフィールド領域の不
純物の再分布によって、素子形成領域へしみ出しを側壁
部に残置されたシリコン酸化膜によりコントロールする
事が可能となり、これにより素子特性の低下はほとんど
みられなくなシ高集積化も可能となった。
なお、本発明は、上述した実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で種々変形して実施す
ることができる。
なく、その要旨を逸脱しない範囲で種々変形して実施す
ることができる。
例えば、第３図に示す如く、フィールドイオン注入を行
なう前に、窒化シリコン膜３３及び側壁部に残置された
シリコン酸化膜３６をマスクにして、例えば反応性イオ
ンエツチング法によシリコン基板３１を例えば０．３μ
ｍ程度エツチングする方法もある。これによシ、フィー
ルド領域の不純物再分布による素子形成領域へのしみ出
しを抑えることができる等の上記実施例と同じ効果を有
する。
なう前に、窒化シリコン膜３３及び側壁部に残置された
シリコン酸化膜３６をマスクにして、例えば反応性イオ
ンエツチング法によシリコン基板３１を例えば０．３μ
ｍ程度エツチングする方法もある。これによシ、フィー
ルド領域の不純物再分布による素子形成領域へのしみ出
しを抑えることができる等の上記実施例と同じ効果を有
する。
さらに、第４図に示す如く、素子形成領域に熱酸化膜４
２及び窒化シリコン膜４３を形成した後、これらの多層
膜をマスクにして例えば反応性イオンエツチング法によ
りシリコン基板４１を例えば０．３μｍ程度エツチング
する。その後、上記実施例と同様にシリコン酸化膜４６
をシリコン基板４１の一部・と熱酸化膜４２及び窒化シ
リコン膜４３の側壁部に残置し、次にフィールドイオン
注入を行ない反転防止層を形成する。以下は上記実施例
と同じである。
２及び窒化シリコン膜４３を形成した後、これらの多層
膜をマスクにして例えば反応性イオンエツチング法によ
りシリコン基板４１を例えば０．３μｍ程度エツチング
する。その後、上記実施例と同様にシリコン酸化膜４６
をシリコン基板４１の一部・と熱酸化膜４２及び窒化シ
リコン膜４３の側壁部に残置し、次にフィールドイオン
注入を行ない反転防止層を形成する。以下は上記実施例
と同じである。
これにより上記実施例と同様の効果を有する。
なお、との発明は、ＭＯＳトランジスタに限うず、各種
の半導体装置に適用できるのも勿論のことである。
の半導体装置に適用できるのも勿論のことである。
第１図（ａ）〜（ｄ）は、従来の選択酸化工程を説明す
る断面図、第２図（ａ）〜（ｆ）は、本発明の一実施例
に係わる選択酸化工程を示す断面図、第３図、第４図は
、本発明の他の一実施例に係わる選択酸化工程を示す断
面図、第５図（ａ）（ｂ）は従来の他の工程を示す断面
図である。 図において、 １１．２１，３１，４１，５１・・・シリコン基板、１
２゜２２．３２，４２，５２・・・熱酸化膜、１３，２
３，３３゜４３．５３・・・窒化シリコン膜、１４，２
４，３４，４４゜５４・・・フィールド反転防止層、１
５，２５．５５・・・フィールド酸化膜、２６，３６，
４６・・・シリコン酸化膜、２７・・・レジスト膜、５
８・・・窒化シリコン膜（側壁に残置）、５９・・・結
晶欠陥。 代理人 弁理士 則 近 憲 佑 （他１名）第
１ 図 第 ２ 図 第 ３ 図 第 ４ 図 第５図 ３デ
る断面図、第２図（ａ）〜（ｆ）は、本発明の一実施例
に係わる選択酸化工程を示す断面図、第３図、第４図は
、本発明の他の一実施例に係わる選択酸化工程を示す断
面図、第５図（ａ）（ｂ）は従来の他の工程を示す断面
図である。 図において、 １１．２１，３１，４１，５１・・・シリコン基板、１
２゜２２．３２，４２，５２・・・熱酸化膜、１３，２
３，３３゜４３．５３・・・窒化シリコン膜、１４，２
４，３４，４４゜５４・・・フィールド反転防止層、１
５，２５．５５・・・フィールド酸化膜、２６，３６，
４６・・・シリコン酸化膜、２７・・・レジスト膜、５
８・・・窒化シリコン膜（側壁に残置）、５９・・・結
晶欠陥。 代理人 弁理士 則 近 憲 佑 （他１名）第
１ 図 第 ２ 図 第 ３ 図 第 ４ 図 第５図 ３デ
Claims (2)
- （１）半導体基板の素子形成領域に耐酸化性物質を有す
る第１の層を形成する工程と、次いで耐酸化′性物質で
覆われていない半導体基板、及び第１の層上に気相成長
法により第２の層として酸化シリコン層を形成する工程
と、第２の層を方向性エツチングにより、前記第１の層
の側壁部に自己整合して残置する工程と、前記第１の層
及び残置された層をマスクとして、基板と同導伝型の不
純物を基板表面に導入することによシフイールド反転防
止層を形成する工程と、フィールド反転防止層が前記残
置された第２の層により素子形成領域から離隔された状
態で熱酸化を行列い残置された第２の層下を含む基板表
面にフィールド酸化膜を形成する工程とを備えたことを
特徴とする半導体装置の製造方法。 - （２）第１の層の側壁部に第２の層を残置する際反応性
イオン・エツチング法を用いたことを特徴とする特許 の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3911383A JPS59165434A (ja) | 1983-03-11 | 1983-03-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3911383A JPS59165434A (ja) | 1983-03-11 | 1983-03-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59165434A true JPS59165434A (ja) | 1984-09-18 |
| JPH0473296B2 JPH0473296B2 (ja) | 1992-11-20 |
Family
ID=12544019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3911383A Granted JPS59165434A (ja) | 1983-03-11 | 1983-03-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59165434A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61191046A (ja) * | 1985-02-20 | 1986-08-25 | Sanyo Electric Co Ltd | Ｍｏｓ半導体集積回路の分離方法 |
| US4814290A (en) * | 1987-10-30 | 1989-03-21 | International Business Machines Corporation | Method for providing increased dopant concentration in selected regions of semiconductor devices |
| US4829019A (en) * | 1987-05-12 | 1989-05-09 | Texas Instruments Incorporated | Method for increasing source/drain to channel stop breakdown and decrease P+/N+ encroachment |
| US4883768A (en) * | 1989-02-28 | 1989-11-28 | United Technologies Corporation | Mesa fabrication in semiconductor structures |
| JPH05129282A (ja) * | 1991-11-01 | 1993-05-25 | Sharp Corp | 半導体装置およびその製造方法 |
| WO1997017729A1 (en) * | 1995-11-10 | 1997-05-15 | Advanced Micro Devices, Inc. | Silicon dioxide spacer for locos or recessed locos |
| JPH09134916A (ja) * | 1995-11-10 | 1997-05-20 | Nec Corp | 素子分離絶縁膜形成方法 |
| KR100253350B1 (ko) * | 1997-11-17 | 2000-04-15 | 김영환 | 반도체소자의 필드산화막 형성방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5040289A (ja) * | 1973-08-15 | 1975-04-12 | ||
| JPS587839A (ja) * | 1981-07-07 | 1983-01-17 | Toshiba Corp | 半導体装置の製造方法 |
-
1983
- 1983-03-11 JP JP3911383A patent/JPS59165434A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5040289A (ja) * | 1973-08-15 | 1975-04-12 | ||
| JPS587839A (ja) * | 1981-07-07 | 1983-01-17 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61191046A (ja) * | 1985-02-20 | 1986-08-25 | Sanyo Electric Co Ltd | Ｍｏｓ半導体集積回路の分離方法 |
| US4829019A (en) * | 1987-05-12 | 1989-05-09 | Texas Instruments Incorporated | Method for increasing source/drain to channel stop breakdown and decrease P+/N+ encroachment |
| US4814290A (en) * | 1987-10-30 | 1989-03-21 | International Business Machines Corporation | Method for providing increased dopant concentration in selected regions of semiconductor devices |
| US4883768A (en) * | 1989-02-28 | 1989-11-28 | United Technologies Corporation | Mesa fabrication in semiconductor structures |
| JPH05129282A (ja) * | 1991-11-01 | 1993-05-25 | Sharp Corp | 半導体装置およびその製造方法 |
| WO1997017729A1 (en) * | 1995-11-10 | 1997-05-15 | Advanced Micro Devices, Inc. | Silicon dioxide spacer for locos or recessed locos |
| JPH09134916A (ja) * | 1995-11-10 | 1997-05-20 | Nec Corp | 素子分離絶縁膜形成方法 |
| KR100253350B1 (ko) * | 1997-11-17 | 2000-04-15 | 김영환 | 반도체소자의 필드산화막 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0473296B2 (ja) | 1992-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5661049A (en) | Stress relaxation in dielectric before metallization | |
| US5151381A (en) | Method for local oxidation of silicon employing two oxidation steps | |
| JPS59165434A (ja) | 半導体装置の製造方法 | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| US5631189A (en) | Method of forming element isolation region | |
| JPH0628282B2 (ja) | 半導体装置の製造方法 | |
| JP3283047B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0763072B2 (ja) | 半導体デバイスの分離方法 | |
| JPH07176742A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS5856436A (ja) | 半導体装置の製造方法 | |
| JPS6250978B2 (ja) | ||
| JPH05160256A (ja) | 半導体装置の製造方法 | |
| KR940001813B1 (ko) | 반도체장치 소자 분리방법 및 그 소자 분리영역을 갖는 반도체장치 | |
| JPH023306B2 (ja) | ||
| JPS62232143A (ja) | 半導体装置の製造方法 | |
| JPH05335407A (ja) | 半導体装置の製造方法 | |
| JPH04269848A (ja) | 半導体装置の素子分離領域の形成方法 | |
| JPS5922343A (ja) | 半導体装置の製造方法 | |
| JPH0117256B2 (ja) | ||
| JPS628029B2 (ja) | ||
| JPH05211230A (ja) | 半導体装置の製造方法 | |
| JPH0883795A (ja) | 素子分離領域の形成方法 | |
| JPS6135533A (ja) | 半導体装置の製造方法 | |
| JPS60251640A (ja) | 半導体装置およびその製造方法 | |
| JPH0737974A (ja) | 半導体装置の製造方法 |