JPS587839A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS587839A JPS587839A JP10592381A JP10592381A JPS587839A JP S587839 A JPS587839 A JP S587839A JP 10592381 A JP10592381 A JP 10592381A JP 10592381 A JP10592381 A JP 10592381A JP S587839 A JPS587839 A JP S587839A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxidation
- silicon nitride
- substrate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
- H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法に係り特に酸化膜を用
いて素子を分離する酸化膜分離法の改良に関する。
いて素子を分離する酸化膜分離法の改良に関する。
近年、ＩＣやＬ８Ｉ等の半導体装置の製造において、各
素子間を電気的に分離する方法として酸化膜分離法が多
く用いられている。酸化膜分離方法は、回路の高速化や
半導体基板の単位面積当りに形成される素子数、つまり
集積度の向上にとって極で重要な技術である。・ 従来の酸化膜分離法を第１１５ｉ１１を用いて説明する
と、まずシリコン基板ｌの表面全体に薄い熱酸化膜２を
介して窒化シリコン膜Ｓを堆積し、（ａ）、これら積層
膜をバター二／グして素子形成領域にのみ残す伽）・次
いで残された積層ＩＩＫ８マスクとしてフィールド領域
の１板表面に異方性エツチングを施しくＣ）、熱酸化を
行ってフィールド酸化Ｈａを形成する０）。
素子間を電気的に分離する方法として酸化膜分離法が多
く用いられている。酸化膜分離方法は、回路の高速化や
半導体基板の単位面積当りに形成される素子数、つまり
集積度の向上にとって極で重要な技術である。・ 従来の酸化膜分離法を第１１５ｉ１１を用いて説明する
と、まずシリコン基板ｌの表面全体に薄い熱酸化膜２を
介して窒化シリコン膜Ｓを堆積し、（ａ）、これら積層
膜をバター二／グして素子形成領域にのみ残す伽）・次
いで残された積層ＩＩＫ８マスクとしてフィールド領域
の１板表面に異方性エツチングを施しくＣ）、熱酸化を
行ってフィールド酸化Ｈａを形成する０）。
しかしながらこの従来の方法では、第１図（ｄ）に示し
たようにフィールド酸化Ｗ＆４の端部にバードヘッドと
称される隆起ムとバードビークと称される素子領域への
食い込みＢを生じる。このような隆起ムと食い込みＢの
発生原因は、フィールド酸化Ｈ４を形成する熱酸化工程
での酸化が基′Ｍｌの平担面だけでなく異方性エツチン
グの結果である斜面でも進行することにあると考えられ
る。そして隆起人は配線の段切れの原因となり、また食
い込みＢは素子領域の寸法を設計値からずらせ微細素子
の高集積化を妨げる原因となる。
たようにフィールド酸化Ｗ＆４の端部にバードヘッドと
称される隆起ムとバードビークと称される素子領域への
食い込みＢを生じる。このような隆起ムと食い込みＢの
発生原因は、フィールド酸化Ｈ４を形成する熱酸化工程
での酸化が基′Ｍｌの平担面だけでなく異方性エツチン
グの結果である斜面でも進行することにあると考えられ
る。そして隆起人は配線の段切れの原因となり、また食
い込みＢは素子領域の寸法を設計値からずらせ微細素子
の高集積化を妨げる原因となる。
一方、Ｊ、ＥＪａｃｔｒｏｃｈｅｍ、８ｏｃ、Ｐ２４６
８ｓＶｏｌ１２７ｅＮｏｌｌ（１９８０）ｂｙ Ｋａｂ
＋ｇ ｅｔ ａｌ（Ｂｅｌｌ）らの論文による方法を１
１２図を用いて！５！明すると、シリコン基ｆＪＪ上の
素子形成領域に熱酸化膜１２を介して設けられた窒化Ｖ
リコンｆ１４ｚｓ−６エツチングのマスクとして、等方
性エツチングを行ない窒化シリコン膜１３下にアンダー
カッ）Ａを形成しくａ）、その後再び窒化シリコン膜Ｉ
Ｊ’を減圧気相成長法（ＣＶＤ法）により薄く堆積す
ること４こより、前記アンダーカッ）Ａ部にも埋込む（
ｂ）。
８ｓＶｏｌ１２７ｅＮｏｌｌ（１９８０）ｂｙ Ｋａｂ
＋ｇ ｅｔ ａｌ（Ｂｅｌｌ）らの論文による方法を１
１２図を用いて！５！明すると、シリコン基ｆＪＪ上の
素子形成領域に熱酸化膜１２を介して設けられた窒化Ｖ
リコンｆ１４ｚｓ−６エツチングのマスクとして、等方
性エツチングを行ない窒化シリコン膜１３下にアンダー
カッ）Ａを形成しくａ）、その後再び窒化シリコン膜Ｉ
Ｊ’を減圧気相成長法（ＣＶＤ法）により薄く堆積す
ること４こより、前記アンダーカッ）Ａ部にも埋込む（
ｂ）。
引続き、全体に対して異方性エツチング（反応性イオン
エツチング等）を行ない上記アンダーカット人部分にの
み薄い窒化シリコン膜１３′を残し、フィールド酸化膜
形成領域を露出せしめアンダーカット人が生じる分だけ
寸法の制御性が悪くなり、 ＬＳＩやＶＬ８Ｉといった
高密度化を要求される素子における酸化膜分離には難点
があった。
エツチング等）を行ない上記アンダーカット人部分にの
み薄い窒化シリコン膜１３′を残し、フィールド酸化膜
形成領域を露出せしめアンダーカット人が生じる分だけ
寸法の制御性が悪くなり、 ＬＳＩやＶＬ８Ｉといった
高密度化を要求される素子における酸化膜分離には難点
があった。
この発明は、上記の如舎間Ｍ’）Ｍ決し、もって集積回
路の信頼性向上と微ｍ素子の高集積化を可能とした半導
体装置の製造方法を提供するものである。
路の信頼性向上と微ｍ素子の高集積化を可能とした半導
体装置の製造方法を提供するものである。
この発明の方法は、半導体基板表面の素子形成領域に耐
酸化性マスクをつけ、フィールド領域の基板表面をエツ
チングした後、エツチングにより現われたフィールド領
域端部の斜面にのみ選択的に窒化ｖ９コン膜を形成′し
て、高温熱酸化によるこの斜面での酸化の進行を防止な
いし抑制するξとにより、前述したフィールド酸化膜の
隆起や素子領域への食い込みを防止ないし抑制すること
を特徴としている。この場合、フィールド領域端部の斜
面にのみ窒化シリコン膜を形成するには、まず基板全面
に窒化シリコン膜を形成し、これに方向性エツチング暑
こより平担部の窒化Ｖ９コン属を除くだけのエツチング
を行って上記斜面にのみ窒化シリコンＩＩＸを残置させ
るようにする。
酸化性マスクをつけ、フィールド領域の基板表面をエツ
チングした後、エツチングにより現われたフィールド領
域端部の斜面にのみ選択的に窒化ｖ９コン膜を形成′し
て、高温熱酸化によるこの斜面での酸化の進行を防止な
いし抑制するξとにより、前述したフィールド酸化膜の
隆起や素子領域への食い込みを防止ないし抑制すること
を特徴としている。この場合、フィールド領域端部の斜
面にのみ窒化シリコン膜を形成するには、まず基板全面
に窒化シリコン膜を形成し、これに方向性エツチング暑
こより平担部の窒化Ｖ９コン属を除くだけのエツチング
を行って上記斜面にのみ窒化シリコンＩＩＸを残置させ
るようにする。
以下この発明の実施例をＩｉ３図を参照して説明する０
両方位（１００） ｓ比抵抗２０Ω１のＰｊｌ単結晶ｖ
９コン基＠１１を用い、その表面全面に５００１の熱酸
化膜２２８形成し、次いでＣＶＤ法により耐酸化性マス
クとなる３０００人の窒化Ｖリコン膜１１’Ｊｉ−堆積
する（ａ）、この後、素子形成領域を、レジストで覆い
、全圧Ｑ、２ｔｏｒｒ のＣＦ。
両方位（１００） ｓ比抵抗２０Ω１のＰｊｌ単結晶ｖ
９コン基＠１１を用い、その表面全面に５００１の熱酸
化膜２２８形成し、次いでＣＶＤ法により耐酸化性マス
クとなる３０００人の窒化Ｖリコン膜１１’Ｊｉ−堆積
する（ａ）、この後、素子形成領域を、レジストで覆い
、全圧Ｑ、２ｔｏｒｒ のＣＦ。
と０．の混合ガスを用いたプラズマエツチングにより窒
化シリコン膜ＺＳをエツチングし、次いで沸化アンモニ
ウム溶液で熱酸化膜２２８エツチング除去する伽）０次
に露出したフィールド領域の基板ＬｘＨ面を、 ＫＯＨ
とイソプロピルアルコールの混合液で深さ０．５Ｐだけ
異方性エツチングする（Ｃ）、この異方性エツチングに
よってフィールド領域端部の斜面には（１１１）面が現
われる。ここまでの工程は従来の第１図の方法と変りは
ない、この後フィールド領域の基板２１表面に減圧ＣＶ
Ｄ法を用い窒化シリコン＠１４を３ｏｏｆ堆積する（’
）＊Ｌ’かる後、基板表面を、平行平板電極型プラズマ
エツチング装置により全圧０．０１ ｔａｒｔのＣＦ、
とＨｌの混合ガスを用いた方向性プラズマエツチングを
行なへ平担部の窒化Ｖリコン膜３ｅの人をエツチングす
る。この時７（−／ｋ Ｉ’領域ｎＡｆ１１Ｏ）斜ｍ
（Ｉｎ） ｍノ（１００） Ｉｉに対する角度がθ−５
４．７ｆであるη１ら、方向性プラズマエツチング番と
対する窒化Ｖリコン膜２４の斜面での垂直方向の膜厚Ｔ
、はｊ１１４図に示す如＜５２０又となり、平担部での
膜厚Ｔｔｚ３００Ｘ の方向性エツチングにより斜面に
は２１）ＯＡの窒化シリコン膜が残る。即ちＣ１１ｌ）
面からなる斜面には実際の膜厚として約１３０Ｈの窒化
シリコン膜２４が選択的に残存する。こうして、上記方
向性プラズマエツチングにより、斜面にのみごく薄い窒
化シリコンＨ２４を残してフィールド領域の基板７２表
面を露出させる（・）、この時素子形成領域を覆う窒化
ンリコン膜２１は窒化Ｖ９コンＩ［２４の膜厚分がエツ
チングされるのみで、厚みは減少しない、その後％１１
００℃で熱酸化して厚みｌ、ａｍのフィールド酸化膜ｚ
５を形成する（ｆ）、この時フィールド領域端部の斜面
に残された窒化シリコンｊＩ７１がこの斜面の酸化の進
行を抑える結果、図示のようにバードヘッドやパートビ
〜りが発生しない、この場合、残される窒化シリフン膜
２４が前述のように非常屹薄いこと、従って斜面の酸化
が完全には阻止されず、多少酸化が進むことが重要であ
る。
化シリコン膜ＺＳをエツチングし、次いで沸化アンモニ
ウム溶液で熱酸化膜２２８エツチング除去する伽）０次
に露出したフィールド領域の基板ＬｘＨ面を、 ＫＯＨ
とイソプロピルアルコールの混合液で深さ０．５Ｐだけ
異方性エツチングする（Ｃ）、この異方性エツチングに
よってフィールド領域端部の斜面には（１１１）面が現
われる。ここまでの工程は従来の第１図の方法と変りは
ない、この後フィールド領域の基板２１表面に減圧ＣＶ
Ｄ法を用い窒化シリコン＠１４を３ｏｏｆ堆積する（’
）＊Ｌ’かる後、基板表面を、平行平板電極型プラズマ
エツチング装置により全圧０．０１ ｔａｒｔのＣＦ、
とＨｌの混合ガスを用いた方向性プラズマエツチングを
行なへ平担部の窒化Ｖリコン膜３ｅの人をエツチングす
る。この時７（−／ｋ Ｉ’領域ｎＡｆ１１Ｏ）斜ｍ
（Ｉｎ） ｍノ（１００） Ｉｉに対する角度がθ−５
４．７ｆであるη１ら、方向性プラズマエツチング番と
対する窒化Ｖリコン膜２４の斜面での垂直方向の膜厚Ｔ
、はｊ１１４図に示す如＜５２０又となり、平担部での
膜厚Ｔｔｚ３００Ｘ の方向性エツチングにより斜面に
は２１）ＯＡの窒化シリコン膜が残る。即ちＣ１１ｌ）
面からなる斜面には実際の膜厚として約１３０Ｈの窒化
シリコン膜２４が選択的に残存する。こうして、上記方
向性プラズマエツチングにより、斜面にのみごく薄い窒
化シリコンＨ２４を残してフィールド領域の基板７２表
面を露出させる（・）、この時素子形成領域を覆う窒化
ンリコン膜２１は窒化Ｖ９コンＩ［２４の膜厚分がエツ
チングされるのみで、厚みは減少しない、その後％１１
００℃で熱酸化して厚みｌ、ａｍのフィールド酸化膜ｚ
５を形成する（ｆ）、この時フィールド領域端部の斜面
に残された窒化シリコンｊＩ７１がこの斜面の酸化の進
行を抑える結果、図示のようにバードヘッドやパートビ
〜りが発生しない、この場合、残される窒化シリフン膜
２４が前述のように非常屹薄いこと、従って斜面の酸化
が完全には阻止されず、多少酸化が進むことが重要であ
る。
何故なら、この窒化ｖ９コンｇｚイが厚く残っていると
、フィールド酸化膜と素子領域との間に溝ができてしま
うおそれがあるからである。
、フィールド酸化膜と素子領域との間に溝ができてしま
うおそれがあるからである。
こうしてフィールド酸化膜２５を形成した後、耐酸化性
マスクとしい用いた窒化シリコン１ｊＪＪおよびその下
の熱酸化膜２２をエツチング除去して素子形成領域の基
板２１表面を露出させる（ｇＬそして、周知の方法に従
って、ゲート酸化膜２６を形成し、その上ｉこ多結晶シ
リコンゲート電極２１８形成し、砒素のイオン注入等に
よりソース２８．ドレイン２９を形成し、全面をＣＶＤ
酸化８３０でおおった後、必要なコンタクトホールを開
けてスパッタ法等によりＡｌ−８ｉ膜からなる電極配９
３１．３２を形成してＭｔＪ８型集積回路が得られる（
ｈ）。
マスクとしい用いた窒化シリコン１ｊＪＪおよびその下
の熱酸化膜２２をエツチング除去して素子形成領域の基
板２１表面を露出させる（ｇＬそして、周知の方法に従
って、ゲート酸化膜２６を形成し、その上ｉこ多結晶シ
リコンゲート電極２１８形成し、砒素のイオン注入等に
よりソース２８．ドレイン２９を形成し、全面をＣＶＤ
酸化８３０でおおった後、必要なコンタクトホールを開
けてスパッタ法等によりＡｌ−８ｉ膜からなる電極配９
３１．３２を形成してＭｔＪ８型集積回路が得られる（
ｈ）。
得られたＭＯ８型集積回路を骨間し、フィールド酸化膜
２６を走査型電子顕微鏡で観察したところ、バードヘッ
ドの高さバードビークの深さ共に５００Ａ以下であるこ
とが確認された。
２６を走査型電子顕微鏡で観察したところ、バードヘッ
ドの高さバードビークの深さ共に５００Ａ以下であるこ
とが確認された。
上記実施例によれば、バードヘッドによる配線の殺切れ
が防止され、またバードビークの消＃Ｒ１ζより素子領
鷺が設計値どおりの寸法で形成されるため従来の約１．
５倍の集積度向上が図られる。
が防止され、またバードビークの消＃Ｒ１ζより素子領
鷺が設計値どおりの寸法で形成されるため従来の約１．
５倍の集積度向上が図られる。
なお、上記実施例において、フィールド酸化を行う前に
ボロン等のイオン注入を行ってフィールド領域にチャネ
ルストッパ を形成するととも有用である。！たこの発
明はＭＯ８ｍ！集積回路ｌζ隈らず、バイポーラ型集積
回路に適用する等１種々変形実施することがｑ１１＠で
ある。
ボロン等のイオン注入を行ってフィールド領域にチャネ
ルストッパ を形成するととも有用である。！たこの発
明はＭＯ８ｍ！集積回路ｌζ隈らず、バイポーラ型集積
回路に適用する等１種々変形実施することがｑ１１＠で
ある。
以上のようくこの発明によれば、フィールド酸化を行う
鍵にエツチングにより形成されたフィールド領域端部の
Ｎｉｌを薄い窒化シリコン膜で選択的ＩＣ′１６あうこ
とによって、バー）’へ：／Ｆやバードビークの発生を
抑えて、酸化膜分離による半導体装萱の傷頼性２歩留り
の向上と集積度向上を図ることができる。
鍵にエツチングにより形成されたフィールド領域端部の
Ｎｉｌを薄い窒化シリコン膜で選択的ＩＣ′１６あうこ
とによって、バー）’へ：／Ｆやバードビークの発生を
抑えて、酸化膜分離による半導体装萱の傷頼性２歩留り
の向上と集積度向上を図ることができる。
第１図（ａ）〜（ｄ）は従来の酸化膜分離法をＩｉｌ！
明するための工程断面図、第２図（暑）〜（ｄ）は従来
の池の酸化膜分離法を説明する為の工程断面図、第３図
（ａ）〜―）はこの発明の一実施例の工Ｓ断面図、第４
図はこの発明の実施例における薄い窒化シリコン膜を斜
面ｌこ形成する工程を説明する断面図である。 ２１・・・Ｐ型単結晶シリコン基板、２２・・・熱酸化
膜、２３・・・窒化シリコン膜（耐酸化性マスク）、２
４・・・窒化シリコン膜、２５・・・フィルド酸化膜。 出−人丁（埋入 弁理士 鈴 江 武彦９１５１図 ｗ１２図 第３図 ３ 第３図 第４図 手続補正書（方幻 、＠ゎ５６４Ｐ １ζ４，８ 特許庁畏盲 島 １）春 樹 殿 １、事件の表示 特願昭Ｉ＄６−１０５９２３号 ２、発明の名称 半導体装置の製造方法 ３、補正をする者 事件との関係 特許出■人 （ｓｏｙ）東京芝浦電気株式会社 ４、代理人 昭和５６年１１３２４日 ６、補正の対象 明細書 ７、補正の内容 （１） 明細書４１１１０頁第１行のｒｌｌＺ図（―
）〜（ｄ）」をｒｌｌＺ図（１〜（Ｃ）」と訂正する。
明するための工程断面図、第２図（暑）〜（ｄ）は従来
の池の酸化膜分離法を説明する為の工程断面図、第３図
（ａ）〜―）はこの発明の一実施例の工Ｓ断面図、第４
図はこの発明の実施例における薄い窒化シリコン膜を斜
面ｌこ形成する工程を説明する断面図である。 ２１・・・Ｐ型単結晶シリコン基板、２２・・・熱酸化
膜、２３・・・窒化シリコン膜（耐酸化性マスク）、２
４・・・窒化シリコン膜、２５・・・フィルド酸化膜。 出−人丁（埋入 弁理士 鈴 江 武彦９１５１図 ｗ１２図 第３図 ３ 第３図 第４図 手続補正書（方幻 、＠ゎ５６４Ｐ １ζ４，８ 特許庁畏盲 島 １）春 樹 殿 １、事件の表示 特願昭Ｉ＄６−１０５９２３号 ２、発明の名称 半導体装置の製造方法 ３、補正をする者 事件との関係 特許出■人 （ｓｏｙ）東京芝浦電気株式会社 ４、代理人 昭和５６年１１３２４日 ６、補正の対象 明細書 ７、補正の内容 （１） 明細書４１１１０頁第１行のｒｌｌＺ図（―
）〜（ｄ）」をｒｌｌＺ図（１〜（Ｃ）」と訂正する。
Claims (1)
- （１）半導体基板の素子形成領域に選択的に耐酸化性マ
スクを形成する工場と、露出しているフィールド領域の
基板表面を所定深さエツチングする工程と、その後基板
全面ｉζζ窒化ブリコン膜形成する工程と、その後方向
性エツチングによりフィールド領域端部の斜面に選択的
に薄い窒化シリコンＩＩ）残置させて平担部の窒化シリ
コン属を除去する工程と、その後高温熱酸化を行ってフ
ィールド酸化膜を形成する工程と、その後鍵記耐酸化性
マスクを除去して素子を形成する工程とを備えたことを
４Ｉ微とする＃Ｐ導体装置の製造方法。 ＠）半導体基板は（１００）面をもつ単結晶シリコンで
あり、フィールド領域の基板表面を＾方性エツチングす
ることによりフィールド領域端部に（１１１） ＠から
なる斜面を出し、窒化Ｖリコン膜は減圧気相成長法によ
り形成し、その後基板全面に対して方向性エツチングに
より平担部の窒化シリコンＭを除くだけのエツチングを
行って上記斜面にのみ薄い窒化シリコン膜を残すように
した特許請求の範囲ＩＩｌ！１項記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10592381A JPS587839A (ja) | 1981-07-07 | 1981-07-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10592381A JPS587839A (ja) | 1981-07-07 | 1981-07-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS587839A true JPS587839A (ja) | 1983-01-17 |
Family
ID=14420377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10592381A Pending JPS587839A (ja) | 1981-07-07 | 1981-07-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS587839A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59165434A (ja) * | 1983-03-11 | 1984-09-18 | Toshiba Corp | 半導体装置の製造方法 |
| JPS61191046A (ja) * | 1985-02-20 | 1986-08-25 | Sanyo Electric Co Ltd | Ｍｏｓ半導体集積回路の分離方法 |
| JPS63271956A (ja) * | 1987-04-28 | 1988-11-09 | Seiko Instr & Electronics Ltd | 半導体装置の素子分離形成方法 |
-
1981
- 1981-07-07 JP JP10592381A patent/JPS587839A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59165434A (ja) * | 1983-03-11 | 1984-09-18 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0473296B2 (ja) * | 1983-03-11 | 1992-11-20 | Tokyo Shibaura Electric Co | |
| JPS61191046A (ja) * | 1985-02-20 | 1986-08-25 | Sanyo Electric Co Ltd | Ｍｏｓ半導体集積回路の分離方法 |
| JPS63271956A (ja) * | 1987-04-28 | 1988-11-09 | Seiko Instr & Electronics Ltd | 半導体装置の素子分離形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0513566A (ja) | 半導体装置の製造方法 | |
| EP0076105A2 (en) | Method of producing a bipolar transistor | |
| EP0284124A1 (en) | Method of manufacturing a semiconductor device, in which a silicon wafer is locally provided with field oxide regions | |
| JPS6144470A (ja) | 集積回路チップにおける金属充填方法 | |
| EP0095328B1 (en) | Method for manufacturing semiconductor device by controlling thickness of insulating film at peripheral portion of element formation region | |
| GB2312552A (en) | Method for forming element isolating film of semiconductor device | |
| JPS6310899B2 (ja) | ||
| JPS587839A (ja) | 半導体装置の製造方法 | |
| EP0293979A2 (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| JPS5898943A (ja) | 半導体装置の製造方法 | |
| US5851901A (en) | Method of manufacturing an isolation region of a semiconductor device with advanced planarization | |
| JP2757919B2 (ja) | 半導体装置の製造方法 | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JPS60198841A (ja) | 半導体装置の素子分離方法 | |
| JP2004152965A (ja) | 半導体装置の製造方法と半導体装置 | |
| JPH0661343A (ja) | 半導体装置の製造方法 | |
| JP2563206B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPH06314739A (ja) | 半導体装置の製造方法 | |
| JPS62120040A (ja) | 半導体装置の製造方法 | |
| JPS60189235A (ja) | 半導体装置の製造方法 | |
| KR0167260B1 (ko) | 반도체 소자의 격리구조 제조방법 | |
| JPH0429354A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62254444A (ja) | 半導体装置の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 |