JPH07176742A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置Info
- Publication number
- JPH07176742A JPH07176742A JP34494093A JP34494093A JPH07176742A JP H07176742 A JPH07176742 A JP H07176742A JP 34494093 A JP34494093 A JP 34494093A JP 34494093 A JP34494093 A JP 34494093A JP H07176742 A JPH07176742 A JP H07176742A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gate insulating
- substrate
- crystal silicon
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 本発明はゲート絶縁酸化膜を形成するまでの
工程での基板中の酸素に起因する結晶欠陥、エッチング
時のダメージに起因する結晶欠陥又は重金属不純物に起
因する結晶欠陥によるゲート絶縁酸化の初期酸化膜耐圧
の劣化を防止し得る半導体装置の製造方法及び半導体装
置を提供することを目的とする。 【構成】 フィールド酸化膜２が形成されたＳｉ基板１
上にチャネルイオン注入層５をイオン注入法により形成
する。次に、チャネルイオン注入層５を含む露出したＳ
ｉ基板１上に単結晶シリコン膜６を選択エピタキシャル
成長により形成する。その後、この単結晶シリコン膜６
を熱酸化し、ゲート絶縁酸化膜７を形成する。これによ
り、ゲート絶縁酸化膜７中に取り込まれる結晶欠陥を低
減できる。
工程での基板中の酸素に起因する結晶欠陥、エッチング
時のダメージに起因する結晶欠陥又は重金属不純物に起
因する結晶欠陥によるゲート絶縁酸化の初期酸化膜耐圧
の劣化を防止し得る半導体装置の製造方法及び半導体装
置を提供することを目的とする。 【構成】 フィールド酸化膜２が形成されたＳｉ基板１
上にチャネルイオン注入層５をイオン注入法により形成
する。次に、チャネルイオン注入層５を含む露出したＳ
ｉ基板１上に単結晶シリコン膜６を選択エピタキシャル
成長により形成する。その後、この単結晶シリコン膜６
を熱酸化し、ゲート絶縁酸化膜７を形成する。これによ
り、ゲート絶縁酸化膜７中に取り込まれる結晶欠陥を低
減できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法及
び半導体装置に係り、特に半導体基板上に形成されたゲ
ート酸化膜を有する半導体装置の製造方法及び半導体装
置に関する。
び半導体装置に係り、特に半導体基板上に形成されたゲ
ート酸化膜を有する半導体装置の製造方法及び半導体装
置に関する。
【０００２】半導体装置の微細化、高集積化と共にゲー
ト酸化膜の薄膜化も急速に進められてきている。それと
ともに、これまで問題とならなかったようなデバイスプ
ロセス中で誘起される微小な結晶欠陥、あるいはシリコ
ン（Ｓｉ）基板のミクロな品質、特に点欠陥の存在によ
るゲート酸化膜の低信頼性問題が顕在化してきている。
より高品質のゲート絶縁酸化膜形成のために、こういっ
た欠陥を極力抑えた状態でのゲート絶縁酸化膜形成技術
が要望されている。
ト酸化膜の薄膜化も急速に進められてきている。それと
ともに、これまで問題とならなかったようなデバイスプ
ロセス中で誘起される微小な結晶欠陥、あるいはシリコ
ン（Ｓｉ）基板のミクロな品質、特に点欠陥の存在によ
るゲート酸化膜の低信頼性問題が顕在化してきている。
より高品質のゲート絶縁酸化膜形成のために、こういっ
た欠陥を極力抑えた状態でのゲート絶縁酸化膜形成技術
が要望されている。
【０００３】
【従来の技術】図２は従来の半導体装置の製造方法の一
例の各工程における装置断面図を示す。同図（Ａ）に示
すように、まず、Ｓｉ基板１上にＬＯＣＯＳ（ｌｏｃａ
ｌ ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）法な
どの選択酸化によってフィールド酸化膜２を形成する。
次に、露出したＳｉ基板１上に図２（Ｂ）に示すよう
に、イオン注入時の保護酸化膜３を形成し、更にこれら
フィールド酸化膜２の全面及び保護酸化膜３の一部の表
面に同図（Ｃ）に示すようにレジストパターン４を形成
する。
例の各工程における装置断面図を示す。同図（Ａ）に示
すように、まず、Ｓｉ基板１上にＬＯＣＯＳ（ｌｏｃａ
ｌ ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）法な
どの選択酸化によってフィールド酸化膜２を形成する。
次に、露出したＳｉ基板１上に図２（Ｂ）に示すよう
に、イオン注入時の保護酸化膜３を形成し、更にこれら
フィールド酸化膜２の全面及び保護酸化膜３の一部の表
面に同図（Ｃ）に示すようにレジストパターン４を形成
する。
【０００４】次に、レジストパターン４をマスクとして
イオン注入法により保護酸化膜３の下のＳｉ基板１内に
不純物を注入することにより、図２（Ｃ）に示すように
チャネルイオン注入層５を形成する。そして、図２
（Ｄ）に示す如くレジストパターン４と保護酸化膜３と
をそれぞれ除去した後、チャネルイオン注入層５を含む
露出したＳｉ基板１上に図２（Ｅ）に示す如くゲート絶
縁酸化膜７を形成する。
イオン注入法により保護酸化膜３の下のＳｉ基板１内に
不純物を注入することにより、図２（Ｃ）に示すように
チャネルイオン注入層５を形成する。そして、図２
（Ｄ）に示す如くレジストパターン４と保護酸化膜３と
をそれぞれ除去した後、チャネルイオン注入層５を含む
露出したＳｉ基板１上に図２（Ｅ）に示す如くゲート絶
縁酸化膜７を形成する。
【０００５】また、ゲート絶縁酸化膜を形成する従来の
半導体装置の製造方法の他の例として特開平２−３０９
６４８号公報記載の方法が知られている。すなわち、こ
の従来方法では、図３（Ａ）に示す如くまず、Ｓｉ基板
１上にＬＯＣＯＳ法などの選択酸化によってフィールド
酸化膜２を形成する。次に、図３（Ｂ）に示すように、
露出したＳｉ基板１の表面に単結晶シリコン膜６を形成
し、かつ、その周囲のフィールド酸化膜２上には多結晶
シリコン膜８を形成した後、同図（Ｃ）に示すように、
それらのシリコン膜６及び８上にレジスト９を塗布す
る。
半導体装置の製造方法の他の例として特開平２−３０９
６４８号公報記載の方法が知られている。すなわち、こ
の従来方法では、図３（Ａ）に示す如くまず、Ｓｉ基板
１上にＬＯＣＯＳ法などの選択酸化によってフィールド
酸化膜２を形成する。次に、図３（Ｂ）に示すように、
露出したＳｉ基板１の表面に単結晶シリコン膜６を形成
し、かつ、その周囲のフィールド酸化膜２上には多結晶
シリコン膜８を形成した後、同図（Ｃ）に示すように、
それらのシリコン膜６及び８上にレジスト９を塗布す
る。
【０００６】次に、ドライエッチングによるレジスト９
（酸化膜でも良い）及び多結晶シリコン膜８をエッチバ
ックし、Ｓｉ基板１の表面に単結晶シリコン膜６を図３
（Ｄ）に示すように残す。そして、この単結晶シリコン
膜６上に図３（Ｅ）に示すようにゲート絶縁酸化膜７を
形成する。
（酸化膜でも良い）及び多結晶シリコン膜８をエッチバ
ックし、Ｓｉ基板１の表面に単結晶シリコン膜６を図３
（Ｄ）に示すように残す。そして、この単結晶シリコン
膜６上に図３（Ｅ）に示すようにゲート絶縁酸化膜７を
形成する。
【０００７】また、ゲート絶縁酸化膜を形成する従来の
半導体装置の製造方法の更に他の例として特開平１−２
６０８３２号公報記載の方法が知られている。すなわ
ち、この従来方法では、図４（Ａ）に示す如くまず、Ｓ
ｉ基板１上に保護酸化膜３を形成し、その上にレジスト
パターン４を形成した後、このレジストパターン４をマ
スクとしてＮ型不純物をＳｉ基板１にイオン注入法によ
り注入することにより、Ｎ型の拡散層１０をＳｉ基板１
内に形成する。
半導体装置の製造方法の更に他の例として特開平１−２
６０８３２号公報記載の方法が知られている。すなわ
ち、この従来方法では、図４（Ａ）に示す如くまず、Ｓ
ｉ基板１上に保護酸化膜３を形成し、その上にレジスト
パターン４を形成した後、このレジストパターン４をマ
スクとしてＮ型不純物をＳｉ基板１にイオン注入法によ
り注入することにより、Ｎ型の拡散層１０をＳｉ基板１
内に形成する。
【０００８】次に、レジストパターン４と保護酸化膜３
とを除去した後、図４（Ｂ）に示すように、露出したＳ
ｉ基板１上にＰ型の単結晶シリコン膜６を全面に形成す
る。このとき、拡散層１０が単結晶シリコン膜６の表面
まで上方拡散する。続いて、単結晶シリコン膜６をＬＯ
ＣＯＳ法などの選択酸化によってフィールド酸化膜２を
図４（Ｃ）に示すように形成する。そして、図４（Ｄ）
に示すように、拡散層１０を含む単結晶シリコン膜６上
にゲート絶縁酸化膜７を形成する。
とを除去した後、図４（Ｂ）に示すように、露出したＳ
ｉ基板１上にＰ型の単結晶シリコン膜６を全面に形成す
る。このとき、拡散層１０が単結晶シリコン膜６の表面
まで上方拡散する。続いて、単結晶シリコン膜６をＬＯ
ＣＯＳ法などの選択酸化によってフィールド酸化膜２を
図４（Ｃ）に示すように形成する。そして、図４（Ｄ）
に示すように、拡散層１０を含む単結晶シリコン膜６上
にゲート絶縁酸化膜７を形成する。
【０００９】
【発明が解決しようとする課題】しかるに、図２に示し
た従来の製造方法は、Ｓｉ基板１の表面にはゲート絶縁
酸化膜７を形成するまでの工程で受けるダメージあるい
は重金属不純物起因の結晶欠陥が残ると共に、Ｓｉ基板
１中には酸素に起因する結晶欠陥があり、ゲート絶縁酸
化膜７をこのＳｉ基板１の表面に形成するため、結晶欠
陥による初期酸化膜耐圧の劣化という問題がある。
た従来の製造方法は、Ｓｉ基板１の表面にはゲート絶縁
酸化膜７を形成するまでの工程で受けるダメージあるい
は重金属不純物起因の結晶欠陥が残ると共に、Ｓｉ基板
１中には酸素に起因する結晶欠陥があり、ゲート絶縁酸
化膜７をこのＳｉ基板１の表面に形成するため、結晶欠
陥による初期酸化膜耐圧の劣化という問題がある。
【００１０】また、図３に示した従来の製造方法では、
単結晶シリコン膜８を形成した後、ドライエッチングに
よるエッチバックを行ってＳｉ基板１の表面に単結晶シ
リコン膜６を残すようにしているため、エッチング時の
ダメージに起因する結晶欠陥が単結晶シリコン膜６の表
面に残ってしまう。
単結晶シリコン膜８を形成した後、ドライエッチングに
よるエッチバックを行ってＳｉ基板１の表面に単結晶シ
リコン膜６を残すようにしているため、エッチング時の
ダメージに起因する結晶欠陥が単結晶シリコン膜６の表
面に残ってしまう。
【００１１】更に、図４に示した従来の製造方法では、
単結晶シリコン膜６を形成した後、ＬＯＣＯＳ法などの
選択酸化を利用したフィールド酸化膜２を形成し、その
後、ゲート絶縁酸化膜７を形成するため、フィールド酸
化膜２の形成工程を含め、ゲート絶縁酸化膜７を形成す
るまでの工程で受ける重金属不純物に起因する結晶欠陥
が単結晶シリコン膜６の表面に残ってしまう。
単結晶シリコン膜６を形成した後、ＬＯＣＯＳ法などの
選択酸化を利用したフィールド酸化膜２を形成し、その
後、ゲート絶縁酸化膜７を形成するため、フィールド酸
化膜２の形成工程を含め、ゲート絶縁酸化膜７を形成す
るまでの工程で受ける重金属不純物に起因する結晶欠陥
が単結晶シリコン膜６の表面に残ってしまう。
【００１２】本発明は以上の点に鑑みなされたもので、
ゲート絶縁酸化膜を形成するまでの工程での基板中の酸
素に起因する結晶欠陥、エッチング時のダメージに起因
する結晶欠陥又は重金属不純物に起因する結晶欠陥によ
るゲート絶縁酸化の初期酸化膜耐圧の劣化を防止し得る
半導体装置の製造方法及び半導体装置を提供することを
目的とする。
ゲート絶縁酸化膜を形成するまでの工程での基板中の酸
素に起因する結晶欠陥、エッチング時のダメージに起因
する結晶欠陥又は重金属不純物に起因する結晶欠陥によ
るゲート絶縁酸化の初期酸化膜耐圧の劣化を防止し得る
半導体装置の製造方法及び半導体装置を提供することを
目的とする。
【００１３】
【課題を解決するための手段】本発明は上記の目的を達
成するため、半導体基板上にフィールド酸化膜を形成し
た後、半導体基板のフィールド酸化膜により覆われてい
ない部分に、イオン注入法によりチャネルイオン注入層
を形成し、チャネルイオン注入層を含む半導体基板の表
面に単結晶シリコン膜を選択エピタキシャル成長し、単
結晶シリコン膜を熱酸化してゲート絶縁酸化膜を形成す
るよう構成したものである。
成するため、半導体基板上にフィールド酸化膜を形成し
た後、半導体基板のフィールド酸化膜により覆われてい
ない部分に、イオン注入法によりチャネルイオン注入層
を形成し、チャネルイオン注入層を含む半導体基板の表
面に単結晶シリコン膜を選択エピタキシャル成長し、単
結晶シリコン膜を熱酸化してゲート絶縁酸化膜を形成す
るよう構成したものである。
【００１４】
【作用】本発明では、フィールド酸化膜形成後、半導体
基板上にチャネルイオン注入層を形成し、上記フィール
ド酸化膜で覆われていない露出した半導体基板上に単結
晶シリコン膜を選択的に成長した後、この半導体基板上
の単結晶シリコン膜を熱酸化により酸化しゲート絶縁酸
化膜を形成するようにしたため、ゲート絶縁酸化膜中に
取り込まれる結晶欠陥を低減することができる。
基板上にチャネルイオン注入層を形成し、上記フィール
ド酸化膜で覆われていない露出した半導体基板上に単結
晶シリコン膜を選択的に成長した後、この半導体基板上
の単結晶シリコン膜を熱酸化により酸化しゲート絶縁酸
化膜を形成するようにしたため、ゲート絶縁酸化膜中に
取り込まれる結晶欠陥を低減することができる。
【００１５】
【実施例】図１は本発明方法の一実施例の各製造工程で
の装置断面図を示す。同図中、図２乃至図４と同一構成
部分には同一符号を付してある。本実施例では、まず、
図１（Ａ）に示すように、半導体基板であるＳｉ製の基
板１上にＬＯＣＯＳ法などの選択酸化によってフィール
ド酸化膜２を形成する。
の装置断面図を示す。同図中、図２乃至図４と同一構成
部分には同一符号を付してある。本実施例では、まず、
図１（Ａ）に示すように、半導体基板であるＳｉ製の基
板１上にＬＯＣＯＳ法などの選択酸化によってフィール
ド酸化膜２を形成する。
【００１６】次に、露出したＳｉ基板１上に図１（Ｂ）
に示すように、イオン注入時の保護酸化膜３を例えば温
度９００℃、Ｈ2−Ｏ2のウェット酸化により膜厚２００
〜４００Åに形成する。次に、リソグラフィによりチャ
ネルドープする領域をパターニングし、これらフィール
ド酸化膜２の全面及び保護酸化膜３の一部の表面に図１
（Ｃ）に示すようにレジストパターン４を形成する。
に示すように、イオン注入時の保護酸化膜３を例えば温
度９００℃、Ｈ2−Ｏ2のウェット酸化により膜厚２００
〜４００Åに形成する。次に、リソグラフィによりチャ
ネルドープする領域をパターニングし、これらフィール
ド酸化膜２の全面及び保護酸化膜３の一部の表面に図１
（Ｃ）に示すようにレジストパターン４を形成する。
【００１７】次に、レジストパターン４をマスクとして
イオン注入法により保護酸化膜３の下のＳｉ基板１内に
不純物を注入することにより、図１（Ｃ）に示すように
チャネルイオン注入層５を例えば０．０４〜０．１５μ
ｍ程度の厚さに形成する。この場合のイオン注入条件と
しては、例えば加速エネルギー３０〜４０ｋｅＶ、イオ
ン種はＰ（リン）、あるいはＢ（ボロン）である。
イオン注入法により保護酸化膜３の下のＳｉ基板１内に
不純物を注入することにより、図１（Ｃ）に示すように
チャネルイオン注入層５を例えば０．０４〜０．１５μ
ｍ程度の厚さに形成する。この場合のイオン注入条件と
しては、例えば加速エネルギー３０〜４０ｋｅＶ、イオ
ン種はＰ（リン）、あるいはＢ（ボロン）である。
【００１８】次に、レジストパターン４及び保護酸化膜
３を図１（Ｄ）に示すようにそれぞれ除去した後、同図
（Ｄ）に示すようにチャネルイオン注入層５を含む露出
したＳｉ基板１上に単結晶シリコン膜６を形成する。こ
の単結晶シリコン膜６は、ＣＶＤ装置（ｃｏｌｄ ｗａ
ｌｌ ｔｙｐｅ）を用い、成長温度６５０℃、成長時間
２分、ベースプレッシャ２．０×１０-9ｔｏｒｒ以下、
成長中のＳｉ2 Ｈ6 分圧５．０×１０-4ｔｏｒｒ以下の
条件下で選択エピタキシャル成長を行うことにより形成
される。
３を図１（Ｄ）に示すようにそれぞれ除去した後、同図
（Ｄ）に示すようにチャネルイオン注入層５を含む露出
したＳｉ基板１上に単結晶シリコン膜６を形成する。こ
の単結晶シリコン膜６は、ＣＶＤ装置（ｃｏｌｄ ｗａ
ｌｌ ｔｙｐｅ）を用い、成長温度６５０℃、成長時間
２分、ベースプレッシャ２．０×１０-9ｔｏｒｒ以下、
成長中のＳｉ2 Ｈ6 分圧５．０×１０-4ｔｏｒｒ以下の
条件下で選択エピタキシャル成長を行うことにより形成
される。
【００１９】また、この単結晶シリコン膜６の膜厚は、
目的とするゲート絶縁酸化膜の膜厚の４０％以上とされ
る。これは次の理由による。例えばＳｉ基板上に３００
Åの酸化膜を熱酸化で形成する場合、３００Åの４０％
にあたる１２０ÅのＳｉ基板表面が食われるため、目的
とするゲート絶縁酸化膜の膜厚の４０％以上の単結晶シ
リコン膜をＳｉ基板上に形成し、その後熱酸化により酸
化膜を形成することによってプロセス中のダメージ、重
金属不純物起因の結晶欠陥、酸素が関与する結晶欠陥が
ゲート絶縁酸化膜中に取り込まれることを防ぐためであ
る。
目的とするゲート絶縁酸化膜の膜厚の４０％以上とされ
る。これは次の理由による。例えばＳｉ基板上に３００
Åの酸化膜を熱酸化で形成する場合、３００Åの４０％
にあたる１２０ÅのＳｉ基板表面が食われるため、目的
とするゲート絶縁酸化膜の膜厚の４０％以上の単結晶シ
リコン膜をＳｉ基板上に形成し、その後熱酸化により酸
化膜を形成することによってプロセス中のダメージ、重
金属不純物起因の結晶欠陥、酸素が関与する結晶欠陥が
ゲート絶縁酸化膜中に取り込まれることを防ぐためであ
る。
【００２０】本実施例によれば、上記のように単結晶シ
リコン膜６はチャネルイオン注入後のエピタキシャル成
長により成長されるため、単結晶シリコン膜６はイオン
注入時のダメージから回避される。
リコン膜６はチャネルイオン注入後のエピタキシャル成
長により成長されるため、単結晶シリコン膜６はイオン
注入時のダメージから回避される。
【００２１】次に、図１（Ｆ）に示すように、熱酸化
（例えばガス種：Ｈ2−Ｏ2、温度：７００〜９００℃の
ウェット酸化）により単結晶シリコン膜６を酸化するこ
とにより、ゲート絶縁酸化膜７をチャネルイオン注入層
５を含む露出したＳｉ基板１上に例えば膜厚１００〜２
００Åに形成する。その後、このゲート絶縁酸化膜７上
に公知の方法によりゲート電極が形成され、ＭＯＳ型半
導体装置が製作される。
（例えばガス種：Ｈ2−Ｏ2、温度：７００〜９００℃の
ウェット酸化）により単結晶シリコン膜６を酸化するこ
とにより、ゲート絶縁酸化膜７をチャネルイオン注入層
５を含む露出したＳｉ基板１上に例えば膜厚１００〜２
００Åに形成する。その後、このゲート絶縁酸化膜７上
に公知の方法によりゲート電極が形成され、ＭＯＳ型半
導体装置が製作される。
【００２２】このように、本実施例では単結晶シリコン
膜６はチャネルイオン注入後のエピタキシャル成長によ
り成長されるため、単結晶シリコン膜６はイオン注入時
のダメージから回避され、また、単結晶シリコン膜６の
形成後はエッチバックを行わないから、エッチング時の
ダメージに起因する結晶欠陥も生じることはなく、更に
フィールド酸化膜２の形成後に単結晶シリコン膜６を選
択エピタキシャル成長しているため、重金属不純物に起
因する結晶欠陥が単結晶シリコン膜６の表面に残ること
も回避することができる。
膜６はチャネルイオン注入後のエピタキシャル成長によ
り成長されるため、単結晶シリコン膜６はイオン注入時
のダメージから回避され、また、単結晶シリコン膜６の
形成後はエッチバックを行わないから、エッチング時の
ダメージに起因する結晶欠陥も生じることはなく、更に
フィールド酸化膜２の形成後に単結晶シリコン膜６を選
択エピタキシャル成長しているため、重金属不純物に起
因する結晶欠陥が単結晶シリコン膜６の表面に残ること
も回避することができる。
【００２３】従って、本実施例によれば、プロセス中の
ダメージ、重金属不純物に起因する結晶欠陥、酸素が関
与する結晶欠陥の少ない単結晶シリコン膜を酸化するこ
とができるため、ゲート絶縁酸化膜７を高品質に形成す
ることができ、初期酸化膜耐圧の向上ができる。これに
より、従来の初期酸化膜耐圧の良品率は、Ｓｉ基板１中
の結晶欠陥密度に依存して７０％から９０％であった
が、本実施例では欠陥密度に影響されず９８％と大幅に
向上した。
ダメージ、重金属不純物に起因する結晶欠陥、酸素が関
与する結晶欠陥の少ない単結晶シリコン膜を酸化するこ
とができるため、ゲート絶縁酸化膜７を高品質に形成す
ることができ、初期酸化膜耐圧の向上ができる。これに
より、従来の初期酸化膜耐圧の良品率は、Ｓｉ基板１中
の結晶欠陥密度に依存して７０％から９０％であった
が、本実施例では欠陥密度に影響されず９８％と大幅に
向上した。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
単結晶シリコン膜のゲート絶縁酸化膜形成により、半導
体基板中の酸素に起因する結晶欠陥の影響をなくし、ゲ
ート絶縁酸化膜中に取り込まれる結晶欠陥を低減するこ
とができるようにしたため、初期酸化膜耐圧の劣化を防
ぐことができ。また、本発明ではゲート絶縁酸化膜形成
直前に単結晶シリコン膜を形成し、その単結晶シリコン
膜を利用したゲート絶縁酸化膜形成を行うので、プロセ
ス中でのダメージ、重金属不純物に起因する結晶欠陥の
影響を受けることなく、単結晶シリコン膜を清浄に保っ
たまま、高品質のゲート絶縁酸化膜を形成することがで
きる。
単結晶シリコン膜のゲート絶縁酸化膜形成により、半導
体基板中の酸素に起因する結晶欠陥の影響をなくし、ゲ
ート絶縁酸化膜中に取り込まれる結晶欠陥を低減するこ
とができるようにしたため、初期酸化膜耐圧の劣化を防
ぐことができ。また、本発明ではゲート絶縁酸化膜形成
直前に単結晶シリコン膜を形成し、その単結晶シリコン
膜を利用したゲート絶縁酸化膜形成を行うので、プロセ
ス中でのダメージ、重金属不純物に起因する結晶欠陥の
影響を受けることなく、単結晶シリコン膜を清浄に保っ
たまま、高品質のゲート絶縁酸化膜を形成することがで
きる。
【図１】本発明の一実施例の各製造工程での装置断面図
である。
である。
【図２】従来の一例の各製造工程での装置断面図であ
る。
る。
【図３】従来の他の例の各製造工程での装置断面図であ
る。
る。
【図４】従来の更に他の例の各製造工程での装置断面図
である。
である。
１ Ｓｉ基板 ２ フィールド酸化膜 ３ 保護酸化膜 ４ レジストパターン ５ チャネルイオン注入層 ６ 単結晶シリコン膜 ７ ゲート絶縁酸化膜
Claims (2)
- 【請求項１】 半導体基板上にフィールド酸化膜を形成
する工程と、 該半導体基板の該フィールド酸化膜により覆われていな
い部分に、イオン注入法によりチャネルイオン注入層を
形成する工程と、 該チャネルイオン注入層を含む前記半導体基板の表面に
単結晶シリコン膜を選択エピタキシャル成長する工程
と、 該単結晶シリコン膜を熱酸化してゲート絶縁酸化膜を形
成する工程とを含むことを特徴とする半導体装置の製造
方法。 - 【請求項２】 チャネルイオン注入層を含む半導体基板
の表面にゲート絶縁酸化膜が形成された半導体装置にお
いて、 チャネルイオン注入層上に形成された単結晶シリコン膜
の熱酸化により形成された酸化膜を前記ゲート絶縁酸化
膜として有することを特徴とする請求項１記載の製造方
法により製造された半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34494093A JPH07176742A (ja) | 1993-12-20 | 1993-12-20 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34494093A JPH07176742A (ja) | 1993-12-20 | 1993-12-20 | 半導体装置の製造方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07176742A true JPH07176742A (ja) | 1995-07-14 |
Family
ID=18373186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34494093A Pending JPH07176742A (ja) | 1993-12-20 | 1993-12-20 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07176742A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0933801A1 (fr) * | 1998-01-30 | 1999-08-04 | STMicroelectronics S.A. | Procédé de dépÔt d'une région de silicium monocristallin |
| US6143073A (en) * | 1998-11-19 | 2000-11-07 | Heraeus Shin-Etsu America | Methods and apparatus for minimizing white point defects in quartz glass crucibles |
| US6548335B1 (en) * | 2000-08-30 | 2003-04-15 | Advanced Micro Devices, Inc. | Selective epitaxy to reduce gate/gate dielectric interface roughness |
| US7232728B1 (en) | 1996-01-30 | 2007-06-19 | Micron Technology, Inc. | High quality oxide on an epitaxial layer |
| JP2008198786A (ja) * | 2007-02-13 | 2008-08-28 | Fujitsu Ltd | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6418263A (en) * | 1987-07-14 | 1989-01-23 | Sanyo Electric Co | Manufacture of depletion mode metal-oxide semiconductor device |
| JPH04326576A (ja) * | 1991-04-26 | 1992-11-16 | Nec Corp | 半導体装置の製造方法 |
-
1993
- 1993-12-20 JP JP34494093A patent/JPH07176742A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6418263A (en) * | 1987-07-14 | 1989-01-23 | Sanyo Electric Co | Manufacture of depletion mode metal-oxide semiconductor device |
| JPH04326576A (ja) * | 1991-04-26 | 1992-11-16 | Nec Corp | 半導体装置の製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7232728B1 (en) | 1996-01-30 | 2007-06-19 | Micron Technology, Inc. | High quality oxide on an epitaxial layer |
| EP0933801A1 (fr) * | 1998-01-30 | 1999-08-04 | STMicroelectronics S.A. | Procédé de dépÔt d'une région de silicium monocristallin |
| FR2774509A1 (fr) * | 1998-01-30 | 1999-08-06 | Sgs Thomson Microelectronics | Procede de depot d'une region de silicium monocristallin |
| US6165265A (en) * | 1998-01-30 | 2000-12-26 | Stmicroelectronics S.A. | Method of deposition of a single-crystal silicon region |
| US6143073A (en) * | 1998-11-19 | 2000-11-07 | Heraeus Shin-Etsu America | Methods and apparatus for minimizing white point defects in quartz glass crucibles |
| US6548335B1 (en) * | 2000-08-30 | 2003-04-15 | Advanced Micro Devices, Inc. | Selective epitaxy to reduce gate/gate dielectric interface roughness |
| JP2008198786A (ja) * | 2007-02-13 | 2008-08-28 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6093611A (en) | Oxide liner for high reliability with reduced encroachment of the source/drain region | |
| EP0428283B1 (en) | Method for local oxidation of silicon | |
| US5631189A (en) | Method of forming element isolation region | |
| US6033991A (en) | Isolation scheme based on recessed locos using a sloped Si etch and dry field oxidation | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| JPH0312785B2 (ja) | ||
| JPH07176742A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US5612247A (en) | Method for fabricating isolation region for a semiconductor device | |
| JPS59165434A (ja) | 半導体装置の製造方法 | |
| JPH11135615A (ja) | 半導体装置及びその製造方法 | |
| JPH0763072B2 (ja) | 半導体デバイスの分離方法 | |
| KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
| JPH10214844A (ja) | 半導体基板の製造方法 | |
| JPH04155829A (ja) | 半導体装置の製造方法 | |
| JPH065588A (ja) | 半導体装置の製造方法 | |
| US6818495B1 (en) | Method for forming high purity silicon oxide field oxide isolation region | |
| KR930006731B1 (ko) | 반도체장치의 소자 분리방법 | |
| KR100250226B1 (ko) | 반도체 소자의 격리막 형성방법 | |
| JPH05211230A (ja) | 半導体装置の製造方法 | |
| JP2005252052A (ja) | 半導体装置及びその製造方法 | |
| JPH05335407A (ja) | 半導体装置の製造方法 | |
| JPH04269848A (ja) | 半導体装置の素子分離領域の形成方法 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JPH0555204A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970708 |