KR100250226B1 - 반도체 소자의 격리막 형성방법 - Google Patents

반도체 소자의 격리막 형성방법 Download PDF

Info

Publication number
KR100250226B1
KR100250226B1 KR1019980009027A KR19980009027A KR100250226B1 KR 100250226 B1 KR100250226 B1 KR 100250226B1 KR 1019980009027 A KR1019980009027 A KR 1019980009027A KR 19980009027 A KR19980009027 A KR 19980009027A KR 100250226 B1 KR100250226 B1 KR 100250226B1
Authority
KR
South Korea
Prior art keywords
film
oxide film
substrate
trench
forming
Prior art date
Application number
KR1019980009027A
Other languages
English (en)
Other versions
KR19990075046A (ko
Inventor
강대석
김주연
Original Assignee
김충환
한국전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김충환, 한국전자주식회사 filed Critical 김충환
Priority to KR1019980009027A priority Critical patent/KR100250226B1/ko
Publication of KR19990075046A publication Critical patent/KR19990075046A/ko
Application granted granted Critical
Publication of KR100250226B1 publication Critical patent/KR100250226B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명에 의한 반도체 소자의 격리막 형성방법은, 패드 산화막과 산화방지막이 순차 적층된 반도체 기판 상의 활성영역에 감광막 패턴을 형성하는 공정과, 상기 감광막 패턴을 마스크로 이용하여 상기 산화방지막과 상기 패드 산화막 및 상기 기판의 소정 두께를 연속적으로 식각하여 상기 기판 내부에 트랜치를 형성하는 공정과, 상기 감광막 패턴을 제거하는 공정과, 상기 트랜치 내부의 상기 기판 상에 소정 두께의 산화막을 형성하는 공정과, 열처리 공정을 이용하여 상기 트랜치 내부의 상기 산화막과 상기 기판 사이에 소정 두께의 열산화막을 성장시켜, "산화막/열산화막" 적층 구조의 격리막을 형성하는 공정 및, 상기 산화방지막과 상기 패드 산화막을 제거하는 공정으로 이루어져, 1) 열처리 공정에 소요되는 시간을 기존의 T에서 0.05 ~ 0.1T(T란 6 ~ 20 시간을 나타낸다)까지 줄일 수 있게 되므로 버즈 빅 발생을 최소화할 수 있게 되어 활성영역의 사이즈가 줄어드는 것을 방지할 수 있게 되고, 2) 열처리시 산화방지막의 특정 부분(예컨대, 버즈 빅이 발생된 부분)에 인장 응력이 집중적으로 걸리는 것을 막을 수 있으므로 산화방지막의 파손으로 인해 격리막의 절연 특성이 저하되는 것을 방지할 수 있게 된다.

Description

반도체 소자의 격리막 형성방법
본 발명은 반도체 소자의 격리막 형성방법에 관한 것으로, 보다 상세하게는 열처리 공정 진행시 야기되는 인장 응력(tensile-stress)에 의한 산화방지막의 파손 및 버즈 빅 발생에 의한 활성영역(active area)의 사이즈 감소 현상을 동시에 제거할 수 있도록 한 반도체 소자의 격리막 형성방법에 관한 것이다.
통상적으로, 반도체 소자 제조시에는 각 소자들을 형성하기 이전에 능동 소자가 형성될 활성영역을 정의해 주기 위하여 비활성영역이 정의될 부분의 기판 상에만 선택적으로 전류의 흐름을 막아주는 격리막(field oxide)을 형성해 주고 있다.
도 1a 내지 도 1c에는 이와 관련된 트랜치(trench) 기술을 적용한 종래 반도체 소자의 격리막 형성방법을 도시한 공정수순도가 제시되어 있다. 상기 공정수순도를 참조하여 그 제조방법을 크게 제 4 단계로 구분하여 살펴보면 다음과 같다.
제 1 단계로서, 도 1a에 도시된 바와 같이 반도체 기판(10) 상에 패드 산화막(12)과 산화방지막(14)을 순차적으로 형성한 다음, 사진식각공정(photo-lithigraphy)을 이용하여 비활성영역(또는 소자격리영역)으로 사용될 부분의 기판(10) 표면이 노출되도록 상기 산화방지막(14) 상에 감광막 패턴(16)을 형성한다. 이때, 산화방지막(14)으로는 주로 질화막이 사용된다.
제 2 단계로서, 도 1b에 도시된 바와 같이 감광막 패턴(16)을 마스크로 이용하여 산화방지막(14)과 패드 산화막(12)을 식각한 다음, 비활성영역의 기판(10) 노출부를 연속적으로 소정 두께 식각처리하여 얕은 깊이의 트랜치(t)를 형성하고, 감광막 패턴(16)을 제거한다. 그 결과, 능동소자가 형성될 활성영역에는 산화방지막(14)과 패드 산화막(12)이 형성되고, 비활성영역에는 트랜치(t)가 형성된 구조의 패턴이 완성된다.
제 3 단계로서, 도 1c에 도시된 바와 같이 상기 산화방지막(14)을 마스크로 이용하여 고온의 산소 분위기하에서 열처리를 실시한다. 그 결과, 트랜치(t) 바닥의 기판(10) 노출부에 소자간을 분리하는 격리막(18)이 형성된다.
제 4 단계로서, 도 1d에 도시된 바와 같이 활성영역의 산화방지막(14)과 패드 산화막(12)을 제거해 주므로써 격리막 형성 공정을 완료한다.
그러나, 이러한 일련의 제조 공정을 통해 반도체 소자의 격리막을 형성해 줄 경우에는 다음과 같은 몇가지의 문제가 발생하게 된다.
첫째, 열처리 공정 진행시 발생되는 새부리 모양의 버즈 빅(bird's beak)(Ⅰ)으로 인해 최종적으로 만들어지는 격리막(18)의 사이즈가 디자인 룰에 의해 기 설정된 사이즈보다 길어지게 되어, 그 증가된 길이에 해당되는 만큼 활성영역의 사이즈가 줄어드는 현상이 발생하게 된다. 활성영역의 사이즈가 줄어드는 것을 막기 위해서는 공정 초기 단계에서 버즈 빅으로 인해 줄어드는 사이즈에 해당되는 만큼 활성영역의 사이즈를 더 크게 설정해 주어야 하는데, 이 경우 반도체 소자의 전체적인 사이즈가 증가하게 되어 반도체 소자의 고집적화에 역행하는 결과가 초래되므로 적용이 불가능한 상태이다.
둘째, 활성영역과 비활성영역의 경계면에서 격리막(18)이 버즈 빅 모양을 가지도록 성장되므로, 격리막을 형성하기 위한 열산화 공정 진행시 버즈 빅 발생 부위에서 그 위쪽에 위치한 산화방지막(14)에 인장 응력이 집중적으로 걸리는 현상이 발생하게 된다. 도 1c에는 격리막 형성시 산화방지막(14) 상에서 인장 응력이 집중적으로 걸리는 부분을 화살표로 표시해 놓았다. 이와 같이, 인장 응력이 어느 특정 부분에 집중적으로 걸릴 경우 열산화 과정에서 이 부분에 크랙(crack)이 발생하게 되어 산화방지막(14)이 파손되는 현상이 야기되므로, 그 깨진 틈새로 산소 성분이 침투되어져 소망하는 형상을 격리막을 얻을 수 없게 될 뿐 아니라 누설전류 발생으로 인해 소자간의 절연 특성이 저하되는 문제점이 발생하게 된다. 이러한 현상은 열산화 공정이 장시간 이루어질수록 그리고 버즈 빅 발생이 커질수록 더욱 심화될 수밖에 없으므로 이에 대한 개선책이 시급하게 요구되고 있다.
이에 본 발명의 목적은, 활성영역의 산화방지막과 패드 산화막을 마스크로 이용하여 비활성영역의 기판 표면을 소정 두께 식각하여 트랜치를 형성한 다음, 트랜치 내부에 소정 두께의 박막을 형성하고, 0.05 ~ 0.1T(여기서, T란 6 ~ 20 시간을 나타낸다) 동안 고온의 산소 분위기하에서 열처리를 실시해 주는 방식으로 격리막 형성 공정을 진행해 주므로써, 열처리 공정 진행시 야기되는 버즈 빅 발생에 의한 활성영역의 사이즈 감소와 인장 응력에 의한 산화방지막의 파손을 동시에 제거할 수 있도록 한 반도체 소자의 격리막 형성방법을 제공함에 있다.
도 1a 내지 도 1d는 종래 기술에 의한 반도체 소자의 격리막 형성방법을 도시한 공정수순도,
도 2a 내지 도 2e는 본 발명에 의한 반도체 소자의 격리막 형성방법을 도시한 공정수순도이다.
상기 목적을 달성하기 위하여 본 발명에서는, 패드 산화막과 산화방지막이 순차 적층된 반도체 기판 상의 활성영역에 감광막 패턴을 형성하는 공정과; 상기 감광막 패턴을 마스크로 이용하여 상기 산화방지막과 상기 패드 산화막 및 상기 기판의 소정 두께를 연속적으로 식각하여 상기 기판 내부에 트랜치를 형성하는 공정과; 상기 감광막 패턴을 제거하는 공정과; 상기 트랜치 내부의 상기 기판 상에 소정 두께의 산화막을 형성하는 공정과; 열처리 공정을 이용하여 상기 트랜치 내부의 상기 산화막과 상기 기판 사이에 소정 두께의 열산화막을 성장시켜, "산화막/열산화막" 적층 구조의 격리막을 형성하는 공정; 및 상기 산화방지막과 상기 패드 산화막을 제거하는 공정으로 이루어진 반도체 소자의 격리막 형성방법이 제공된다.
이와 같이 격리막 형성 공정을 진행할 경우, 박막 증착 공정에 의해 트랜치(t) 내부에 소정 두께(에컨대, 형성하고자 하는 격리막 총 두께의 약 85 ~ 90%에 해당하는 두께)의 제 2 산화막이 형성되어 있는 상태에서, 짧은 시간 동안의 열처리 공정을 통해 제 2 산화막과 트랜치 바닥면의 기판 경계면에 열산화막을 소정 두께(예컨대, 형성하고자 하는 격리막 총 두께의 약 10 ~ 15% 에 해당하는 두께) 성장시켜 주는 방식으로 격리막이 형성되므로, 열처리시 소요되는 시간을 기존의 경우보다 현격하게 줄일 수 있게 되어 버즈 빅 발생을 최소화할 수 있게 된다. 이로 인해, 버즈 빅 발생 부위의 산화방지막에 집중적으로 걸리던 인장 응력을 분산시킬 수 있게 되므로, 산화방지막이 인장 응력에 의해 크랙되는 것을 막을 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
도 2a 내지 도 2e는 본 발명에 의한 반도체 소자의 격리막 형성방법을 도시한 공정수순도를 나타낸 것으로, 이를 참조하여 그 제조 공정을 크게 제 5 단계로 구분하여 살펴보면 다음과 같다.
제 1 단계로서, 도 2a에 도시된 바와 같이 반도체 기판(100) 상에 패드 산화막(102)과 산화방지막(104)을 순차적으로 형성한 다음, 사진식각공정을 이용하여 비활성영역(또는 소자격리영역)으로 사용될 부분의 기판(100) 표면이 노출되도록 상기 산화방지막(104) 상에 감광막 패턴(106)을 형성한다. 이때, 산화방지막(104)으로는 주로 질화막이 사용된다.
제 2 단계로서, 도 2b에 도시된 바와 같이 감광막 패턴(106)을 마스크로 이용하여 산화방지막(104)과 패드 산화막(102)을 식각한 다음, 비활성영역의 기판(100) 노출부를 연속적으로 소정 두께 식각처리하여 기판(100) 내에 얕은 깊이의 트랜치(t)를 형성하고, 감광막 패턴(16)을 제거한다. 그 결과, 능동소자가 형성될 활성영역에는 산화방지막(104)과 패드 산화막(102)이 형성되고, 비활성영역에는 트랜치(t)가 형성된 구조의 패턴이 완성된다.
이어, 감광막 패턴(106)을 마스크로 이용하여 기판(100) 상으로 산화촉진용 불순물로서 산소(O2)를 이온주입한다. 도 2b에서 x로 표시된 부분이 바로 산소가 이온주입된 부분을 나타낸다. 이와 같이 산소를 이온주입해 준 것은 이후 고온 열산화 공정 진행시 트랜치(t) 내부에서의 열산화막 성장을 촉진시켜 주기 위한 것으로, 공정 진행시 스킵(skip)해도 무관하다.
제 3 단계로서, 도 2c에 도시된 바와 같이 감광막 패턴(106)을 제거하고, 박막 증착 공정을 이용하여 300 ~ 400℃의 온도에서 상기 트랜치(t) 내부의 기판(100) 상에 소정 두께의 산화막(106a)을 형성한다. 이때, 상기 산화막은 본 발명에서 형성하고자 하는 총 격리막 두께(예컨대, 10000Å)의 85 ~ 90%에 해당하는 8500 ~ 9000Å의 두께로 형성된다.
제 4 단계로서, 도 2d에 도시된 바와 같이 산화방지막(104)을 마스크로하여 고온의 산소분위기하에서 열처리 공정을 실시하여 상기 트랜치(t) 내부의 산화막(106a)과 기판(100) 사이에 소정 두께의 열산화막(106b)을 성장시킨다. 그 결과, "산화막(106a)/열산화막(106b)" 적층 구조의 격리막(106)이 형성된다. 상기 열처리 공정은 0.05T ~ 0.1T(T는 6 ~ 20 시간을 나타낸다) 동안 실시되며, 이 경우 열산화막(106b)은 총 격리막 두께(예컨대, 10000Å)의 10 ~ 15%에 해당하는 1000 ~ 1500Å 두께로 형성된다. 열산화막(106b)이 기판(100)과 산화막(106a) 사이에 형성된 것은 박막 증착된 산화막(106a)의 덴시티(density)가 상대적으로 낮은 관계로 인해 열처리 공정 진행시 산소 성분이 상기 산화막(106a)을 뚫고 들어가 실리콘 기판(100)의 표면에서부터 열산화막(106b)이 성장되기 때문이며, 이와 같이 열산화막(106b)을 형성해 준 것은 산화막(106a)과 기판(100) 간의 접착 특성을 향상시켜 주기 위함이다. 여기서는 일예로서, 형성하고자 하는 격리막의 총 두께가 10000Å인 경우에 한하여 설명하였으나 상기 기술은 그 이외의 다른 두께를 갖는 격리막 형성시에도 동일하게 적용된다.
이러한 방식으로 격리막 형성 공정을 진행할 경우, 열처리 공정이 기 언급된 바와 같이 0.05T ~ 0.1T 동안만 이루어지므로, 열처리 공정이 T 시간 동안 이루어지던 기존의 경우에 비해 버즈 빅 발생 정도를 현저하게 줄일 수 있게 되어 격리막의 사이즈가 기 설정된 디자인 룰 대비 커지는 것을 최대한 억제할 수 있게 된다. 이로 인해, 산화방지막(104)의 특정 부분(예컨대, 버즈 빅이 발생 부분)에 집중적으로 걸리던 인장 응력을 어느 정도 분산시킬 수 있게 되므로 열처리 공정 진행시 산화방지막(104)이 크랙되는 것을 막을 수 있게 된다.
제 5 단계로서, 도 2e에 도시된 바와 같이 활성영역에 형성된 산화방지막(104)과 패드 산화막(102)을 제거해 주므로써, 격리막 형성 공정을 완료한다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 박막 증착 공정을 이용하여 트랜치 내부에 소정 두께의 산화막을 형성한 상태에서 열처리 공정을 실시해 주는 방식으로 반도체 소자의 격리막을 형성해 주므로써, 1) 열처리 공정에 소요되는 시간을 기존의 T에서 0.05 ~ 0.1T까지 줄일 수 있게 되므로 버즈 빅 발생을 최소화할 수 있게 되어 활성영역의 사이즈가 줄어드는 것을 방지할 수 있게 되고, 2) 이로 인해 열처리시 산화방지막의 특정 부분(예컨대, 버즈 빅이 발생된 부분)에 인장 응력이 집중적으로 걸리는 것을 막을 수 있게 되므로 산화방지막의 파손으로 인해 격리막의 절연 특성이 저하되는 것을 방지할 수 있게 된다.

Claims (6)

  1. 패드 산화막과 산화방지막이 순차 적층된 반도체 기판 상의 활성영역에 감광막 패턴을 형성하는 공정과;
    상기 감광막 패턴을 마스크로 이용하여 상기 산화방지막과 상기 패드 산화막 및 상기 기판의 소정 두께를 연속적으로 식각하여 상기 기판 내부에 트랜치를 형성하는 공정과;
    상기 감광막 패턴을 제거하는 공정과;
    상기 트랜치 내부의 상기 기판 상에 소정 두께의 산화막을 형성하는 공정과; 열처리 공정을 이용하여 상기 트랜치 내부의 상기 산화막과 상기 기판 사이에 소정 두께의 열산화막을 성장시켜, "산화막/열산화막" 적층 구조의 격리막을 형성하는 공정; 및
    상기 산화방지막과 상기 패드 산화막을 제거하는 공정으로 이루어진 것을 특징으로 하는 반도체 소자의 격리막 형성방법.
  2. 제 1항에 있어서, 상기 산화방지막은 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 격리막 형성방법.
  3. 제 1항에 있어서, 상기 산화막은 8500 ~ 9000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 격리막 형성방법.
  4. 제 1항에 있어서, 상기 열산화막은 1000 ~ 1500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 격리막 형성방법.
  5. 제 1항에 있어서, 상기 열처리는 고온의 산소분위기하에서 0.05T ~ 0.1T(T는
    6 ~ 20 시간을 나타낸다) 동안 실시되는 것을 특징으로 하는 반도체 소자의 격리막 형성방법.
  6. 제 1항에 있어서, 상기 트랜치 형성후 상기 기판 상으로 산소를 이온주입하는 공정을 더 포함하는 것을 특징으로 하는 반도체 소자의 격리막 형성방법.
KR1019980009027A 1998-03-17 1998-03-17 반도체 소자의 격리막 형성방법 KR100250226B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980009027A KR100250226B1 (ko) 1998-03-17 1998-03-17 반도체 소자의 격리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980009027A KR100250226B1 (ko) 1998-03-17 1998-03-17 반도체 소자의 격리막 형성방법

Publications (2)

Publication Number Publication Date
KR19990075046A KR19990075046A (ko) 1999-10-05
KR100250226B1 true KR100250226B1 (ko) 2000-04-01

Family

ID=19534936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980009027A KR100250226B1 (ko) 1998-03-17 1998-03-17 반도체 소자의 격리막 형성방법

Country Status (1)

Country Link
KR (1) KR100250226B1 (ko)

Also Published As

Publication number Publication date
KR19990075046A (ko) 1999-10-05

Similar Documents

Publication Publication Date Title
US5151381A (en) Method for local oxidation of silicon employing two oxidation steps
US4498227A (en) Wafer fabrication by implanting through protective layer
JP3273636B2 (ja) 集積回路及びその製造方法
US4002501A (en) High speed, high yield CMOS/SOS process
KR100286073B1 (ko) 측벽막을 갖는 mosfet의 제조 방법
JPH06163532A (ja) 半導体素子分離方法
GB2312552A (en) Method for forming element isolating film of semiconductor device
KR100250226B1 (ko) 반도체 소자의 격리막 형성방법
US6762112B2 (en) Method for manufacturing isolating structures
KR100244272B1 (ko) 반도체소자의 격리막 형성방법
JPH07176742A (ja) 半導体装置の製造方法及び半導体装置
KR100712984B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100325596B1 (ko) 비소이온주입후실리콘웨이퍼의결정결함형성억제방법
KR100359162B1 (ko) 트랜지스터의 제조 방법
KR19980084714A (ko) 반도체소자의 분리영역 제조방법
KR100444315B1 (ko) 반도체소자의소자분리막형성방법
KR100246099B1 (ko) 반도체 소자 분리 방법
KR100337073B1 (ko) 반도체소자간의격리방법
KR100215697B1 (ko) 반도체 소자의 아이솔레이션 방법
KR0157888B1 (ko) 반도체 장치의 소자분리방법
KR100364416B1 (ko) 반도체소자의소자격리방법
KR20030000357A (ko) 반도체 소자의 제조방법
KR100699819B1 (ko) 모스 트랜지스터의 형성방법
JPH08102487A (ja) 半導体装置の製造方法
KR100422960B1 (ko) 반도체소자의 소자분리절연막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111229

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20121127

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee