JPH08102487A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08102487A JPH08102487A JP23653894A JP23653894A JPH08102487A JP H08102487 A JPH08102487 A JP H08102487A JP 23653894 A JP23653894 A JP 23653894A JP 23653894 A JP23653894 A JP 23653894A JP H08102487 A JPH08102487 A JP H08102487A
- Authority
- JP
- Japan
- Prior art keywords
- ions
- silicon
- element isolation
- oxide film
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】
【目的】半導体装置において選択酸化による素子分離領
域の形成において、バーズビークを抑制する。 【構成】マスク窒化シリコン膜４を選択的に除去したの
ちに、シリコン・イオンをその平均飛程がフィールド酸
化時に消費されるシリコン量よりも深くなるように注入
した後にフィールド酸化を行う。イオン注入による２次
欠陥の成長による漏れ電流の発生が抑えられ、かつシリ
コン空孔による増速酸化の効果でバーズビークを抑える
ことができる。
域の形成において、バーズビークを抑制する。 【構成】マスク窒化シリコン膜４を選択的に除去したの
ちに、シリコン・イオンをその平均飛程がフィールド酸
化時に消費されるシリコン量よりも深くなるように注入
した後にフィールド酸化を行う。イオン注入による２次
欠陥の成長による漏れ電流の発生が抑えられ、かつシリ
コン空孔による増速酸化の効果でバーズビークを抑える
ことができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に選択酸化法による素子分離領域の形成方法に
関する。
関し、特に選択酸化法による素子分離領域の形成方法に
関する。
【０００２】
【従来の技術】素子分離領域の形成方法としては、従来
から窒化シリコン膜等の耐酸化性を有するマスクを素子
分離形成領域以外の領域に被着してから酸化性雰囲気で
酸化してフィールド酸化膜を形成する、いわゆるＬＯＣ
ＯＳ方（選択酸化法）が用いられてきた。
から窒化シリコン膜等の耐酸化性を有するマスクを素子
分離形成領域以外の領域に被着してから酸化性雰囲気で
酸化してフィールド酸化膜を形成する、いわゆるＬＯＣ
ＯＳ方（選択酸化法）が用いられてきた。
【０００３】しかしながらこのＬＯＣＯＳ法による素子
分離領域を有する半導体装置の製造方法では、マスクの
下部に酸化種が侵入しいわゆるバーズビークが形成され
るのでその分だけ素子分離領域の所要面積が広くなり、
半導体装置の高集積化の妨げとなっている。
分離領域を有する半導体装置の製造方法では、マスクの
下部に酸化種が侵入しいわゆるバーズビークが形成され
るのでその分だけ素子分離領域の所要面積が広くなり、
半導体装置の高集積化の妨げとなっている。
【０００４】このビーズバークを抑える一つの手法とし
て、素子分離形成領域にあらかじめイオン注入を行い、
注入イオンの平均飛程（以降Ｒｐと記す）で与えられる
深さ付近に発生する２次欠陥による増速酸化を利用する
方法が提唱されている。以降このバーズビーク低減法に
てついて図面を参照して説明する。
て、素子分離形成領域にあらかじめイオン注入を行い、
注入イオンの平均飛程（以降Ｒｐと記す）で与えられる
深さ付近に発生する２次欠陥による増速酸化を利用する
方法が提唱されている。以降このバーズビーク低減法に
てついて図面を参照して説明する。
【０００５】図３（ａ）〜（ｄ）は、特開昭６２−１６
５９５１号公報に開示される素子分離酸化膜の形成方法
の説明のための工程順断面図である。まず図３（ａ）に
示すように半導体シリコン基板１上に熱酸化法によりパ
ッド酸化膜２を形成し、次にパッド酸化膜２上に耐酸化
性のマクスとして働くマスク窒化シリコン膜３を形成す
る。次に図３（ｂ）に示すように通常のフォトリソグラ
フィーにより素子分離形成領域上を開口するようにフォ
トレジストパターン４を形成しマスク窒化シリコン膜３
をエッチング除去する。続いてこのフォトレジストパタ
ーンをマスクとしてヒ素を注入する。この時イオンの平
均飛程Ｒｐがパッド酸化膜２の厚みとほぼ等しくなるよ
うにエネルギーを選択する。例えば２２ｎｍのパッド酸
化膜２の場合にはヒ素イオンを４０ｋｅＶ，５×１０15
ｃｍ-2の条件で注入する。このようにイオン濃度のピー
クが基板表面に一致するようにイオン注入を行うこと
で、続く低温の選択酸化工程でフィールド酸化膜５を形
成する際に増速酸化を起こさせ、バーズビークを低減し
ようというものである。この時増速酸化をより促進する
ために図３（ｃ）に示すようにフォトレジストパターン
４により開口された領域のパッド酸化膜２を除去するこ
ともできる。フォトレジストパターン４を除去した後に
フィールド酸化を行う（図２（ｄ））。マスク窒化シリ
コン膜３、パッド酸化膜２を順次除去して素子分離領域
が完成する。
５９５１号公報に開示される素子分離酸化膜の形成方法
の説明のための工程順断面図である。まず図３（ａ）に
示すように半導体シリコン基板１上に熱酸化法によりパ
ッド酸化膜２を形成し、次にパッド酸化膜２上に耐酸化
性のマクスとして働くマスク窒化シリコン膜３を形成す
る。次に図３（ｂ）に示すように通常のフォトリソグラ
フィーにより素子分離形成領域上を開口するようにフォ
トレジストパターン４を形成しマスク窒化シリコン膜３
をエッチング除去する。続いてこのフォトレジストパタ
ーンをマスクとしてヒ素を注入する。この時イオンの平
均飛程Ｒｐがパッド酸化膜２の厚みとほぼ等しくなるよ
うにエネルギーを選択する。例えば２２ｎｍのパッド酸
化膜２の場合にはヒ素イオンを４０ｋｅＶ，５×１０15
ｃｍ-2の条件で注入する。このようにイオン濃度のピー
クが基板表面に一致するようにイオン注入を行うこと
で、続く低温の選択酸化工程でフィールド酸化膜５を形
成する際に増速酸化を起こさせ、バーズビークを低減し
ようというものである。この時増速酸化をより促進する
ために図３（ｃ）に示すようにフォトレジストパターン
４により開口された領域のパッド酸化膜２を除去するこ
ともできる。フォトレジストパターン４を除去した後に
フィールド酸化を行う（図２（ｄ））。マスク窒化シリ
コン膜３、パッド酸化膜２を順次除去して素子分離領域
が完成する。
【０００６】また同様の方法でマスク窒化シリコン膜３
を用いることなくイオン注入による２次欠陥のみで選択
酸化を行い、ＬＯＣＯＳ構造を形成する方法も特開昭６
２−１６５９５０号公報に開示されている。
を用いることなくイオン注入による２次欠陥のみで選択
酸化を行い、ＬＯＣＯＳ構造を形成する方法も特開昭６
２−１６５９５０号公報に開示されている。
【０００７】また特開昭６０−１０１９４７号公報に
は、ヒ素イオンに替えてアルゴンイオンを３０ｋｅＶ，
１×１０15ｃｍ-2の案件で注入し、この注入によりＲｐ
近傍に導入された２次欠陥による増速酸化を利用してフ
ィールド酸化を行い、バーズビークの低減を図るという
方法も提唱されている。
は、ヒ素イオンに替えてアルゴンイオンを３０ｋｅＶ，
１×１０15ｃｍ-2の案件で注入し、この注入によりＲｐ
近傍に導入された２次欠陥による増速酸化を利用してフ
ィールド酸化を行い、バーズビークの低減を図るという
方法も提唱されている。
【０００８】
【発明が解決しようとする課題】以上説明した従来の半
導体装置の製造方法においては半導体基板表面にＲｐが
来るように注入エネルギーを設定している。そしてこの
イオン注入による２次欠陥を利用して増速酸化を行いバ
ーズビークを抑えている。
導体装置の製造方法においては半導体基板表面にＲｐが
来るように注入エネルギーを設定している。そしてこの
イオン注入による２次欠陥を利用して増速酸化を行いバ
ーズビークを抑えている。
【０００９】しかしながら、このＲｐ付近に発生した２
次欠陥は熱処理工程で縮小しにくく、特に続く工程がフ
ィールド酸化工程という酸化工程があるのでこの２次欠
陥は縮小せず、逆に成長して素子分離領域の下部に残留
する。この成長した結晶欠陥が素子の活性領域に掛かる
と接合漏れ電流の増加等半導体装置の致命的な特性の劣
化につながるという問題がある。
次欠陥は熱処理工程で縮小しにくく、特に続く工程がフ
ィールド酸化工程という酸化工程があるのでこの２次欠
陥は縮小せず、逆に成長して素子分離領域の下部に残留
する。この成長した結晶欠陥が素子の活性領域に掛かる
と接合漏れ電流の増加等半導体装置の致命的な特性の劣
化につながるという問題がある。
【００１０】また、特開昭６２−１６５９５１号公報，
特開昭６２−１６５９５０号公報に開示される従来の半
導体装置の製造方法においては増速酸化を起こすための
イオン注入をヒ素イオンを用いて行っている。ヒ素はシ
リコン中では電気的に活性な不純物であり、後工程の熱
処理でヒ素が拡散し半導体装置の特性が変動するという
問題点がある。
特開昭６２−１６５９５０号公報に開示される従来の半
導体装置の製造方法においては増速酸化を起こすための
イオン注入をヒ素イオンを用いて行っている。ヒ素はシ
リコン中では電気的に活性な不純物であり、後工程の熱
処理でヒ素が拡散し半導体装置の特性が変動するという
問題点がある。
【００１１】本発明の目的は、選択酸化時にバーズビー
クの発生を抑制できかつ接合漏れ電流の増加を伴うこと
のない半導体装置の製造方法を提供することにある。
クの発生を抑制できかつ接合漏れ電流の増加を伴うこと
のない半導体装置の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、選択酸化法により素子分離領域を形成する際
に、比較的高いエネルギーで不活性イオンを半導体シリ
コン基板中に注入しそのＲｐで与えられるイオン注入領
域の深さ未満の位置まで選択酸化を行うというものであ
る。不活性イオンとしては、シリコンイオン、炭素イオ
ンまたはゲルマニウムイオンを用いるのがよい。
造方法は、選択酸化法により素子分離領域を形成する際
に、比較的高いエネルギーで不活性イオンを半導体シリ
コン基板中に注入しそのＲｐで与えられるイオン注入領
域の深さ未満の位置まで選択酸化を行うというものであ
る。不活性イオンとしては、シリコンイオン、炭素イオ
ンまたはゲルマニウムイオンを用いるのがよい。
【００１３】
【作用】高エネルギーで不活性イオン注入した場合には
基板表面からＲｐ程度の位置までシリコン空孔が発生す
る。この空孔はイオン注入時に本来格子点にあるべきシ
リコンが注入イオンにより反跳されて形成されたもので
ある。この空孔が選択酸化時に発生する格子間シリコン
を吸収するいわゆるシンク位置として働き、深さ方向の
酸化速度が横方向の酸化速度よりも大きくなりバーズビ
ークが低減する。
基板表面からＲｐ程度の位置までシリコン空孔が発生す
る。この空孔はイオン注入時に本来格子点にあるべきシ
リコンが注入イオンにより反跳されて形成されたもので
ある。この空孔が選択酸化時に発生する格子間シリコン
を吸収するいわゆるシンク位置として働き、深さ方向の
酸化速度が横方向の酸化速度よりも大きくなりバーズビ
ークが低減する。
【００１４】また比較的高いエネルギーで不活性イオン
を注入することで、そのＲｐ程度の深さには２次欠陥は
発生するが選択酸化により消費されるシリコンの領域に
は２次欠陥は発生せず、従来例のように選択酸化時に欠
陥が成長して接合漏れ電流が増加するという問題は発生
しない。
を注入することで、そのＲｐ程度の深さには２次欠陥は
発生するが選択酸化により消費されるシリコンの領域に
は２次欠陥は発生せず、従来例のように選択酸化時に欠
陥が成長して接合漏れ電流が増加するという問題は発生
しない。
【００１５】また注入するイオンとして電気的に不活性
イオンを選択しているので、後工程の熱処理で注入され
たイオンが拡散しても半導体装置の特性が変動するとい
う問題も発生しない。
イオンを選択しているので、後工程の熱処理で注入され
たイオンが拡散しても半導体装置の特性が変動するとい
う問題も発生しない。
【００１６】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１７】図１は本発明の第１の実施例の説明のため
の工程順断面図である。
の工程順断面図である。
【００１８】まず、図１（ａ）に示すように、半導体シ
リコン基板１上に熱酸化法により厚さ３０ｎｍのパッド
酸化膜２を形成する。次に化学気相成長法により２００
ｎｍの厚さのマスク窒化シリコン膜３（耐酸化性のマス
ク）を形成する。次に、図１（ｂ）に示すように、通常
のフォトリソグラフィーにより素子分離形成領域上を開
口するようにフォトレジストパターン４を形成し素子分
離形成領域のマスク窒化シリコン膜３をエッチング除去
する。次に同一のフォトレジストパターン４をマスクと
してシリコンイオンを６５０ｋｅＶのエネルギーでドー
ズ量５×１０15ｃｍ-2で注入することによりイオン注入
領域６ａを形成する。シリコンイオンを６５０ｋｅＶで
注入するとそのシリコン中での平均飛程は約１０００ｎ
ｍとなる。次にフォトレジストパターン４を除去し、１
０００℃，パイロジェニック酸化（水素燃焼酸化）によ
り、図１（ｃ）に示すように、６００ｎｍのフィールド
酸化膜５を形成する。
リコン基板１上に熱酸化法により厚さ３０ｎｍのパッド
酸化膜２を形成する。次に化学気相成長法により２００
ｎｍの厚さのマスク窒化シリコン膜３（耐酸化性のマス
ク）を形成する。次に、図１（ｂ）に示すように、通常
のフォトリソグラフィーにより素子分離形成領域上を開
口するようにフォトレジストパターン４を形成し素子分
離形成領域のマスク窒化シリコン膜３をエッチング除去
する。次に同一のフォトレジストパターン４をマスクと
してシリコンイオンを６５０ｋｅＶのエネルギーでドー
ズ量５×１０15ｃｍ-2で注入することによりイオン注入
領域６ａを形成する。シリコンイオンを６５０ｋｅＶで
注入するとそのシリコン中での平均飛程は約１０００ｎ
ｍとなる。次にフォトレジストパターン４を除去し、１
０００℃，パイロジェニック酸化（水素燃焼酸化）によ
り、図１（ｃ）に示すように、６００ｎｍのフィールド
酸化膜５を形成する。
【００１９】この選択酸化時に消費されるシリコンはお
よそフィールド酸化膜の１／２即ち３００ｎｍであり、
これはシリコンイオンのＲｐよりも十分に浅い領域であ
る。よってＲｐ程度の深さのところに存在する注入され
た格子間シリコン及び２次欠陥はこのフィールド酸化膜
５に掛かることはなく、フィールド酸化時に２次欠陥が
成長することもない。またこの条件下でフィールド酸化
を行うと基板表面からＲｐ程度離れたところまでに存在
するシリコン空孔が、フィールド酸化時に発生する格子
間シリコンを吸収するシンクとして働くことにより酸化
速度が向上し、酸化速度はシリコンイオンを注入しない
場合の約２倍になる。これは深さ方向への酸化速度に限
定されるため、パッド酸化膜下部に侵入する酸化種によ
る酸化は増速されない。よってフィールド酸化時間が短
くなるために実効的なバーズビーク長が減少する。具体
的には従来法によるバーズビーク長は約０．３μｍであ
ったが、本発明の実施例による方法で作製した素子分離
領域（フィールド酸化膜５）のバーズビーク長は約０．
１５μｍと半減することが確認された。
よそフィールド酸化膜の１／２即ち３００ｎｍであり、
これはシリコンイオンのＲｐよりも十分に浅い領域であ
る。よってＲｐ程度の深さのところに存在する注入され
た格子間シリコン及び２次欠陥はこのフィールド酸化膜
５に掛かることはなく、フィールド酸化時に２次欠陥が
成長することもない。またこの条件下でフィールド酸化
を行うと基板表面からＲｐ程度離れたところまでに存在
するシリコン空孔が、フィールド酸化時に発生する格子
間シリコンを吸収するシンクとして働くことにより酸化
速度が向上し、酸化速度はシリコンイオンを注入しない
場合の約２倍になる。これは深さ方向への酸化速度に限
定されるため、パッド酸化膜下部に侵入する酸化種によ
る酸化は増速されない。よってフィールド酸化時間が短
くなるために実効的なバーズビーク長が減少する。具体
的には従来法によるバーズビーク長は約０．３μｍであ
ったが、本発明の実施例による方法で作製した素子分離
領域（フィールド酸化膜５）のバーズビーク長は約０．
１５μｍと半減することが確認された。
【００２０】続いてマスク窒化シリコン膜３、パッド酸
化膜２を順次ウェットエッチングにより除去することで
バーズビークを抑えた素子分離領域を得ることが可能と
なる。
化膜２を順次ウェットエッチングにより除去することで
バーズビークを抑えた素子分離領域を得ることが可能と
なる。
【００２１】図２（ａ）〜（ｄ）は本発明の第２の実施
例の説明のための工程順断面図である。
例の説明のための工程順断面図である。
【００２２】まず、図２（ａ）に示すように、半導体シ
リコン基板１上に熱酸化法により厚さ３０ｎｍのパッド
酸化膜２を形成する。次に化学気相成長法により２００
ｎｍの厚さのマスク窒化シリコン膜３を形成する。次に
シリコンイオンを８００ｋｅＶのエネルギーでドーズ量
５×１０15ｃｍ-2で注入することによりイオン注入領域
６ｂを形成する。次に図２（ｄ）に示すように、通常の
フォトリソグラフィーにより素子分離形成領域上を開口
するようにフォトレジストパターン４を形成し素子分離
形成領域のマスク窒化シリコン膜３をエッチング除去す
る。次にフォトレジストパターン４を除去し、１０００
℃，パイロジェニック酸化により６００ｎｍのフィール
ド酸化膜５を形成する。
リコン基板１上に熱酸化法により厚さ３０ｎｍのパッド
酸化膜２を形成する。次に化学気相成長法により２００
ｎｍの厚さのマスク窒化シリコン膜３を形成する。次に
シリコンイオンを８００ｋｅＶのエネルギーでドーズ量
５×１０15ｃｍ-2で注入することによりイオン注入領域
６ｂを形成する。次に図２（ｄ）に示すように、通常の
フォトリソグラフィーにより素子分離形成領域上を開口
するようにフォトレジストパターン４を形成し素子分離
形成領域のマスク窒化シリコン膜３をエッチング除去す
る。次にフォトレジストパターン４を除去し、１０００
℃，パイロジェニック酸化により６００ｎｍのフィール
ド酸化膜５を形成する。
【００２３】続いてマスク窒化シリコン膜３、パッド酸
化膜２を順次ウェットエッチングにより除去することで
バーズビークを抑えた素子分離領域を得ることが可能と
なる。
化膜２を順次ウェットエッチングにより除去することで
バーズビークを抑えた素子分離領域を得ることが可能と
なる。
【００２４】第１の実施例では素子分離形成領域にのみ
シリコンイオンを注入したが、本実施例では全面にイオ
ン注入を行っている。このイオン注入の目的はフィール
ド酸化時に増速酸化を引き起こすためにシリコン空孔を
導入することにあるので、特に素子分離形成領域下部に
のみ注入する必要性はない。また本実施例によれば素子
形成領域（フィールド酸化膜５で区画された領域）の下
部の深さ１０００ｎｍの部分に、イオン注入による２次
欠陥が発生しこれが金属不純物等を捕獲するいわゆるゲ
ッタリングの活用ができる利点がある。
シリコンイオンを注入したが、本実施例では全面にイオ
ン注入を行っている。このイオン注入の目的はフィール
ド酸化時に増速酸化を引き起こすためにシリコン空孔を
導入することにあるので、特に素子分離形成領域下部に
のみ注入する必要性はない。また本実施例によれば素子
形成領域（フィールド酸化膜５で区画された領域）の下
部の深さ１０００ｎｍの部分に、イオン注入による２次
欠陥が発生しこれが金属不純物等を捕獲するいわゆるゲ
ッタリングの活用ができる利点がある。
【００２５】以上の実施例においてはイオン種としてシ
リコンイオンを用いた場合について説明したが、半導体
シリコン基板中で電気的に不活性となるイオン、即ち同
族元素である炭素，ゲルマニウムなどを注入しても同様
な効果が得られる。
リコンイオンを用いた場合について説明したが、半導体
シリコン基板中で電気的に不活性となるイオン、即ち同
族元素である炭素，ゲルマニウムなどを注入しても同様
な効果が得られる。
【００２６】なお、チャネルストッパはフィールド酸化
膜５を形成後にイオン注入を行って形成することができ
る。
膜５を形成後にイオン注入を行って形成することができ
る。
【００２７】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、素子分離領域形成のための選択酸化で消
費されるシリコンの深さよりも深い領域に電気的に不活
性イオンを注入する工程を有しており、この注入により
発生したシリコン空孔による増速酸化によりバーズビー
クを抑えることができ、かつイオン注入による２次欠陥
がフィールド酸化膜よりはるかに下部に存在するように
できるため接合漏れ電流の増加による素子特性の性能劣
化を回避できる。
の製造方法は、素子分離領域形成のための選択酸化で消
費されるシリコンの深さよりも深い領域に電気的に不活
性イオンを注入する工程を有しており、この注入により
発生したシリコン空孔による増速酸化によりバーズビー
クを抑えることができ、かつイオン注入による２次欠陥
がフィールド酸化膜よりはるかに下部に存在するように
できるため接合漏れ電流の増加による素子特性の性能劣
化を回避できる。
【図１】本発明の第１の実施例の説明のための工程順断
面図である。
面図である。
【図２】本発明の第２の実施例の説明のための工程順断
面図である。
面図である。
【図３】従来法による半導体製造方法の説明のための工
程順断面図である。
程順断面図である。
１ 半導体シリコン基板 ２ パッド酸化膜 ３ マスク窒化シリコン膜 ４ フォトレジストパターン ５ フィールド酸化膜 ６，６ａ，６ｂ イオン注入領域
Claims (4)
- 【請求項１】 半導体シリコン基板の表面から所定の深
さに不活性イオンを注入したのち、前記深さ未満の位置
まで選択酸化を行って素子分離領域を形成する工程を有
することを特徴とする半導体装置の製造方法。 - 【請求項２】 不活性イオンを選択的に注入する請求項
１記載の半導体装置の製造方法。 - 【請求項３】 不活性イオンを全面に注入する請求項１
記載の半導体装置の製造方法。 - 【請求項４】 不活性イオンがシリコンイオン、炭素イ
オンまたはゲルマニウムイオンである請求項１，２また
は３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23653894A JP2629615B2 (ja) | 1994-09-30 | 1994-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23653894A JP2629615B2 (ja) | 1994-09-30 | 1994-09-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08102487A true JPH08102487A (ja) | 1996-04-16 |
| JP2629615B2 JP2629615B2 (ja) | 1997-07-09 |
Family
ID=17002161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23653894A Expired - Lifetime JP2629615B2 (ja) | 1994-09-30 | 1994-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2629615B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010066388A (ko) * | 1999-12-31 | 2001-07-11 | 박종섭 | 트렌치 구조의 소자분리막을 갖는 반도체장치 |
| KR100449318B1 (ko) * | 2001-12-20 | 2004-09-18 | 동부전자 주식회사 | 반도체 장치의 소자 분리막 형성방법 |
| JP2006066480A (ja) * | 2004-08-25 | 2006-03-09 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1994
- 1994-09-30 JP JP23653894A patent/JP2629615B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010066388A (ko) * | 1999-12-31 | 2001-07-11 | 박종섭 | 트렌치 구조의 소자분리막을 갖는 반도체장치 |
| KR100449318B1 (ko) * | 2001-12-20 | 2004-09-18 | 동부전자 주식회사 | 반도체 장치의 소자 분리막 형성방법 |
| JP2006066480A (ja) * | 2004-08-25 | 2006-03-09 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2629615B2 (ja) | 1997-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5344787A (en) | Latid implants for increasing the effective width of transistor elements in a semiconductor device | |
| JPH05206115A (ja) | 酸化物分離領域の製造方法 | |
| US5358890A (en) | Process for fabricating isolation regions in a semiconductor device | |
| KR20010050077A (ko) | 실리콘-게르마늄 트랜지스터 및 관련 방법 | |
| US5972777A (en) | Method of forming isolation by nitrogen implant to reduce bird's beak | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| JP2629615B2 (ja) | 半導体装置の製造方法 | |
| US5612247A (en) | Method for fabricating isolation region for a semiconductor device | |
| JPH07273121A (ja) | 半導体装置の製造方法 | |
| US20030003680A1 (en) | Method for manufacturing isolating structures | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JPH0763072B2 (ja) | 半導体デバイスの分離方法 | |
| JP3949211B2 (ja) | 半導体装置の製造方法 | |
| JP3808814B2 (ja) | 半導体装置の製造方法 | |
| JPH07176742A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH11168210A (ja) | 半導体装置の製造方法 | |
| KR20040015898A (ko) | 모스 트랜지스터의 제조 방법 | |
| JPH0964346A (ja) | 半導体装置の製造方法 | |
| JPH1050693A (ja) | 半導体装置の製造方法 | |
| KR100223908B1 (ko) | 반도체 소자의 격리층 형성 방법 | |
| JP3756617B2 (ja) | 半導体装置の製造方法 | |
| KR20010098183A (ko) | 반도체 소자용 산화막 제조 방법 | |
| KR100743620B1 (ko) | 반도체소자의 저접합 형성방법 | |
| KR0167231B1 (ko) | 반도체장치의 격리방법 | |
| KR100699819B1 (ko) | 모스 트랜지스터의 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970225 |