JPH05206115A - 酸化物分離領域の製造方法 - Google Patents

酸化物分離領域の製造方法

Info

Publication number
JPH05206115A
JPH05206115A JP4204702A JP20470292A JPH05206115A JP H05206115 A JPH05206115 A JP H05206115A JP 4204702 A JP4204702 A JP 4204702A JP 20470292 A JP20470292 A JP 20470292A JP H05206115 A JPH05206115 A JP H05206115A
Authority
JP
Japan
Prior art keywords
layer
nitrogen
polysilicon
pad oxide
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4204702A
Other languages
English (en)
Other versions
JP3273636B2 (ja
Inventor
Robert Hodges
ホッジ ロバート
Frank R Bryant
アール． ブライアント フランク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH05206115A publication Critical patent/JPH05206115A/ja
Application granted granted Critical
Publication of JP3273636B2 publication Critical patent/JP3273636B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/015—Capping layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/905—Plural dram cells share common contact or common trench
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/912—Charge transfer device using both electron and hole signal carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/914—Polysilicon containing oxygen, nitrogen, or carbon, e.g. sipos

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 バードビーク効果を減少させる、集積回路の
分離酸化物領域を製造する方法及びその方法により製造
された集積回路を提供する。 【構成】 集積回路上にパッド酸化物層１２を形成し、
パッド酸化物層上に窒素をドープしたポリシリコン層１
４を形成する。次いで、窒素をドープしたポリシリコン
層上に厚い窒化物層１６を形成する。該窒化物層及び窒
素をドープしたポリシリコン層内に開口１８を形成しパ
ッド酸化物層の一部を露出させる。該窒素をドープした
ポリシリコン層をアニールして、該ポリシリコン層を窒
化シリコン内にカプセル化させ閉込めた状態とさせる。
次いで、該開口内にフィールド酸化物領域２０を形成す
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、大略、半導体集積回路
に関するものであって、更に詳細には、酸化物分離領域
を形成する方法及びその結果得られる構成体に関するも
のである。
【０００２】
【従来の技術】サブミクロンの特長寸法を達成するため
に半導体集積回路を小型化させるための継続した傾向及
び集積回路上に製造する装置数を増加させる傾向は、装
置間においての分離区域をより小さなものとすることを
必要としている。装置が構築される活性区域は、フィー
ルド酸化物として知られる酸化物層により分離されてい
る。シリコンの局所的酸化即ちＬＯＣＯＳとして知られ
る技術の導入により、装置間において絶縁性二酸化シリ
コンからなる領域が形成される。このＬＯＣＯＳプロセ
スは、分離領域に対して必要とさせる面積を減少させ且
つ幾つかの規制容量を減少させる上で偉大な技術的改良
であった。
【０００３】ＬＯＣＯＳにおいて、応力緩和パッド酸化
物層上に窒化シリコンを付着形成し、且つパターン形成
する。この窒化シリコン層は、更なる酸化を所望としな
い区域上において維持される。従って、フィールド酸化
物を成長させるべき箇所において窒化シリコンをエッチ
ングしパッド酸化物の一部を露出させる。フィールド酸
化物領域を形成するために露出されたパッド酸化物を熱
酸化した後に、窒化シリコン層を除去する。
【０００４】しかしながら、ＬＯＣＯＳを使用する場合
に幾つかの問題が発生した。元のＬＯＣＯＳ形態におい
ては、ウエハ表面での非一様な熱酸化が常に横方向のエ
ンクローチメント（侵入）を発生し、即ち窒化シリコン
マスクの下側に成長する活性区域内部へのフィールド酸
化物のテーパ形状が形成される。このテーパ形状は、
「バードビーク」と呼ばれるものであり、それは活性区
域を犠牲にするものであって、１．５ミクロン未満の特
長寸法の場合には顕著なものとなる。活性区域は、窒化
物層の初期的寸法よりもより小型のものとなる。例えば
一層厚い窒化物層を形成する等のバードビーク現象を抑
圧するための試みは、近くの基板内において応力に関係
した欠陥を発生させた。これらの応力に関係した欠陥を
回避する試みにおいて処理の複雑性が実質的に増加し
た。サブミクロンの幾何学的形状を達成するためには、
バードビーク現象の場合に発生するような活性区域の物
理的な損失が殆ど又は全く発生するものであってはなら
ない。
【０００５】バードビーク効果を減少させるために、窒
化物層とパッド酸化物層との間にポリシリコン層を使用
することが提案されており、この技術は１９８３年１０
月４日に発行された米国特許第４，４０７，６９６号
（Ｈａｍ ｅｔ ａｌ．）に記載されている。ポリバッ
ファ型ＬＯＣＯＳとして知られているこのＬＯＣＯＳプ
ロセスにおいてポリシリコン層を使用することは、シリ
コン基板と該基板の上側に存在する厚い窒化シリコン層
との間の異なった熱膨張係数により発生される応力から
発生する酸化物有機型積層欠陥を減少するために使用さ
れる。
【０００６】従って、ポリバッファ型ＬＯＣＯＳを使用
して成長されたフィールド酸化物層は、シリコン基板か
ら派生された酸化物、パッド酸化物層の一部及びポリシ
リコン層から派生された酸化物を有している。その後
に、窒化物層、シリコン層及びパッド酸化物をフィール
ド酸化物の端部においてエッチングする。このポリバッ
ファ型ＬＯＣＯＳプロセスはスタンダードのＬＯＣＯＳ
と比較してバードビーク区域を減少しており、窒化物マ
スク下側の活性区域内へのフィールド酸化物のテーパ形
状部分のエンクローチメントすなわち侵入をより少ない
ものとしている。しかしながら、ポリシリコン層の酸化
に起因してバードビークの効果は未だに残存している。
更に、その結果得られる構成体を得るために処理の複雑
性が実質的に増加している。
【０００７】ポリ−バッファ型ＬＯＣＯＳを使用してバ
ードビーク区域を更に減少させるために、本発明では、
ポリシリコン層内への窒素の注入を使用しており、次い
で該ポリシリコン層を窒化シリコン内部にカプセル化即
ち閉込めるためのアニーリングステップを続いて行う。
スタンダードなポリ−バッファ型ＬＯＣＯＳの場合にお
ける如く、厚い窒化物層と薄いパッド酸化物及びシリコ
ン基板との間に発生される応力は、ポリシリコン層の付
加により減少される。更に、ポリシリコンを窒化シリコ
ン内部にカプセル化即ち閉込めることにより、バードビ
ーク区域が実質的に減少されている。該ポリシリコンの
酸化を減少又は除去する。従って、ポリシリコン層のど
の部分も熱成長されたフィールド酸化物の一部を形成す
るものではない。窒化物マスク下側におけるバードビー
ク区域は実質的に減少される。
【０００８】
【課題を解決するための手段】本発明は、分離酸化物領
域を形成することにより集積回路の製造方法に組込むこ
とが可能であり且つその際に形成される集積回路内に組
込むことが可能である。集積回路上にパッド酸化物層を
形成する。該パッド酸化物層上にポリシリコンバッファ
層を形成する。該ポリシリコンバッファ層内に窒素を注
入する。次いで、該ポリシリコンバッファ層上に窒化物
層を形成する。ホトレジスト層を該窒化物層上に付与し
且つパターン形成して、該窒化物層の一部を露出させる
開口を形成する。該窒化物層及びポリシリコンバッファ
層を、該開口を介してエッチングし、該パッド酸化物層
の一部を露出させる。次いで、ポリシリコンバッファ層
をアニールし、該ポリシリコン層を窒化シリコン内部に
カプセル化即ち閉込める。次いで、該開口内にフィール
ド酸化物領域を形成する。
【０００９】
【実施例】以下に説明する処理ステップ及び構成体は集
積回路を製造するための完全な処理の流れを構成するも
のではない。本発明は、当該技術分野において現在使用
されている集積回路製造技術に関連して実施することが
可能なものであり、従って本発明をより良く理解するの
に必要な範囲において実施すべき処理ステップについて
説明する。添付の図面は、製造過程中における集積回路
の一部の断面を示しているが、それは縮尺通りに描いた
ものではなく、本発明の重要な特徴を良く示すために適
宜拡縮して示してある。
【００１０】図１を参照すると、シリコン基板上に集積
回路を形成すべき状態を示している。基板上に応力緩和
パッド酸化物層１２が成長されている。パッド酸化物層
１２は典型的に、約１０乃至３００Åの間の厚さを有し
ている。ポリシリコンバッファ層１４をパッド酸化物層
１２の上に付着形成する。ポリシリコン層１４の厚さは
約５０乃至１０００Åの間である。
【００１１】次いで、約１０14乃至１０16イオン数／ｃ
ｍ2 の間のドーズで窒素をポリシリコン層１４に注入さ
せる。窒素を注入したポリシリコンバッファ層１４上に
窒化物層１６（Ｓｉ3 Ｎ4 ）を付着形成する。窒化物層
１６の厚さは、約５００乃至３０００Åの間である。窒
化物層１６及びポリシリコンバッファ層１４をパターン
形成し、エッチングして、開口１８を形成し、パッド酸
化物層１２の一部を露出させる。パッド酸化物層１２
は、窒化物及びポリシリコンと共にエッチング除去する
ことが可能である。しかしながら、該パッド酸化物層を
維持することの利点は、それが、窒化物層１６及びポリ
シリコン層１４のエッチングに対してエッチストップと
して作用することである。この段階において、シリコン
基板１０内への注入を行ってチャンネルステップを形成
することが可能である。注入を行う場合には、イオンが
パッド酸化物層１２を浸透するのに充分なエネルギを有
するものであり、従って該注入は開口１８を介してのみ
行われる。
【００１２】ポリシリコンバッファ層１４をアニールし
てポリシリコンバッファ層１４を窒化シリコン内にカプ
セル化即ち閉込めた状態とする。このアニール処理は炉
内において行うことが可能である。炉内アニーリング
は、典型的に、例えばアルゴン又は窒素等の雰囲気中に
おいて１０００℃の温度において約１時間の間行う。こ
のアニール処理により、窒素がポリシリコン層と該ポリ
シリコン層に隣接する層との間の界面へ駆動される。窒
化シリコン状の化合物がこの処理により形成される。次
いで、開口１８内にフィールド酸化物領域２０が熱成長
される。フィールド酸化物層２０は、典型的に、約３０
００乃至８０００Åの間の厚さを有している。
【００１３】このアニール処理を介して窒化シリコン内
に窒素を注入したポリシリコン層１４をカプセル化即ち
閉込めることにより、フィールド酸化物領域２０を成長
させる期間中に、該ポリシリコンが酸化することを防止
している。ポリシリコン層１４は、一層厚い窒化物層１
６とシリコン基板１０との間の応力を緩和すべく作用す
る。該ポリシリコンは、そのポリシリコンの上側に存在
する一層厚い窒化物層がシリコン基板内に欠陥を誘発さ
せることを防止している。更に、窒化物マスク下側の成
長させた酸化物の侵入が減少される。フィールド酸化物
領域の成長過程中にポリシリコンが酸化することがない
ために、バードビークの区域は実質的に減少されてい
る。次いで、窒化物層１６及びポリシリコンバッファ層
１４を除去してその下側の活性区域を露出させることが
可能である。
【００１４】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 本発明に基づく半導体装置構成体を製造する
一段階における状態を示した概略断面図。
【図２】 本発明に基づく半導体装置構成体を製造する
一段階における状態を示した概略断面図。
【図３】 本発明に基づく半導体装置構成体を製造する
一段階における状態を示した概略断面図。
【符号の説明】
１０ シリコン基板 １２ 応力緩和パッド酸化物層 １４ ポリシリコンバッファ層 １６ 窒化物層 １８ 開口 ２０ フィールド酸化物領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フランク アール． ブライアント アメリカ合衆国， テキサス 76201， デントン， クレストウッド 2125

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 集積回路の酸化物分離領域の製造方法に
    おいて、集積回路上にパッド酸化物層を形成し、前記パ
    ッド酸化物層上にポリシリコンバッファ層を形成し、前
    記ポリシリコンバッファ層内に窒素を注入し、前記ポリ
    シリコンバッファ層上に窒化物層を形成し、前記窒化物
    層上にホトレジスト層を付与し且つパターン形成して前
    記窒化物層の一部を露出させる開口を形成し、前記開口
    を介して前記窒化物層及び前記ポリシリコンバッファ層
    をエッチングして前記パッド酸化物層の一部を露出さ
    せ、前記ポリシリコンバッファ層をアニールして前記ポ
    リシリコンバッファ層を窒化シリコン内に閉込め、前記
    開口内にフィールド酸化物領域を形成する上記各ステッ
    プを有することを特徴とする方法。
  2. 【請求項２】 請求項１において、前記パッド酸化物層
    の厚さが約１０乃至３００Åの間であることを特徴とす
    る方法。
  3. 【請求項３】 請求項１において、前記ポリシリコンバ
    ッファ層の厚さが約５０乃至１０００Åの間であること
    を特徴とする方法。
  4. 【請求項４】 請求項１において、前記窒素が約１０14
    乃至１０16イオン数／ｃｍ2 のドーズで前記ポリシリコ
    ンバッファ層内に注入させることを特徴とする方法。
  5. 【請求項５】 請求項１において、前記ポリシリコンバ
    ッファ層を炉内アニーリングによりアニールすることを
    特徴とする方法。
  6. 【請求項６】 請求項５において、前記窒素を注入した
    ポリシリコンバッファ層を約１時間の間約１０００℃で
    アニールすることを特徴とする方法。
  7. 【請求項７】 請求項１において、前記ポリシリコンバ
    ッファ層をアルゴン雰囲気中においてアニールすること
    を特徴とする方法。
  8. 【請求項８】 請求項１において、前記ポリシリコンバ
    ッファ層を窒素雰囲気中においてアニールすることを特
    徴とする方法。
  9. 【請求項９】 請求項１において、前記窒化物層の厚さ
    が約５００乃至３０００Åの間であることを特徴とする
    方法。
  10. 【請求項１０】 請求項１において、前記フィールド酸
    化物層の厚さが約３０００乃至８０００Åの間であるこ
    とを特徴とする方法。
  11. 【請求項１１】 請求項１において、更に、前記フィー
    ルド酸化物領域を形成するステップの前に前記パッド酸
    化物層下側にチャンネルストップを形成するためにドー
    パントを注入するステップを有することを特徴とする方
    法。
  12. 【請求項１２】 集積回路の分離酸化物領域を製造する
    方法において、集積回路上にパッド酸化物層を形成し、
    前記パッド酸化物層上に窒素をドープしたポリシリコン
    層を形成し、前記窒素をドープしたポリシリコン層上に
    窒化物層を形成し、前記窒素をドープしたポリシリコン
    層及び窒化物層内に開口を形成して前記パッド酸化物層
    の一部を露出させ、前記窒素をドープしたポリシリコン
    層をアニールして前記窒素をドープしたポリシリコン層
    を窒化シリコン内部に閉込め、前記開口内にフィールド
    酸化物領域を形成し、上記各ステップを有することを特
    徴とする方法。
  13. 【請求項１３】 請求項１２において、前記窒素をドー
    プしたポリシリコン層を形成するステップが、ポリシリ
    コン層を形成し、且つ前記ポリシリコン層内に窒素を注
    入する、上記各ステップを有することを特徴とする方
    法。
  14. 【請求項１４】 請求項１２において、前記窒素をドー
    プしたポリシリコン層を炉内アニーリングによりアニー
    ルすることを特徴とする方法。
  15. 【請求項１５】 請求項１４において、前記窒素をドー
    プしたポリシリコン層を約１時間の間約１０００℃でア
    ニールすることを特徴とする方法。
  16. 【請求項１６】 請求項１２において、前記窒素をドー
    プしたポリシリコン層をアルゴン雰囲気中においてアニ
    ーリングすることを特徴とする方法。
  17. 【請求項１７】 請求項１２において、前記窒素をドー
    プしたポリシリコン層を窒素雰囲気中においてアニーリ
    ングすることを特徴とする方法。
  18. 【請求項１８】 請求項１２において、更に、前記フィ
    ールド酸化物領域を形成するステップの前に前記パッド
    酸化物層の下側にチャンネルストップを形成するために
    ドーパントを注入するステップを有することを特徴とす
    る方法。
  19. 【請求項１９】 半導体集積回路の一部を構成する構成
    体において、基板が設けられており、前記基板の一部の
    上に配接してパッド酸化物層が設けられており、前記パ
    ッド酸化物層により被覆されていない前記基板の一部の
    上に配接してフィールド酸化物領域が設けられており、
    前記パッド酸化物層の上に配接して窒素をドープしたポ
    リシリコン層が設けられており、前記窒素をドープした
    ポリシリコン層の上に配接して窒化物層が設けられてい
    ることを特徴とする構成体。
  20. 【請求項２０】 請求項１９において、前記窒素をドー
    プしたポリシリコン層が窒素を注入したポリシリコン層
    を有することを特徴とする構成体。
  21. 【請求項２１】 請求項１９において、前記窒素をドー
    プしたポリシリコン層をアニールして前記ポリシリコン
    層を窒化シリコン内部に閉込めたことを特徴とする構成
    体。
JP20470292A 1991-07-31 1992-07-31 集積回路及びその製造方法 Expired - Lifetime JP3273636B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/738,580 US5192707A (en) 1991-07-31 1991-07-31 Method of forming isolated regions of oxide
US738580 1991-07-31

Publications (2)

Publication Number Publication Date
JPH05206115A true JPH05206115A (ja) 1993-08-13
JP3273636B2 JP3273636B2 (ja) 2002-04-08

Family

ID=24968593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20470292A Expired - Lifetime JP3273636B2 (ja) 1991-07-31 1992-07-31 集積回路及びその製造方法

Country Status (4)

Country Link
US (2) US5192707A (ja)
EP (1) EP0526212B1 (ja)
JP (1) JP3273636B2 (ja)
DE (1) DE69231702T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4422957B4 (de) * 1993-10-25 2006-10-12 Samsung Electronics Co., Ltd., Suwon Isolierverfahren für eine Halbleitervorrichtung

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1250233B (it) * 1991-11-29 1995-04-03 St Microelectronics Srl Procedimento per la fabbricazione di circuiti integrati in tecnologia mos.
US5310692A (en) * 1992-05-29 1994-05-10 Sgs-Thomson Microelectronics, Inc. Method of forming a MOSFET structure with planar surface
US5371035A (en) * 1993-02-01 1994-12-06 Motorola Inc. Method for forming electrical isolation in an integrated circuit device
JP2685401B2 (ja) * 1993-06-16 1997-12-03 財団法人工業技術研究院 酸化ケイ素単離領域の形成方法
DE4336869C2 (de) * 1993-10-28 2003-05-28 Gold Star Electronics Verfahren zum Herstellen eines MOS-Transistors
US5927992A (en) * 1993-12-22 1999-07-27 Stmicroelectronics, Inc. Method of forming a dielectric in an integrated circuit
US5543343A (en) * 1993-12-22 1996-08-06 Sgs-Thomson Microelectronics, Inc. Method fabricating an integrated circuit
US6034410A (en) * 1994-01-14 2000-03-07 Stmicroelectronics, Inc. MOSFET structure with planar surface
KR960005839A (ko) * 1994-07-06 1996-02-23 김주용 반도체 소자의 필드 산화막 형성방법
US5631189A (en) * 1994-07-13 1997-05-20 Nippon Telegraph And Telephone Corporation Method of forming element isolation region
US5814544A (en) * 1994-07-14 1998-09-29 Vlsi Technology, Inc. Forming a MOS transistor with a recessed channel
JP3304621B2 (ja) * 1994-07-29 2002-07-22 三菱電機株式会社 半導体装置の製造方法
US5643825A (en) * 1994-12-29 1997-07-01 Advanced Micro Devices, Inc. Integrated circuit isolation process
US5604370A (en) * 1995-07-11 1997-02-18 Advanced Micro Devices, Inc. Field implant for semiconductor device
US6313034B1 (en) 1995-08-03 2001-11-06 Chartered Semiconductor Manufacturing Method for forming integrated circuit device structures from semiconductor substrate oxidation mask layers
US5837378A (en) * 1995-09-12 1998-11-17 Micron Technology, Inc. Method of reducing stress-induced defects in silicon
DE19535150A1 (de) * 1995-09-21 1997-03-27 Mosel Vitelic Inc Verfahren zur Herstellung eines integrierten Halbleiterkreises
US5747357A (en) 1995-09-27 1998-05-05 Mosel Vitelic, Inc. Modified poly-buffered isolation
US5702976A (en) 1995-10-24 1997-12-30 Micron Technology, Inc. Shallow trench isolation using low dielectric constant insulator
KR0171982B1 (ko) * 1995-12-02 1999-03-30 김주용 반도체 소자의 필드 산화막 형성방법
US5972776A (en) * 1995-12-22 1999-10-26 Stmicroelectronics, Inc. Method of forming a planar isolation structure in an integrated circuit
KR0172730B1 (ko) * 1995-12-30 1999-03-30 김주용 반도체 소자의 아이솔레이션 방법
US5658822A (en) * 1996-03-29 1997-08-19 Vanguard International Semiconductor Corporation Locos method with double polysilicon/silicon nitride spacer
US5899727A (en) * 1996-05-02 1999-05-04 Advanced Micro Devices, Inc. Method of making a semiconductor isolation region bounded by a trench and covered with an oxide to improve planarization
US5834360A (en) * 1996-07-31 1998-11-10 Stmicroelectronics, Inc. Method of forming an improved planar isolation structure in an integrated circuit
US5902128A (en) * 1996-10-17 1999-05-11 Micron Technology, Inc. Process to improve the flow of oxide during field oxidation by fluorine doping
US5891788A (en) * 1996-11-14 1999-04-06 Micron Technology, Inc. Locus isolation technique using high pressure oxidation (hipox) and protective spacers
US5821153A (en) * 1996-12-09 1998-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method to reduce field oxide loss from etches
JPH11214384A (ja) * 1998-01-28 1999-08-06 Mitsubishi Electric Corp 半導体装置の製造方法
US6001713A (en) * 1998-09-16 1999-12-14 Advanced Micro Devices, Inc. Methods for forming nitrogen-rich regions in a floating gate and interpoly dielectric layer in a non-volatile semiconductor memory device
US6514885B1 (en) * 2000-05-03 2003-02-04 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method to reduce process induced stress and crystalline defects
US20030055863A1 (en) * 2001-07-24 2003-03-20 Spiegel Michael G. Method and apparatus for managing system resources in an information handling system
JP2005332996A (ja) * 2004-05-20 2005-12-02 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
CN114429983A (zh) * 2022-04-01 2022-05-03 北京芯可鉴科技有限公司 高压横向双扩散金属氧化物半导体场效应管及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5197385A (en) * 1975-02-21 1976-08-26 Handotaisochino seizohoho
JPS5552254A (en) * 1978-10-11 1980-04-16 Nec Corp Semiconductor device
JPS5640269A (en) * 1979-09-11 1981-04-16 Toshiba Corp Preparation of semiconductor device
US4508757A (en) * 1982-12-20 1985-04-02 International Business Machines Corporation Method of manufacturing a minimum bird's beak recessed oxide isolation structure
US4407696A (en) * 1982-12-27 1983-10-04 Mostek Corporation Fabrication of isolation oxidation for MOS circuit
DE3329074A1 (de) * 1983-08-11 1985-02-28 Siemens AG, 1000 Berlin und 8000 München Verhinderung der oxidationsmitteldiffusion bei der herstellung von halbleiterschichtanordnungen
US4580156A (en) * 1983-12-30 1986-04-01 At&T Bell Laboratories Structured resistive field shields for low-leakage high voltage devices
US4516316A (en) * 1984-03-27 1985-05-14 Advanced Micro Devices, Inc. Method of making improved twin wells for CMOS devices by controlling spatial separation
JPS6116575A (ja) * 1984-07-03 1986-01-24 Ricoh Co Ltd 半導体メモリ装置の製造方法
US4630356A (en) * 1985-09-19 1986-12-23 International Business Machines Corporation Method of forming recessed oxide isolation with reduced steepness of the birds' neck
DE3542166A1 (de) * 1985-11-29 1987-06-04 Telefunken Electronic Gmbh Halbleiterbauelement
US4740481A (en) * 1986-01-21 1988-04-26 Motorola Inc. Method of preventing hillock formation in polysilicon layer by oxygen implanation
US5028559A (en) * 1989-03-23 1991-07-02 Motorola Inc. Fabrication of devices having laterally isolated semiconductor regions
US5002898A (en) * 1989-10-19 1991-03-26 At&T Bell Laboratories Integrated-circuit device isolation
US5159430A (en) * 1991-07-24 1992-10-27 Micron Technology, Inc. Vertically integrated oxygen-implanted polysilicon resistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4422957B4 (de) * 1993-10-25 2006-10-12 Samsung Electronics Co., Ltd., Suwon Isolierverfahren für eine Halbleitervorrichtung

Also Published As

Publication number Publication date
EP0526212A2 (en) 1993-02-03
US5192707A (en) 1993-03-09
JP3273636B2 (ja) 2002-04-08
US5338968A (en) 1994-08-16
DE69231702D1 (de) 2001-04-05
EP0526212B1 (en) 2001-02-28
EP0526212A3 (en) 1995-10-04
DE69231702T2 (de) 2001-09-13

Similar Documents

Publication Publication Date Title
JP3273636B2 (ja) 集積回路及びその製造方法
US5260229A (en) Method of forming isolated regions of oxide
US6001709A (en) Modified LOCOS isolation process for semiconductor devices
US5151381A (en) Method for local oxidation of silicon employing two oxidation steps
US4098618A (en) Method of manufacturing semiconductor devices in which oxide regions are formed by an oxidation mask disposed directly on a substrate damaged by ion implantation
US5895252A (en) Field oxidation by implanted oxygen (FIMOX)
US5294563A (en) Sidewall-sealed and sandwiched poly-buffered locos isolation methods
US5937310A (en) Reduced bird's beak field oxidation process using nitrogen implanted into active region
JP3974269B2 (ja) 半導体装置のトレンチ隔離形成方法
US5972777A (en) Method of forming isolation by nitrogen implant to reduce bird's beak
US5397732A (en) PBLOCOS with sandwiched thin silicon nitride layer
EP0521670A1 (en) Method to reduce the number of defects produced by ion implantation and local oxidation processes in semiconductor device manufacturing
EP0424018A2 (en) Integrated circuit field isolation process
US5962914A (en) Reduced bird's beak field oxidation process using nitrogen implanted into active region
US5763316A (en) Substrate isolation process to minimize junction leakage
GB2302758A (en) Semiconductor device and method of manufacture
US5726091A (en) Method of reducing bird's beak of field oxide using reoxidized nitrided pad oxide layer
JPH0268930A (ja) 半導体装置の製造法
JP2629615B2 (ja) 半導体装置の製造方法
KR100602109B1 (ko) 반도체 소자의 게이트산화막 형성 방법
US5977607A (en) Method of forming isolated regions of oxide
JPH05243215A (ja) 改良型ポリ−バッファ型ｌｏｃｏｓ構成体製造方法
KR960000381B1 (ko) 반도체소자의 필드산화막 형성방법
KR100699819B1 (ko) 모스 트랜지스터의 형성방법
KR930006731B1 (ko) 반도체장치의 소자 분리방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080201

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090201

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100201

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110201

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120201

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130201

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130201

Year of fee payment: 11