CN114429983A - 高压横向双扩散金属氧化物半导体场效应管及其制作方法 - Google Patents
高压横向双扩散金属氧化物半导体场效应管及其制作方法 Download PDFInfo
- Publication number
- CN114429983A CN114429983A CN202210338138.7A CN202210338138A CN114429983A CN 114429983 A CN114429983 A CN 114429983A CN 202210338138 A CN202210338138 A CN 202210338138A CN 114429983 A CN114429983 A CN 114429983A
- Authority
- CN
- China
- Prior art keywords
- region
- type
- forming
- type drift
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 24
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000009792 diffusion process Methods 0.000 title claims abstract description 6
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 56
- 229920005591 polysilicon Polymers 0.000 claims abstract description 43
- 238000002955 isolation Methods 0.000 claims abstract description 32
- 210000000746 body region Anatomy 0.000 claims abstract description 26
- 230000003647 oxidation Effects 0.000 claims abstract description 26
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 26
- 230000005669 field effect Effects 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000010408 film Substances 0.000 claims description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 230000000392 somatic effect Effects 0.000 claims 1
- 241000293849 Cordylanthus Species 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 24
- 229910052681 coesite Inorganic materials 0.000 description 12
- 229910052906 cristobalite Inorganic materials 0.000 description 12
- 239000000377 silicon dioxide Substances 0.000 description 12
- 235000012239 silicon dioxide Nutrition 0.000 description 12
- 229910052682 stishovite Inorganic materials 0.000 description 12
- 229910052905 tridymite Inorganic materials 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明实施例提供一种高压横向双扩散金属氧化物半导体场效应管及其制作方法，属于芯片领域。所述高压横向双扩散金属氧化物半导体场效应管，包括半导体衬底、源极区、漏极区、栅极区、浅槽隔离区、P型体区、N型阱区、P型阱区和N型漂移区，所述高压横向双扩散金属氧化物半导体场效应管还包括：硅局部氧化隔离区，位于所述N型漂移区，用于隔离所述N型漂移区上的所述漏极区，所述硅局部氧化隔离区通过多晶硅缓冲层而被形成。本发明实施例通过制作多晶硅缓冲层（poly buffer），形成硅局部氧化隔离区（LOCOS），以缩短LOCOS的鸟嘴长度，同时可以形成多晶硅栅极（Poly Gate），工艺简单实用。
Description
技术领域
本发明涉及芯片技术领域，具体地涉及一种高压横向双扩散金属氧化物半导体场效应管及其制作方法。
背景技术
高压高压横向双扩散金属氧化物半导体场效应管（Lateral Double-diffusedMOSFET，LDMOSFET）的制造时，需要在漏端漂移区里面做厚介质层，以承受偏移区电场，偏移区上有poly场板或金属场板。
漂移区的介质隔离层，比较常见的是硅局部氧化隔离（Local Oxidation ofSilicon，LOCOS），但是通常LOCOS的鸟嘴长度较长，占用面积较大。再有，浅槽隔离（shallowtrench isolation，STI）工艺较复杂，会产生圆角问题，不适合用于高压场景。
发明内容
本发明实施例的目的是提供一种高压横向双扩散金属氧化物半导体场效应管，该高压横向双扩散金属氧化物半导体场效应管能够缩短LOCOS的鸟嘴长度。
为了实现上述目的，本发明实施例提供一种高压横向双扩散金属氧化物半导体场效应管，包括半导体衬底、源极区、漏极区、栅极区、浅槽隔离区、P型体区、N型阱区、P型阱区和N型漂移区，所述高压横向双扩散金属氧化物半导体场效应管还包括：硅局部氧化隔离区，位于所述N型漂移区，用于隔离所述N型漂移区上的所述漏极区，所述硅局部氧化隔离区通过多晶硅缓冲层而被形成。
可选的，所述栅极区为多晶硅栅电极，所述栅极区通过所述多晶硅缓冲层而被形成。
可选的，所述多晶硅缓冲层包括掺杂多晶硅薄膜和氮化硅薄膜。
可选的，所述高压横向双扩散金属氧化物半导体场效应管还包括N型埋层和P型外延层，其中，所述N型埋层位于所述N型阱区的下方，所述P型外延层位于所述P型阱区的下方。
可选的，所述P型阱区包括第一P型阱区、第二P型阱区，所述第一P型阱区和所述第二P型阱区分别位于所述N型阱区的两侧并与所述N型阱区连接，所述高压横向双扩散金属氧化物半导体场效应管还包括所述第三P型阱区，位于所述N型阱区的上方。
可选的，所述P型体区和所述N型漂移区位于所述第三P型阱区的上方。
可选的，所述N型漂移区包括第一N型漂移区和第二N型漂移区，所述第一N型漂移区和所述第二N型漂移区分别位于所述P型体区的两侧。
可选的，所述漏极区位于所述N型漂移区上方，所述源极区位于所述P型体区上方。
本发明实施例还包括一种高压横向双扩散金属氧化物半导体场效应管的制作方法，所述高压横向双扩散金属氧化物半导体场效应管的制作方法包括：在半导体衬底的选定区域中形成N型阱区和P型阱区；在半导体衬底的选定区域中形成浅槽隔离区、P型体区和N型漂移区；在所述浅槽隔离区、所述P型体区和所述N型漂移区上方，形成多晶硅缓冲层；基于所述多晶硅缓冲层，形成硅局部氧化隔离区，所述硅局部氧化隔离区，位于所述N型漂移区，用于隔离所述N型漂移区上的所述漏极区；基于所述多晶硅缓冲层，在所述P型体区和所述N型漂移区的上方形成栅极区；在所述N型漂移区上方形成漏极区，在所述P型体区上方形成源极区。
可选的，所述形成多晶硅缓冲层包括：通过化学汽相淀积，形成掺杂多晶硅薄膜；通过化学汽相淀积，形成氮化硅薄膜；以及刻蚀氮化硅薄膜和掺杂多晶硅薄膜，热氧化后形成多晶硅缓冲层。
可选的，在所述在半导体衬底的选定区域中形成N型阱区和P型阱区之前，所述高压横向双扩散金属氧化物半导体场效应管的制作方法还包括：在所述半导体衬底上形成N型埋层和P型外延层，所述N型埋层位于所述N型阱区的下方，所述P型外延层位于所述P型阱区的下方。
通过上述技术方案，本发明实施例通过制作多晶硅缓冲层（poly buffer），形成硅局部氧化隔离区（LOCOS），以缩短LOCOS的鸟嘴长度，同时可以形成多晶硅栅极（PolyGate），工艺简单实用。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：
图1是本发明实施例提供的高压横向双扩散金属氧化物半导体场效应管的结构示意图；
图2是本发明实施例提供的高压横向双扩散金属氧化物半导体场效应管的制作方法的流程示意图；
图3a-3g为图1所示的LDMOSFET各制作环节的结构示意图。
附图标记说明
100-半导体衬底，101-栅极区，102-源极区，103-漏极区，
104- P型体区，105a/105b-N型漂移区，106-N型阱区，
107a/107b- P型阱区，108-N型埋层，109-P型外延层，
110-浅槽隔离区，111-硅局部氧化隔离区。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
图1是本发明实施例提供的高压横向双扩散金属氧化物半导体场效应管的结构示意图，请参考图1，该高压横向双扩散金属氧化物半导体场效应管LDMOSFET可以包括半导体衬底100、源极区102、漏极区103、栅极区101、浅槽隔离区110、P型体区104、N型阱区106、P型阱区（107a/107b）和N型漂移区（105a/105b），所述高压横向双扩散金属氧化物半导体场效应管LDMOSFET还包括硅局部氧化隔离区111，位于所述N型漂移区（105a/105b），用于隔离所述N型漂移区（105a/105b）上的所述漏极区103。
其中，所述硅局部氧化隔离区111通过多晶硅缓冲层而被形成。
优选的，所述多晶硅缓冲层包括掺杂多晶硅薄膜和氮化硅薄膜。
本发明实施例优选的所述栅极区101可以为多晶硅栅电极，所述栅极区101通过所述多晶硅缓冲层而被形成。
在横向双扩散金属氧化物半导体场效应管LDMOSFET的基本结构制作完成后，制作多晶硅缓冲层（Poly Buffer）：通过低压力化学气相沉积（Low Pressure Chemical VaporDeposition，LPCVD），形成掺杂多晶硅薄膜（Doped Polysilicon）；通过LPCVD，形成氮化硅薄膜（SiN膜）；刻蚀氮化硅薄膜（SiN膜）和掺杂多晶硅薄膜（Doped Polysilicon）后，热氧化介质层（例如，SiO2介质层）后形成多晶硅缓冲层。
接着，去胶热氧化后可以形成硅局部氧化隔离区（LOCOS）111，以缩短LOCOS的鸟嘴长度，同时可以形成多晶硅栅极（Poly Gate），工艺简单实用。
优选的，所述高压横向双扩散金属氧化物半导体场效应管LDMOSFET还可以包括N型埋层108和P型外延层109，其中，所述N型埋层108位于所述N型阱区106的下方，所述P型外延层109位于所述P型阱区（107a/107b）的下方。
本发明优选的所述P型阱区（107a/107b）可以包括第一P型阱区（例如，107a）、第二P型阱区（例如，107b），所述第一P型阱区107a和所述第二P型阱区107b分别位于所述N型阱区106的两侧并与所述N型阱区106连接，所述高压横向双扩散金属氧化物半导体场效应管LDMOSFET还可以包括所述第三P型阱区107c，位于所述N型阱区106的上方。
进一步优选的，所述P型体区104和所述N型漂移区（105a/105b）可以位于所述第三P型阱区107c的上方。
本发明优选的所述N型漂移区（105a/105b）可以包括第一N型漂移区（例如，105a）和第二N型漂移区（例如，105b），所述第一N型漂移区105a和所述第二N型漂移区105b分别位于所述P型体区104的两侧。
进一步优选的，所述漏极区103位于所述N型漂移区上方，所述源极区位于所述P型体区上方。
图2是本发明实施例提供的高压横向双扩散金属氧化物半导体场效应管的制作方法的流程示意图，该高压横向双扩散金属氧化物半导体场效应管的制作方法可以用于制作如图1所示的LDMOSFET，图3a-3g为图1所示的LDMOSFET各制作环节的结构示意图，结合图2、及图3a-3g，所述制作方法可以包括以下步骤：
步骤S110：在半导体衬底的选定区域中形成N型阱区和P型阱区。
在步骤S110之前，所述横向双扩散金属氧化物半导体场效应管的制作方法还可以包括：在所述半导体衬底上形成N型埋层和P型外延层，所述N型埋层位于所述N型阱区106的下方，所述P型外延层位于所述P型阱区（107a/107b）的下方。
以示例说明，请参考图3a，可以在半导体衬底100（例如，P-type Silicon 衬底substrate），氧化一层SiO2了；经过光刻， N-type离子注入（例如，通过锑或砷重掺杂离子注入），再经过去胶，退火等工艺，形成N型埋层108（N-type buried layer，NBL）；后外延生长一层P型外延层（例如，P-type Si）。
接着，在半导体衬底100氧化一层SiO2；经过HVNW光刻， N-type 离子注入，形成N型阱区106（例如，HVNW 区），去胶；再经过HVPW光刻，P-type离子注入，形成P型阱区（107a/107b）（例如，HVPW区），去胶；再进行高温推进，则可以形成如图3b所示的结构。
步骤S120：在半导体衬底的选定区域中形成浅槽隔离区、P型体区和N型漂移区。
承接上述示例，在图3b所示的结构上去除SiO2，然后再次氧化一层PAD SiO2，化学气相沉积（CVD）Si3N4，有源区（AA）光刻，在有源区（AA）光刻，再经过干法刻蚀Si3N4和SiO2，干法刻蚀Silicon，形成浅槽隔离区110（Shallow Trench Isolation，STI），去胶；再进行STI liner 氧化，高等离子体化学气相沉积（High Plasma CVD ，HDP）SiO2 介质层（dielectric），STI 高温退火，化学机械抛光制程（Chemical Mechanical Polishing ，CMP）SiO2 介质层，Si3N4湿法去除，湿法去除PAD SiO2层，则可以形成如图3c所示的结构。
接着，在图3c所示的结构上热氧化一层薄的SiO2, 光刻N型漂移区（105a/105b），例如NRF区；然后N-type离子注入NRF区，去胶；光刻P型体区104，例如P-Body区，P-type离子注入P-Body区，去胶；高温退火，形成NRF区和P-Body区。
步骤S130：在所述浅槽隔离区、所述P型体区和所述N型漂移区上方，形成多晶硅缓冲层。
步骤S130可以包括：通过化学汽相淀积，形成掺杂多晶硅薄膜；通过化学汽相淀积，形成氮化硅薄膜；以及刻蚀氮化硅薄膜和掺杂多晶硅薄膜，热氧化后形成多晶硅缓冲层。
承接上述示例，在图3d所示的结构上热氧化一层薄的SiO2，通过低压力化学气相沉积（Low Pressure Chemical Vapor Deposition，LPCVD）制作掺杂多晶硅（dopedpolysilicon）薄膜，再LPCVD 一层氮化硅薄膜(SiN)，光刻，干法刻蚀SiN，干法刻蚀部分doped polysilicon后，再干法刻蚀热氧化的SiO2介质层，形成如3e所示的结构。
步骤S140：基于所述多晶硅缓冲层，形成硅局部氧化隔离区。
其中，所述硅局部氧化隔离区，位于所述N型漂移区，用于隔离所述N型漂移区上的所述漏极区。
承接上述示例，在图3e所示的结构上去胶，热氧化形成硅局部氧化隔离（LocalOxidation of Silicon，LOCOS），然后湿法去除SiN，形成如图3f所示结构。
步骤S150：基于所述多晶硅缓冲层，在所述P型体区和所述N型漂移区的上方形成栅极区。
步骤S160：在所述N型漂移区上方形成漏极区，在所述P型体区上方形成源极区。
承接上述示例，在图3e所示的结构上，多晶硅栅(Polysilicon Gate)电极部分进行光刻，干法刻蚀多晶硅，形成栅极区（多晶硅栅电极）；分别进行源漏光刻，分别源漏重掺杂N-type和P-type离子注入，分别形成重掺杂的N+和P+区，退火，最后形成如3g所示的结构。
据此，本发明实施例通过制作多晶硅缓冲层（poly buffer），形成硅局部氧化隔离区（LOCOS），以缩短LOCOS的鸟嘴长度，同时可以形成多晶硅栅极（Poly Gate），工艺简单实用。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。
Claims (11)
1.一种高压横向双扩散金属氧化物半导体场效应管，包括半导体衬底、源极区、漏极区、栅极区、浅槽隔离区、P型体区、N型阱区、P型阱区和N型漂移区，其特征在于，所述高压横向双扩散金属氧化物半导体场效应管还包括：
硅局部氧化隔离区，位于所述N型漂移区，用于隔离所述N型漂移区上的所述漏极区，所述硅局部氧化隔离区通过多晶硅缓冲层而被形成。
2.根据权利要求1所述的高压横向双扩散金属氧化物半导体场效应管，其特征在于，所述栅极区为多晶硅栅电极，所述栅极区通过所述多晶硅缓冲层而被形成。
3.根据权利要求1或2所述的高压横向双扩散金属氧化物半导体场效应管，其特征在于，所述多晶硅缓冲层包括掺杂多晶硅薄膜和氮化硅薄膜。
4.根据权利要求1所述的高压横向双扩散金属氧化物半导体场效应管，其特征在于，所述高压横向双扩散金属氧化物半导体场效应管还包括N型埋层和P型外延层，
其中，所述N型埋层位于所述N型阱区的下方，所述P型外延层位于所述P型阱区的下方。
5.根据权利要求4所述的高压横向双扩散金属氧化物半导体场效应管，其特征在于，所述P型阱区包括第一P型阱区、第二P型阱区，所述第一P型阱区和所述第二P型阱区分别位于所述N型阱区的两侧并与所述N型阱区连接，
所述高压横向双扩散金属氧化物半导体场效应管还包括第三P型阱区，位于所述N型阱区的上方。
6.根据权利要求5所述的高压横向双扩散金属氧化物半导体场效应管，其特征在于，所述P型体区和所述N型漂移区位于所述第三P型阱区的上方。
7.根据权利要求6所述的高压横向双扩散金属氧化物半导体场效应管，其特征在于，所述N型漂移区包括第一N型漂移区和第二N型漂移区，所述第一N型漂移区和所述第二N型漂移区分别位于所述P型体区的两侧。
8.根据权利要求7所述的高压横向双扩散金属氧化物半导体场效应管，其特征在于，所述漏极区位于所述N型漂移区上方，所述源极区位于所述P型体区上方。
9.一种高压横向双扩散金属氧化物半导体场效应管的制作方法，其特征在于，所述高压横向双扩散金属氧化物半导体场效应管的制作方法包括：
在半导体衬底的选定区域中形成N型阱区和P型阱区；
在半导体衬底的选定区域中形成浅槽隔离区、P型体区和N型漂移区；
在所述浅槽隔离区、所述P型体区和所述N型漂移区上方，形成多晶硅缓冲层；
基于所述多晶硅缓冲层，形成硅局部氧化隔离区，所述硅局部氧化隔离区，位于所述N型漂移区，用于隔离所述N型漂移区上的漏极区；
基于所述多晶硅缓冲层，在所述P型体区和所述N型漂移区的上方形成栅极区；
在所述N型漂移区上方形成所述漏极区，在所述P型体区上方形成源极区。
10.根据权利要求9所述的高压横向双扩散金属氧化物半导体场效应管的制作方法，其特征在于，所述形成多晶硅缓冲层包括：
通过化学汽相淀积，形成掺杂多晶硅薄膜；
通过化学汽相淀积，形成氮化硅薄膜；以及
刻蚀氮化硅薄膜和掺杂多晶硅薄膜，热氧化后形成多晶硅缓冲层。
11.根据权利要求9所述的高压横向双扩散金属氧化物半导体场效应管的制作方法，其特征在于，在所述在半导体衬底的选定区域中形成N型阱区和P型阱区之前，所述高压横向双扩散金属氧化物半导体场效应管的制作方法还包括：
在所述半导体衬底上形成N型埋层和P型外延层，
其中，所述N型埋层位于所述N型阱区的下方，所述P型外延层位于所述P型阱区的下方。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210338138.7A CN114429983A (zh) | 2022-04-01 | 2022-04-01 | 高压横向双扩散金属氧化物半导体场效应管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210338138.7A CN114429983A (zh) | 2022-04-01 | 2022-04-01 | 高压横向双扩散金属氧化物半导体场效应管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114429983A true CN114429983A (zh) | 2022-05-03 |
Family
ID=81314464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210338138.7A Pending CN114429983A (zh) | 2022-04-01 | 2022-04-01 | 高压横向双扩散金属氧化物半导体场效应管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114429983A (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8729422D0 (en) * | 1986-12-17 | 1988-02-03 | Samsung Semiconductor Tele | Method of semiconductor device isolation by lateral separation |
| US5159428A (en) * | 1988-09-15 | 1992-10-27 | Texas Instruments Incorporated | Sidewall-sealed poly-buffered LOCOS isolation |
| US5192707A (en) * | 1991-07-31 | 1993-03-09 | Sgs-Thomson Microelectronics, Inc. | Method of forming isolated regions of oxide |
| US5260229A (en) * | 1991-08-30 | 1993-11-09 | Sgs-Thomson Microelectronics, Inc. | Method of forming isolated regions of oxide |
| US5294563A (en) * | 1991-04-30 | 1994-03-15 | Texas Instruments Incorporated | Sidewall-sealed and sandwiched poly-buffered locos isolation methods |
| US5318922A (en) * | 1992-02-12 | 1994-06-07 | Samsung Electronics Co., Ltd. | Method for manufacturing a semiconductor device |
| CN1152793A (zh) * | 1995-12-20 | 1997-06-25 | 台湾茂矽电子股份有限公司 | 注入氟的多晶硅缓冲局部氧化半导体器件的制造方法 |
| US5763317A (en) * | 1995-12-30 | 1998-06-09 | Hyundai Electronics Industries Co., Ltd. | Method for PBLOCOS isolation between semiconductor devices |
| US6096613A (en) * | 1998-06-26 | 2000-08-01 | Acer Semiconductor Manufacturing Inc. | Method for poly-buffered locos without pitting formation |
| CN101131956A (zh) * | 2006-08-23 | 2008-02-27 | 上海华虹Nec电子有限公司 | 局部硅氧化隔离制造工艺方法 |
| US20100127321A1 (en) * | 2008-11-24 | 2010-05-27 | Kwang Young Ko | Semiconductor and Manufacturing Method for the Same |
| CN102088030A (zh) * | 2009-12-04 | 2011-06-08 | 无锡华润上华半导体有限公司 | 横向双扩散金属氧化物半导体场效应管及其制造方法 |
| US20190363187A1 (en) * | 2018-05-25 | 2019-11-28 | Silergy Semiconductor Technology (Hangzhou) Ltd | Method for Manufacturing Laterally Diffused Metal Oxide Semiconductor Device and Semiconductor Device |
| CN114188402A (zh) * | 2022-02-14 | 2022-03-15 | 北京芯可鉴科技有限公司 | 一种ldmosfet、制备方法及芯片、电路 |
-
2022
- 2022-04-01 CN CN202210338138.7A patent/CN114429983A/zh active Pending
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8729422D0 (en) * | 1986-12-17 | 1988-02-03 | Samsung Semiconductor Tele | Method of semiconductor device isolation by lateral separation |
| US5159428A (en) * | 1988-09-15 | 1992-10-27 | Texas Instruments Incorporated | Sidewall-sealed poly-buffered LOCOS isolation |
| US5294563A (en) * | 1991-04-30 | 1994-03-15 | Texas Instruments Incorporated | Sidewall-sealed and sandwiched poly-buffered locos isolation methods |
| US5192707A (en) * | 1991-07-31 | 1993-03-09 | Sgs-Thomson Microelectronics, Inc. | Method of forming isolated regions of oxide |
| US5260229A (en) * | 1991-08-30 | 1993-11-09 | Sgs-Thomson Microelectronics, Inc. | Method of forming isolated regions of oxide |
| US5318922A (en) * | 1992-02-12 | 1994-06-07 | Samsung Electronics Co., Ltd. | Method for manufacturing a semiconductor device |
| CN1152793A (zh) * | 1995-12-20 | 1997-06-25 | 台湾茂矽电子股份有限公司 | 注入氟的多晶硅缓冲局部氧化半导体器件的制造方法 |
| US5763317A (en) * | 1995-12-30 | 1998-06-09 | Hyundai Electronics Industries Co., Ltd. | Method for PBLOCOS isolation between semiconductor devices |
| US6096613A (en) * | 1998-06-26 | 2000-08-01 | Acer Semiconductor Manufacturing Inc. | Method for poly-buffered locos without pitting formation |
| CN101131956A (zh) * | 2006-08-23 | 2008-02-27 | 上海华虹Nec电子有限公司 | 局部硅氧化隔离制造工艺方法 |
| US20100127321A1 (en) * | 2008-11-24 | 2010-05-27 | Kwang Young Ko | Semiconductor and Manufacturing Method for the Same |
| CN102088030A (zh) * | 2009-12-04 | 2011-06-08 | 无锡华润上华半导体有限公司 | 横向双扩散金属氧化物半导体场效应管及其制造方法 |
| US20190363187A1 (en) * | 2018-05-25 | 2019-11-28 | Silergy Semiconductor Technology (Hangzhou) Ltd | Method for Manufacturing Laterally Diffused Metal Oxide Semiconductor Device and Semiconductor Device |
| CN114188402A (zh) * | 2022-02-14 | 2022-03-15 | 北京芯可鉴科技有限公司 | 一种ldmosfet、制备方法及芯片、电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7701010B2 (en) | Method of fabricating transistor including buried insulating layer and transistor fabricated using the same | |
| US8106456B2 (en) | SOI transistors having an embedded extension region to improve extension resistance and channel strain characteristics | |
| US20080290411A1 (en) | Semiconductor device and method for fabricating the same | |
| US9224862B2 (en) | High voltage semiconductor device and method for fabricating the same | |
| US20060033155A1 (en) | Method of making and structure for LDMOS transistor | |
| CN102655150B (zh) | 半导体器件以及半导体器件的制造方法 | |
| US6333234B1 (en) | Method for making a HVMOS transistor | |
| US8502326B2 (en) | Gate dielectric formation for high-voltage MOS devices | |
| US20080203428A1 (en) | Mos transistors having recessed channel regions and methods of fabricating the same | |
| TWI455318B (zh) | 高壓半導體裝置及其製造方法 | |
| US7553713B2 (en) | Method of manufacturing semiconductor substrates and semiconductor devices | |
| CN114188402A (zh) | 一种ldmosfet、制备方法及芯片、电路 | |
| US20040016966A1 (en) | Bar-type field effect transistor and method for the production thereof | |
| US20090014815A1 (en) | High voltage device and method for fabricating the same | |
| JP2006210699A (ja) | 半導体装置 | |
| CN114335156A (zh) | 横向双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN113130646A (zh) | 一种半导体器件及其制作方法 | |
| CN102915971B (zh) | 一种半导体器件的制造方法 | |
| CN114429983A (zh) | 高压横向双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN114361243B (zh) | 全隔离横向双扩散金属氧化物半导体场效应管及制作方法 | |
| CN109427887B (zh) | 一种半导体器件的制造方法及半导体器件 | |
| JPH08330527A (ja) | 半導体基板の製造方法 | |
| US8928047B2 (en) | MOSFET with source side only stress | |
| CN109427584B (zh) | 一种半导体器件的制造方法及半导体器件 | |
| KR102456758B1 (ko) | 고전압 반도체 소자 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220503 |
|
| RJ01 | Rejection of invention patent application after publication |