CN114188402A - 一种ldmosfet、制备方法及芯片、电路 - Google Patents

一种ldmosfet、制备方法及芯片、电路 Download PDF

Info

Publication number
CN114188402A
CN114188402A CN202210132826.8A CN202210132826A CN114188402A CN 114188402 A CN114188402 A CN 114188402A CN 202210132826 A CN202210132826 A CN 202210132826A CN 114188402 A CN114188402 A CN 114188402A
Authority
CN
China
Prior art keywords
drift region
type
voltage
type drift
channel drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210132826.8A
Other languages
English (en)
Inventor
余山
赵东艳
王于波
陈燕宁
付振
刘芳
王凯
吴波
邓永峰
刘倩倩
郁文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Original Assignee
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Smartchip Microelectronics Technology Co Ltd, Beijing Core Kejian Technology Co Ltd filed Critical Beijing Smartchip Microelectronics Technology Co Ltd
Priority to CN202210132826.8A priority Critical patent/CN114188402A/zh
Publication of CN114188402A publication Critical patent/CN114188402A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明实施例提供一种LDMOSFET、制备方法及芯片、电路。所述LDMOSFET包括：衬底，所述衬底上设有埋层；所述埋层和衬底上方设有高压N型阱和第一高压P型阱；所述高压N型阱上方设有第二高压P型阱；所述第二高压P型阱上方依次设有第一P型漂移区、N型体区及第二P型漂移区；所述第一P型漂移区上设有第一沟道漏极，所述第一沟道漏极的深度小于所述第一P型漂移区的深度；所述第二P型漂移区上设有第二沟道漏极，所述第二沟道漏极的深度小于所述第二P型漂移区的深度；所述第一沟道漏极和第二沟道漏极均设有锗硅。所述LDMOSFET通过提高载流子的迁移率，大大提升了自身的驱动能力和驱动速度。

Description

一种LDMOSFET、制备方法及芯片、电路
技术领域
本发明涉及半导体领域，具体地涉及一种LDMOSFET、制备方法及芯片、电路。
背景技术
现有的LDMOSFET（横向扩散金属氧化物半导体场效应晶体管，横向扩散MOSFET），通常是使用硅作为衬底材料。由于硅衬底材料的载流子的迁移率不高的限制，所以其驱动能力和速度不是很理想。
发明内容
本发明实施例的目的是提供一种LDMOSFET、制备方法及芯片、电路。所述LDMOSFET通过提高载流子的迁移率，大大提升了自身的驱动能力和驱动速度。
为了实现上述目的，本发明实施例提供一种LDMOSFET，包括：衬底，所述衬底上设有埋层；所述埋层和衬底上方设有高压N型阱和第一高压P型阱；所述高压N型阱上方设有第二高压P型阱；所述第二高压P型阱上方依次设有第一P型漂移区、N型体区及第二P型漂移区；所述第一P型漂移区上设有第一沟道漏极，所述第一沟道漏极的深度小于所述第一P型漂移区的深度；所述第二P型漂移区上设有第二沟道漏极，所述第二沟道漏极的深度小于所述第二P型漂移区的深度；所述第一沟道漏极和第二沟道漏极均设有锗硅。
可选的，所述锗硅为P型锗硅；所述锗硅在所述第一P型漂移区和第二P型漂移区的形状为不规则六边形。
可选的，所述埋层的深度小于所述衬底的深度；所述第二高压P型阱的深度小于所述高压N型阱的深度；所述第一P型漂移区的深度、N型体区的深度及第二P型漂移区的深度均小于所述第二高压P型阱的深度。
可选的，所述衬底为P型衬底。
可选的，所述第一高压P型阱与所述衬底间设有外延层。
可选的，所述LDMOSFET还设有场氧结构，用于隔离。
另一方面，本发明提供一种LDMOSFET的制备方法，包括：形成衬底；所述衬底上方形成埋层；所述埋层和衬底上方形成高压N型阱和第一高压P型阱；所述高压N型阱上方形成第二高压P型阱；所述第二高压P型阱上方依次形成第一P型漂移区、N型体区及第二P型漂移区；所述第一P型漂移区上形成第一沟道漏极，所述第一沟道漏极的下部高于所述第一P型漂移区的下部；所述第二P型漂移区上形成第二沟道漏极，所述第二沟道漏极的下部高于所述第二P型漂移区的下部；所述第一沟道漏极和第二沟道漏极均形成锗硅。
可选的，所述第一P型漂移区和第二P型漂移区中的锗硅的形状为不规则六边形。
可选的，所述LDMOSFET上方氧化一层SiO2；刻蚀所述SiO2；刻蚀所述第一P型漂移区形成第一沟道漏极；刻蚀所述第二P型漂移区形成第二沟道漏极；外延锗硅至刻蚀后的第一沟道漏极和第二沟道漏极；CMP所述第一沟道漏极和第二沟道漏极表面多余的锗硅。
可选的，所述第一P型漂移区和第二P型漂移区的刻蚀方法为干法刻蚀和湿法刻蚀中的至少一种。
另一方面，本发明提供一种芯片，该芯片包括上述所述的LDMOSFET。
另一方面，本发明提供一种电路，该电路包括上述所述的LDMOSFET。
通过上述技术方案，本发明提供一种LDMOSFET，包括：衬底，所述衬底上设有埋层；所述埋层和衬底上方设有高压N型阱和第一高压P型阱；所述高压N型阱上方设有第二高压P型阱；所述第二高压P型阱上方依次设有第一P型漂移区、N型体区及第二P型漂移区；所述第一P型漂移区上设有第一沟道漏极，所述第一沟道漏极的深度小于所述第一P型漂移区的深度；所述第二P型漂移区上设有第二沟道漏极，所述第二沟道漏极的深度小于所述第二P型漂移区的深度；所述第一沟道漏极和第二沟道漏极均设有锗硅。本发明提出了在漂移区外延锗化硅（SiGe），利用锗的晶格常数比硅的大，对沟道区的硅产生挤压，形成压应变硅，改变沟道区硅的晶格常数，从而提高沟道区载流子迁移率，从而提高LDMOSFET的驱动力和速度。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：
图1-图3是一种LDMOSFET的制备方法的示意图。
附图标记说明
100-衬底；
101-埋层；
102-外延层；
103-第一高压P型阱；
104-高压N型阱；
105-第二高压P型阱；
106-第一P型漂移区；
107-第二P型漂移区；
108-N型体区；
109-SiO2；
110-光刻胶；
200-第一区SiGe；
201-第二区SiGe；
303-STI；
304-氧化物；
305-多晶硅。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
本发明提供一种LDMOSFET，如图3所示，所述LDMOSFET包括：衬底100，所述衬底100优选为P型衬底，所述衬底100上设有埋层101，所述埋层101的深度小于所述衬底100的深度，所述埋层101的宽度小于所述衬底100的宽度，其中，所述埋层101为一层电阻系数低的杂质，用于减少串联电阻；所述埋层101和衬底100上方设有高压N型阱104和第一高压P型阱103；所述第一高压P型阱103与所述衬底100间设有外延层102，在重掺杂的衬底上生长一层轻掺杂的外延层102，此设计在优化pn结的击穿电压的同时降低了集电极电阻，在适中的电流强度下提高了器件的速度。
所述高压N型阱104上方设有第二高压P型阱105，所述第二高压P型阱105的深度小于所述高压N型阱104的深度，所述第二高压P型阱105的宽度小于所述高压N型阱104的宽度；所述第二高压P型阱105上方依次设有第一P型漂移区106、N型体区108及第二P型漂移区107，所述第一P型漂移区106的深度、N型体区108的深度及第二P型漂移区107的深度均小于所述第二高压P型阱的深度。
所述N型体区108上设有沟道源极，所述沟道源极的深度小于所述第二高压P型阱区105的深度，优选的，所述沟道源极的深度与第二高压P型阱区105的深度的差值范围取决于LDMOSFET击穿电压，优选为1um~3um；所述第一P型漂移区106上设有第一沟道漏极，所述第一沟道漏极的深度小于所述第一P型漂移区106的深度；所述第二P型漂移区107上设有第二沟道漏极，所述第二沟道漏极的深度小于所述第二P型漂移区107的深度；第一高压P型阱区105与第一P型漂移区106、第二P型漂移区107的深度不同。优选的，所述第一沟道漏极的深度与所述第一P型阱区106的深度的差值范围、及所述第二沟道漏极的深度与所述第二P型阱区107的深度的差值范围均取决于LDMOSFET的击穿电压，优选为1um~3um。
所述沟道源极和沟道漏极均设有锗硅。按照一种优选的实施方式，所述锗硅在所述第一P型漂移区106和第二P型漂移区107的形状为不规则六边形。所述锗硅为P型锗硅，包括在沟道源极设有的第一区SiGe200和沟道漏极设有的第二区SiGe201，利用Si和Ge原子的晶格常数的不同（Si原子的晶格常数为0.543nm；Ge原子的晶格常数为0.567nm），源漏区加入Ge，在沟道区形成应变硅（strained silicon），从而提高迁移率，提高器件的速度。所述LDMOSFET还设有场氧结构303，用于隔离。
本发明还提出了一种LDMOSFET的制备方法，特征在于，包括：形成衬底；所述衬底100上方形成埋层101；所述埋层101和衬底100上方形成高压N型阱104和第一高压P型阱103；所述高压N型阱104上方形成第二高压P型阱105；所述第二高压P型阱105上方依次形成第一P型漂移区106、N型体区108及第二P型漂移区107；所述第一P型漂移区106上形成沟道源极，所述沟道源极的下部高于所述第一P型漂移区106的下部；所述第二P型漂移区107上形成沟道漏极，所述沟道漏极的下部高于所述第二P型漂移区107的下部；所述沟道源极和沟道漏极均形成锗硅。按照一种优选的实施方式，所述LDMOSFET上方氧化一层SiO2 109；刻蚀所述SiO2 109；刻蚀所述第一P型漂移区106形成沟道源极；刻蚀所述第二P型漂移区107形成沟道漏极；外延锗硅至刻蚀后的沟道源极和沟道漏极；CMP所述沟道源极和沟道漏极表面多余的锗硅。所述第一P型漂移区106和第二P型漂移区107的刻蚀方法为干法刻蚀和湿法刻蚀中的至少一种。
具体的，图1-图3是一种LDMOSFET的制备方法的示意图。如图1所示，先完成埋层101和外延层102，然后注入HVNW（高压N型阱104），及注入HVPW（第一高压P型阱103和第二高压P型阱105），高温退火，注入PRF（第一P型漂移区106和第二P型漂移区107），注入N-Body（N型体区108）后，氧化一层SiO2109，添加一层PR（光刻胶110），然后对其进行光刻，刻蚀SiO2，使其出现两个纵向切口，最后干法刻蚀所述第一P型漂移区106和第二P型漂移区107中的Si衬底，然后湿法刻蚀所述第一P型漂移区106和第二P型漂移区107中Si 衬底。
如图2所示，对图1所示LDMOSFET进行去胶操作，外延P型SiGe，湿法腐蚀SIO2，CMP表面多余的SiGe，形成如图2所示的两个不规则六边形的SiGe。
如图3所示，对图2所示LDMOSFET进行其他工艺的操作，包括STI 303（浅槽隔离），氧化物304、多晶硅305及N/PLDD离子的注入，然后制作侧墙，N+/P+源漏注入等。
上述所述LDMOSFET的制备方法与先进CMOS工艺兼容，工艺简单可行，有效的提升了器件的速度，实现了性能改善。
本发明提供的LDMOSFET包括：衬底100，所述衬底100上设有埋层101；所述埋层101和衬底100上方设有高压N型阱104和第一高压P型阱103；所述高压N型阱104上方设有第二高压P型阱105；所述第二高压P型阱105上方依次设有第一P型漂移区106、N型体区108及第二P型漂移区107；所述第一P型漂移区106上设有沟道源极，所述沟道源极的深度小于所述第一P型漂移区106的深度；所述第二P型漂移区107上设有沟道漏极，所述沟道漏极的深度小于所述第二P型漂移区107的深度；所述沟道源极和沟道漏极均设有锗硅。本发明提出了在漂移区外延锗化硅（SiGe），利用锗的晶格常数比硅的大，对沟道区的硅产生挤压，形成压应变硅，改变沟道区硅的晶格常数，从而提高沟道区载流子迁移率，从而提高LDMOSFET的驱动力和速度。
以上结合附图详细描述了本发明实施例的可选实施方式，但是，本发明实施例并不限于上述实施方式中的具体细节，在本发明实施例的技术构思范围内，可以对本发明实施例的技术方案进行多种简单变型，这些简单变型均属于本发明实施例的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施例对各种可能的组合方式不再另行说明。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (12)

1.一种LDMOSFET，其特征在于，包括：
衬底，所述衬底上设有埋层；
所述埋层和衬底上方设有高压N型阱和第一高压P型阱；
所述高压N型阱上方设有第二高压P型阱；
所述第二高压P型阱上方依次设有第一P型漂移区、N型体区及第二P型漂移区；
所述第一P型漂移区上设有第一沟道漏极，所述第一沟道漏极的深度小于所述第一P型漂移区的深度；
所述第二P型漂移区上设有第二沟道漏极，所述第二沟道漏极的深度小于所述第二P型漂移区的深度；
所述第一沟道漏极和第二沟道漏极均设有锗硅。
2.根据权利要求1所述的LDMOSFET，其特征在于，
所述锗硅为P型锗硅；
所述锗硅在所述第一P型漂移区和第二P型漂移区的形状为不规则六边形。
3.根据权利要求1所述的LDMOSFET，其特征在于，
所述埋层的深度小于所述衬底的深度；
所述第二高压P型阱的深度小于所述高压N型阱的深度；
所述第一P型漂移区的深度、N型体区的深度及第二P型漂移区的深度均小于所述第二高压P型阱的深度。
4.根据权利要求1所述的LDMOSFET，其特征在于，
所述衬底为P型衬底。
5.根据权利要求1所述的LDMOSFET，其特征在于，
所述第一高压P型阱与所述衬底间设有外延层。
6.根据权利要求1所述的LDMOSFET，其特征在于，
所述LDMOSFET还设有场氧结构，用于隔离。
7.一种LDMOSFET的制备方法，特征在于，包括：
形成衬底；
所述衬底上方形成埋层；
所述埋层和衬底上方形成高压N型阱和第一高压P型阱；
所述高压N型阱上方形成第二高压P型阱；
所述第二高压P型阱上方依次形成第一P型漂移区、N型体区及第二P型漂移区；
所述第一P型漂移区上形成第一沟道漏极，所述第一沟道漏极的下部高于所述第一P型漂移区的下部；
所述第二P型漂移区上形成第二沟道漏极，所述第二沟道漏极的下部高于所述第二P型漂移区的下部；
所述第一沟道漏极和第二沟道漏极均形成锗硅。
8.根据权利要求7所述的制备方法，其特征在于，
所述第一P型漂移区和第二P型漂移区中的锗硅的形状为不规则六边形。
9.根据权利要求7所述的制备方法，其特征在于，
所述LDMOSFET上方氧化一层SiO2；
刻蚀所述SiO2；
刻蚀所述第一P型漂移区形成第一沟道漏极；
刻蚀所述第二P型漂移区形成第二沟道漏极；
外延锗硅至刻蚀后的第一沟道漏极和第二沟道漏极；
CMP所述第一沟道漏极和第二沟道漏极表面多余的锗硅。
10.根据权利要求9所述的制备方法，其特征在于，
所述第一P型漂移区和第二P型漂移区的刻蚀方法为干法刻蚀和湿法刻蚀中的至少一种。
11.一种芯片，其特征在于，该芯片包括权利要求1-6中任一项所述的LDMOSFET。
12.一种电路，其特征在于，该电路包括权利要求1-6中任一项所述的LDMOSFET。
CN202210132826.8A 2022-02-14 2022-02-14 一种ldmosfet、制备方法及芯片、电路 Pending CN114188402A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210132826.8A CN114188402A (zh) 2022-02-14 2022-02-14 一种ldmosfet、制备方法及芯片、电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210132826.8A CN114188402A (zh) 2022-02-14 2022-02-14 一种ldmosfet、制备方法及芯片、电路

Publications (1)

Publication Number Publication Date
CN114188402A true CN114188402A (zh) 2022-03-15

Family

ID=80607024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210132826.8A Pending CN114188402A (zh) 2022-02-14 2022-02-14 一种ldmosfet、制备方法及芯片、电路

Country Status (1)

Country Link
CN (1) CN114188402A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114429983A (zh) * 2022-04-01 2022-05-03 北京芯可鉴科技有限公司 高压横向双扩散金属氧化物半导体场效应管及其制作方法
CN115148799A (zh) * 2022-08-30 2022-10-04 苏州华太电子技术股份有限公司 Rf ldmos器件及其制作方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060105528A1 (en) * 2004-11-17 2006-05-18 Young Kyun Cho High voltage mosfet having Si/SiGe heterojunction structure and method of manufacturing the same
US20060186507A1 (en) * 2005-02-24 2006-08-24 Ryo Kanda Semiconductor device
US20070096201A1 (en) * 2005-10-31 2007-05-03 Semiconductor Manufacturing International (Shanghai) Corporation Single mask scheme method and structure for integrating PMOS and NMOS transistors using strained silicon
CN102339860A (zh) * 2010-07-27 2012-02-01 中国科学院微电子研究所 半导体器件及其制造方法
CN102543990A (zh) * 2010-12-15 2012-07-04 联华电子股份有限公司 应变硅半导体结构
CN104465779A (zh) * 2014-12-24 2015-03-25 上海华虹宏力半导体制造有限公司 漏端隔离的高压ldmos的结构及制作方法
CN104617143A (zh) * 2015-01-05 2015-05-13 无锡友达电子有限公司 一种减小导通电阻的p型横向双扩散mos管
CN105097538A (zh) * 2014-05-13 2015-11-25 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US20160049464A1 (en) * 2014-08-14 2016-02-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US20160093729A1 (en) * 2014-09-29 2016-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor and method of manufacturing the same
US9905687B1 (en) * 2017-02-17 2018-02-27 Nxp Usa, Inc. Semiconductor device and method of making
US20210104630A1 (en) * 2019-10-02 2021-04-08 Key Foundry Co., Ltd. High voltage semiconductor device and manufacturing method of high voltage semiconductor device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060105528A1 (en) * 2004-11-17 2006-05-18 Young Kyun Cho High voltage mosfet having Si/SiGe heterojunction structure and method of manufacturing the same
US20060186507A1 (en) * 2005-02-24 2006-08-24 Ryo Kanda Semiconductor device
US20070096201A1 (en) * 2005-10-31 2007-05-03 Semiconductor Manufacturing International (Shanghai) Corporation Single mask scheme method and structure for integrating PMOS and NMOS transistors using strained silicon
CN102339860A (zh) * 2010-07-27 2012-02-01 中国科学院微电子研究所 半导体器件及其制造方法
CN102543990A (zh) * 2010-12-15 2012-07-04 联华电子股份有限公司 应变硅半导体结构
CN105097538A (zh) * 2014-05-13 2015-11-25 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US20160049464A1 (en) * 2014-08-14 2016-02-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US20160093729A1 (en) * 2014-09-29 2016-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor and method of manufacturing the same
CN104465779A (zh) * 2014-12-24 2015-03-25 上海华虹宏力半导体制造有限公司 漏端隔离的高压ldmos的结构及制作方法
CN104617143A (zh) * 2015-01-05 2015-05-13 无锡友达电子有限公司 一种减小导通电阻的p型横向双扩散mos管
US9905687B1 (en) * 2017-02-17 2018-02-27 Nxp Usa, Inc. Semiconductor device and method of making
US20210104630A1 (en) * 2019-10-02 2021-04-08 Key Foundry Co., Ltd. High voltage semiconductor device and manufacturing method of high voltage semiconductor device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
KWANG-SIK KO，ET AL: "Proposal of 130nm 60V rated Fully Isolated LDNMOS with Double Epi Process", 《2014 IEEE 26TH INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES & ICS (ISPSD)》 *
MINGZHE LI，ET AL: "New Strained Silicon On Insulator Lateral", 《IEEE ELECTRON DEVICE LETTERS》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114429983A (zh) * 2022-04-01 2022-05-03 北京芯可鉴科技有限公司 高压横向双扩散金属氧化物半导体场效应管及其制作方法
CN115148799A (zh) * 2022-08-30 2022-10-04 苏州华太电子技术股份有限公司 Rf ldmos器件及其制作方法
CN115148799B (zh) * 2022-08-30 2022-11-15 苏州华太电子技术股份有限公司 Rf ldmos器件及其制作方法

Similar Documents

Publication Publication Date Title
KR101217988B1 (ko) 적층 헤테로-도핑 림 및 점진적 드리프트 영역을 가진개선된 ｒｅｓｕｒｆ ｈｖｐｍｏｓ 장치
KR100401130B1 (ko) 수직형 채널을 가지는 초미세 ｍｏｓ 트랜지스터 제조방법
US9263549B2 (en) Fin-FET transistor with punchthrough barrier and leakage protection regions
US6730962B2 (en) Method of manufacturing and structure of semiconductor device with field oxide structure
US8298895B1 (en) Selective threshold voltage implants for long channel devices
US20080197410A1 (en) High voltage device with low on-resistance
US8841191B2 (en) Semiconductor device and method of manufacturing same
US7670914B2 (en) Methods for fabricating multiple finger transistors
US20100051946A1 (en) Poly-emitter type bipolar junction transistor, bipolar cmos dmos device, and manufacturing methods of poly-emitter type bipolar junction transistor and bipolar cmos dmos device
US9660020B2 (en) Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same
CN114188402A (zh) 一种ldmosfet、制备方法及芯片、电路
KR20040072738A (ko) 변형 반도체 기판과 쇼트키 또는 쇼트키 콘택트와 유사한콘택트를 형성하는 소스 및/또는 드레인을 갖는 전계 효과트랜지스터
US8828812B2 (en) Silicon-germanium heterojunction tunnel field effect transistor and preparation method thereof
US6696729B2 (en) Semiconductor device having diffusion regions with different junction depths
TWI455318B (zh) 高壓半導體裝置及其製造方法
CN109037047B (zh) 电子芯片中的半导体区域的制造
US20220384641A1 (en) Method for manufacturing semiconductor device, and semiconductor device
CN114335156A (zh) 横向双扩散金属氧化物半导体场效应管及其制作方法
KR101846991B1 (ko) 벌크 실리콘 기반의 실리콘 게르마늄 ｐ-채널 삼중 게이트 트랜지스터 및 그 제조방법
US9373639B2 (en) Thin channel-on-insulator MOSFET device with n+ epitaxy substrate and embedded stressor
KR101702668B1 (ko) 반도체 장치
CN114220847B (zh) 一种ldmosfet、制备方法及芯片和电路
CN114267724B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路
CN113990942B (zh) 圆形对称结构的ldmos器件及其制备方法
KR102456758B1 (ko) 고전압 반도체 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220315

RJ01 Rejection of invention patent application after publication