CN115148799B - Rf ldmos器件及其制作方法 - Google Patents
Rf ldmos器件及其制作方法 Download PDFInfo
- Publication number
- CN115148799B CN115148799B CN202211059488.6A CN202211059488A CN115148799B CN 115148799 B CN115148799 B CN 115148799B CN 202211059488 A CN202211059488 A CN 202211059488A CN 115148799 B CN115148799 B CN 115148799B
- Authority
- CN
- China
- Prior art keywords
- region
- drain
- germanium
- metal
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 109
- 239000002184 metal Substances 0.000 claims abstract description 109
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 67
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000005468 ion implantation Methods 0.000 claims description 39
- 210000000746 body region Anatomy 0.000 claims description 20
- 238000002955 isolation Methods 0.000 claims description 18
- 238000000137 annealing Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 15
- 230000003071 parasitic effect Effects 0.000 abstract description 10
- 230000005684 electric field Effects 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 238000009826 distribution Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000008358 core component Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Abstract
本发明公开了一种RF LDMOS器件及其制作方法。所述RF LDMOS器件包括衬底，位于衬底上的外延层，位于外延层上的源极结构、漏极结构和栅极，所述外延层内形成有沿第一方向间隔设置的源区和漏区，所述源极结构与源区、外延层电连接，所述漏极结构与漏区电连接，所述漏极结构包括沿第二方向依次设置的漏区锗硅接触区、第一金属锗硅化物区、第一接触孔区和第一金属区，所述漏区锗硅接触区与所述漏区电连接，且所述漏区锗硅接触区与第一金属锗硅化物区形成欧姆接触。本发明实施例中提供的一种RF LDMOS器件，能够在降低RF LDMOS的寄生输出电容的同时带来比较少的热过程。
Description
技术领域
本发明特别涉及一种RF LDMOS器件及其制作方法，属于半导体技术领域。
背景技术
大功率射频功放是5G通信系统中极其关键的核心部件，RF LDMOS（射频横向扩散金属氧化物半导体）由于其低成本，高可靠性，高增益，高线性的特点，被广泛使用在5G基站之中。
为了满足新的5G通信标准，RF LDMOS需要更多在回退的情况下工作。但是在信号回退的情况下不可避免的会造成效率的下降。为了提高效率，不可避免的需要降低导通角来提高效率，与此同时牺牲了射频功放的线性度。总体而言，提升RFLDMOS射频功放的性能主要是在做效率和线性度的平衡。
在器件端来看，功率损耗主要来自输出的损耗，而输出损耗又主要分串联损耗和并联损耗。串联损耗主要来自于导通电阻，导通电阻主要来自源端电阻，沟道电阻以及漏端电阻，其中漏端电阻占主要部分。并联损耗主要来自输出阻抗。输出阻抗主要来自源漏电的电容Cds。由此可以看出漏端的结构在射频功放工作过程中起了非常重要的作用。
传统的漏端接触技术会用一个高掺杂的n性离子注入来形成漏接触区域，这样做受到了光阻厚度以及光刻精度的限制，难以做小，因此漏级silicide面积也无法做小，造成性能不能进一步提升。除了传统技术之外，也有使用多晶硅漏级接触的工艺，但是由于多晶硅生长过程和退火会带来额外的热过程，从而影响到器件的各项性能。
发明内容
本发明的主要目的在于提供一种RF LDMOS器件及其制作方法，从而克服现有技术中的不足。
为实现前述发明目的，本发明采用的技术方案包括：
本发明实施例提供了一种RF LDMOS器件，包括：衬底，位于衬底上的外延层，位于外延层上的源极结构、漏极结构和栅极，所述外延层内形成有沿第一方向间隔设置的源区和漏区，所述源极结构与源区、外延层电连接，所述漏极结构与漏区电连接，
所述漏极结构包括沿第二方向依次设置的漏区锗硅接触区、第一金属锗硅化物区、第一接触孔区和第一金属区，所述漏区锗硅接触区与所述漏区电连接，且所述漏区锗硅接触区与第一金属锗硅化物区形成欧姆接触，其中，所述衬底和外延层为第一掺杂类型，所述源区、漏区和漏区锗硅接触区为第二掺杂类型，所述第一方向为源区指向漏区的方向，第二方向与第一方向呈角度设置。
本发明实施例还提供了所述的RF LDMOS器件的制作方法，包括：
在衬底上形成外延层；
在外延层内形成源区和漏区，
以及，制作源极结构、漏极结构和栅极，且使所述源极结构与所述源区、外延层电连接，使所述漏极结构与漏区电连接，其中，所述漏极结构包括沿器件纵向依次设置的漏区锗硅接触区、第一金属锗硅化物区、第一接触孔区和第一金属区，所述漏区锗硅接触区与所述漏区电连接，且所述漏区锗硅接触区与第一金属锗硅化物区形成欧姆接触。
与现有技术相比，本发明的优点包括：本发明实施例中提供的一种RF LDMOS器件，能够在降低RF LDMOS的寄生输出电容的同时带来比较少的热过程，由于在射频功率放大器高频应用中，寄生的输出电容会带来额外的损耗以及会带来输出信号的非线性，降低输出电容会大幅改善RF LDMOS器件的效率和线性等核心性能指标；以及，本发明实施例中提供的一种RF LDMOS器件，采用多晶锗硅结构的漏级结构，相比多晶硅需在620℃下制作形成以及需要在1000℃以上的温度下退火的热过程，锗硅只需要425℃温度下制作形成且无需退火，避免了热过程影响器件性能的问题。
附图说明
图1是本发明实施例提供的一种RF LDMOS器件的剖面结构示意图；
图2a是对比例1中提供的无漏极锗硅的RF LDMOS器件的电场分布图；
图2b是实施例1中提供的具有漏极锗硅的RF LDMOS器件的电场分布图。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本发明实施例提供了一种RF LDMOS器件，包括：衬底，位于衬底上的外延层，位于外延层上的源极结构、漏极结构和栅极，所述外延层内形成有沿第一方向间隔设置的源区和漏区，所述源极结构与源区、外延层电连接，所述漏极结构与漏区电连接，
所述漏极结构包括沿第二方向依次设置的漏区锗硅接触区、第一金属锗硅化物区、第一接触孔区和第一金属区，所述漏区锗硅接触区与所述漏区电连接，且所述漏区锗硅接触区与第一金属锗硅化物区形成欧姆接触，该漏极结构有效避免了电场在漏区周围集中，从而改变了器件第一方向和第二方向上的耗尽区的结构，进而降低了寄生输出电容。
在一典型的方案中，所述衬底和外延层为第一掺杂类型，所述源区、漏区和漏区锗硅接触区为第二掺杂类型，所述第一方向为源区指向漏区的方向，第二方向与第一方向呈角度设置。
在一典型的方案中，所述漏区内形成有第一漂移区和第二漂移区，所述第一漂移区沿第二方向设置在第二漂移区上方，所述第一漂移区内还形成有第一离子注入区，所述漏区锗硅接触区与所述第一离子注入区电连接，所述第一漂移区、第二漂移区、第一离子注入区为第二掺杂类型。
在一典型的方案中，在第一方向上，所述第一漂移区的长度大于第二漂移区的长度，以此可以进一步改变器件耗尽区的结构，从而进一步降低寄生输出电容，作为一种优选的方案，在第一方向上，所述第一漂移区的长度为2~3um，所述第二漂移区的长度为0.4~1um。
在一典型的方案中，所述漏区锗硅接触区的材质包括N型掺杂的多晶锗硅，所述第一金属锗硅化物区是由漏区锗硅接触区的部分多晶锗硅以及形成在该部分漏区锗硅接触区上的金属经退火后反应形成的。
在一典型的方案中，所述金属的材质包括但不限于钛、镍、钴中的任意一种或两种以上的组合，所述金属的厚度为10A-500A。
在一典型的方案中，所述退火的温度为500-1000℃。
在一典型的方案中，所述漏区锗硅接触区的沿第二方向上的厚度为200-800nm。
在一典型的方案中，所述外延层内还形成有体区，所述源区形成在所述体区内，所述栅极的部分沿第二方向对应设置在所述体区上方，所述体区内与栅极对应的区域还形成有沟道区，所述源区和漏区经所述沟道区连接，其中，所述体区为第一掺杂类型，所述沟道区为第二掺杂类型。
在一典型的方案中，所述栅极与外延层之间还设置有栅氧化层。
在一典型的方案中，所述源区内还形成有第二离子注入区和第二金属锗硅化物区，所述第二金属锗硅化物区沿第二方向设置在所述第二离子注入区上，且所述第二金属锗硅化物区与所述源极结构电连接，其中，所述第二离子注入区为第一掺杂类型。
在一典型的方案中，所述源极结构包括第二金属区、第二接触孔区和第三接触孔区，所述第二接触孔区分别与所述第二金属区、第二金属锗硅化物区电连接，所述第三接触孔区分别与所述第二金属区、外延层电连接。
在一典型的方案中，所述的RF LDMOS器件还包括第一场板和第二场板，
在第一方向上，所述第一场板跨过所述栅极，所述第一场板的一部分设置在所述栅极与源极结构之间且与源极结构电连接，所述第一场板的一部分设置在所述栅极与漏极结构之间，所述第二场板位于所述栅极靠近漏极结构的一侧且位于所述栅极与第一场板之间；
在第二方向上，所述第一场板位于所述栅极以及第二场板的上方。
在一典型的方案中，所述漏极结构还包括第四接触孔区，所述第四接触孔区分别与第二金属区、第一场板电连接。
在一典型的方案中，所述的RF LDMOS器件还包括隔离介质层，所述隔离介质层沿第二方向叠层设置在所述外延层上，所述第一金属区和第二金属区设置在所述隔离介质层上，所述栅极、第一场板和第二场板设置在所述隔离介质层内。
在一典型的方案中，所述第一掺杂类型为P型掺杂，第二掺杂类型为N型掺杂。
本发明实施例还提供了所述的RF LDMOS器件的制作方法，包括：
在衬底上形成外延层；
在外延层内形成源区和漏区，
以及，制作源极结构、漏极结构和栅极，且使所述源极结构与所述源区、外延层电连接，使所述漏极结构与漏区电连接，其中，所述漏极结构包括沿器件纵向依次设置的漏区锗硅接触区、第一金属锗硅化物区、第一接触孔区和第一金属区，所述漏区锗硅接触区与所述漏区电连接，且所述漏区锗硅接触区与第一金属锗硅化物区形成欧姆接触。
在一典型的方案中，所述的制作方法包括：
在所述漏区上沉积N型掺杂的多晶锗硅并形成漏区锗硅接触区；
在所述漏区锗硅接触区上沉积一层金属层，之后对所述金属层和漏区锗硅接触区进行退火处理，从而使所述金属层与部分多晶锗硅形成金属锗硅化物层，并以所述金属锗硅化物层作为第一金属锗硅化物区；
在所述第一金属锗硅化物区上依次形成第一接触孔区和第一金属区。
如下将结合附图以及具体实施案例对该技术方案、其实施过程及原理等作进一步的解释说明，需要说明的是，本发明实施例意在解释说明一种RF LDMOS器件的结构，所述RFLDMOS器件中各结构层或结构区可以通过本领域技术人员已知的方式制作形成，在此不对具体的加工工艺进行限定。
实施例1
请参阅图1，一种RF LDMOS器件，包括：衬底11，位于衬底11上的外延层12，位于外延层12上的源极结构、漏极结构、栅极51以及与栅极51配合的场板结构，所述外延层12内形成有沿第一方向间隔设置的源区23和漏区30，所述源极结构与源区23、外延层12电连接，所述漏极结构与漏区30电连接，
所述漏极结构包括沿第二方向依次设置的漏区锗硅接触区52、第一金属锗硅化物区62、第一接触孔区74和第一金属区81，所述漏区锗硅接触区52与所述漏区30电连接，且所述漏区锗硅接触区52与第一金属锗硅化物区62形成欧姆接触，通过第一接触孔区74、第一金属区81、漏区锗硅接触区52以及第一金属锗硅化物区62形成低阻、低寄生电容、低寄生电感的漏级结构，该漏极结构有效避免了电场在漏区周围集中，从而改变了器件第一方向和第二方向上的耗尽区的结构，进而降低了寄生输出电容。
在本实施例中，所述衬底11和外延层12为第一掺杂类型，所述源区23、漏区30、漏区锗硅接触区52为第二掺杂类型，所述第一方向为源区23指向漏区30的方向，第二方向与第一方向呈角度设置，示例性的，所述第一方向可以是器件的横向方向，所述第二方向可以是器件的纵向方向，所述第一掺杂类型为P型掺杂，第二掺杂类型为N型掺杂。
在本实施例中，所述漏区30内形成有第一漂移区31和第二漂移区32，所述第一漂移区31沿第二方向设置在第二漂移区32上方，所述第一漂移区31内还形成有第一离子注入区22，所述漏区锗硅接触区52与所述第一离子注入区22电连接，所述第一漂移区31、第二漂移区32、第一离子注入区22为第二掺杂类型，即所述第一离子注入区22为高浓度N型离子注入区，并且，在第一方向上，所述第一漂移区31的长度大于第二漂移区32的长度。
在本实施例中，所述第一漂移区31的顶部表面与第一离子注入区22、外延层12的顶部表面齐平，所述第一离子注入区22的底部表面和第一漂移区31的底部表面齐平且与所述第二漂移区32电连接。
在本实施例中，所述漏区锗硅接触区52的材质包括N型掺杂的多晶锗硅，所述第一金属锗硅化物区62是由漏区锗硅接触区52的部分多晶锗硅以及形成在该部分漏区锗硅接触区52上的金属经退火后形成的，所述金属的材质包括但不限于钛、镍、钴中的任意一种或两种以上的组合，所述金属的厚度为10A-500A，所述退火的温度为500-1000℃，示例性的，所述漏区锗硅接触区52的沿第二方向上的厚度为200-800nm。
在本实施例中，所述外延层12内还形成有体区33，所述源区23形成在所述体区33内，所述栅极51的部分沿第二方向对应设置在所述体区33上方，所述体区33内与栅极51对应的区域还形成有沟道区，所述源区23和漏区30经所述沟道区连接，其中，所述体区33为第一掺杂类型，所述沟道区为第二掺杂类型。
在本实施例中，所述栅极51与外延层12之间还设置有栅氧化层，所述栅氧化层包括依次叠层设置在外延层12上的第一栅氧化层41和第二栅氧化层42，所述第二栅氧化层42的厚度大于第一栅氧化层41的厚度，所述第一栅氧化层41和第二栅氧化层42的材质均可以是氧化硅等。
在本实施例中，所述源区23内还形成有第二离子注入区24和第二金属锗硅化物区61，所述第二金属锗硅化物区61沿第二方向设置在所述第二离子注入区24上，且所述第二金属锗硅化物区61与所述源极结构电连接，其中，所述体区33的顶部表面与第二金属锗硅化物区61、外延层12的顶部表面齐平，所述第二离子注入区24为第一掺杂类型，即所述第二离子注入区24为P型离子注入区。
在本实施例中，所述源极结构包括第二金属区82、第二接触孔区71、第三接触孔区72和第四接触孔区73，所述第二接触孔区71分别与所述第二金属区82、第二金属锗硅化物区61电连接，所述第三接触孔区72分别与所述第二金属区82、外延层12电连接，所述第四接触孔区73分别与第二金属区82、场板结构电连接。
在本实施例中，所述场板结构包括第一场板76和第二场板77，在第一方向上，所述第一场板76跨过所述栅极51，所述第一场板76的一部分设置在所述栅极51与源极结构之间且与源极结构电连接，所述第一场板76的一部分设置在所述栅极51与漏极结构之间，所述第二场板77位于所述栅极51靠近漏极结构的一侧且位于所述栅极51与第一场板76之间；在第二方向上，所述第一场板76位于所述栅极以及第二场板77的上方，所述第四接触孔区73与第一场板76电连接。
在本实施例中，所述的RF LDMOS器件还包括隔离介质层43，所述隔离介质层43沿第二方向叠层设置在所述外延层12上，所述第一金属区81和第二金属区82设置在所述隔离介质层43上，所述栅极51、第一场板76和第二场板77设置在所述隔离介质层43内，所述第一接触孔74、第二接触孔区71、第三接触孔区72和第四接触孔区73为沿器件的纵向设置的导电结构。
一种RF LDMOS器件的制作方法，可以包括如下步骤：
1）提供导电的衬底11，衬底11可以是重掺杂也可以轻掺杂的衬底，示例性的，所述衬底11可以是单晶衬底，其材质可以是硅等；
2）在衬底11上沉积形成外延层12，外延层12的浓度需要重掺杂，所述外延层12沿第二方向叠层设置在衬底11上；示例性的，所述外延层12可以是硅外延层等；
3）采用离子注入等工艺在所述外延层12内形成体区33、漏区30，在漏区30内形成第一漂移区31、第二漂移区32，在第一漂移区31内形成第一离子注入区22，且使所述第一离子注入区22与所述第一漂移区31、第二漂移区32电连接；
在所述体区33内形成源区23，在所述源区23内形成第二离子注入区24和第二金属锗硅化物区61，所述第二离子注入区24与所述第二金属锗硅化物区61电连接；或者，直接采用离子注入等工艺在所述体区33内形成源区23、第二离子注入区24和第二金属锗硅化物区61；
其中，所述第一离子注入区22为N型离子注入区，所述第二离子注入区24为P型离子注入区；
4）在所述外延层12上依次制作第一栅氧化层41、第二栅氧化层42，且使所述第二栅氧化层42的厚度大于第一栅氧化层41的厚度，从而形成栅氧化层，之后在所述栅氧化层上制作形成栅极51，在栅极51上制作形成多晶金属硅化物63，并加工出所需的图形结构，所述栅极51和体区33在外延层12内定义出沟道区，所述源区和漏区经所述沟道区电连接；
5）制作与栅极51配合的第一场板76和第二场板77，其中，所述第二场板77位于所述栅极51靠近漏区30的一侧，所述第一场板76自栅极51靠近源区23的一侧沿第一方向跨过栅极51并延伸至栅极51靠近漏区30的一侧，所述第二场板77还位于所述第一场板76和栅极51之间；所述第一场板和第二场板均可以是金属场板；
6）在漏区30上沉积一层氧化层44，对氧化层44与第一离子注入区22对应的区域进行光刻和刻蚀，以形成暴露第一离子注入区22的漏区孔，于400-500℃条件下在所述漏区孔内沉积一层N型掺杂的多晶锗硅层，所述多晶锗硅层的厚度为200-800nm，并将所述多晶锗硅层刻蚀加工形成漏区锗硅接触区52，示例性的，所述氧化层可以是氧化硅等；
在所述漏区锗硅接触区52上沉积一层金属，所述金属包括但不限于钛、镍、钴中的任意一种或两种以上的组合，所述金属的厚度为10A-500A，并对所述金属和漏区锗硅接触区52进行退火，以使所述金属和与所述金属接触的部分漏区锗硅接触区52形成第一金属锗硅化物区62，所述第一金属锗硅化物区62与所述漏区锗硅接触区52形成欧姆接触，所述退火的温度为500-1000℃；
7）在所述外延层22上制作形成隔离介质层43，所述隔离介质层43沿第二方向叠层设置在外延层12上，示例性的，所述隔离介质层43的材质可以是氧化硅层等；
8）在所述隔离介质层43内加工形成第一接触孔区74、第二接触孔区71、第三接触孔区72、第四接触孔区73，所述第一接触孔区74与第一金属锗硅化物区62电连接；所述第二接触孔区71、第三接触孔区72、第四接触孔区73分别与外延层12、第二金属锗硅化物区61、第一场板76电连接；示例性的，所述第一接触孔区74、第二接触孔区71、第三接触孔区72、第四接触孔区73均为金属孔，例如钨孔；需要说明的是，以第一接触孔区74为例，所述第一接触孔区74包括沿第二方向延伸设置在隔离介质层内的通孔以及填充在通孔的导电填充层；
9）在隔离介质层43上制作第一金属区81和第二金属区82，所述第一金属区81与第一接触孔区74电连接，所述第二金属区82与第二接触孔区71、第三接触孔区72、第四接触孔区73电连接。
需要说明的是，本发明实施例中提供的一种RF LDMOS器件中未作限定的结构区或结构层的尺寸不做特别的说明，本领域技术人员可以根据具体需求进行调整和选择。
实施例2
实施例2中的一种RF LDMOS器件的结构和制作方法与实施例1中基本相同，在此不再对其相同部分进行赘述，两者的区别主要在于：实施例2中的第一金属锗硅化物区62是采用外延生生长或转移的方式形成在漏区锗硅接触区52上。
对比例1
对比例1中的一种RF LDMOS器件的结构和制作方法与实施例1中基本相同，在此不再对其相同部分进行赘述，两者的区别主要在于：对比例1中的漏极结构略去了第一金属锗硅化物区62，第一接触孔区74直接与漏区锗硅接触区52形成肖特基接触。
分别对实施例1和对比例1中获得的RF LDMOS器件的电场分布以及输出电容进行测试，RF LDMOS器件的电场分布如图2a、图2b所示，其中，图2a示出了与对比例1对应的无漏极锗硅的RF LDMOS器件的电场分布，图2b示出了与实施例1对应的具有漏极锗硅的RFLDMOS器件的电场分布，RF LDMOS器件的输出电容如表1所示。
表1 实施例1、对比例1的RF LDMOS器件的输出电容
| RFLDMOS器件 | Cdss0（漏极电压为0V时输出的漏源电容）/F | Cdss5（漏极电压为5V时输出的漏源电容）/F | Cdss28（漏极电压为28V时输出的漏源电容）/F | Cdsub28（漏极电压为28V时输出的漏极-衬底电容）/F |
| 对比例1 | 0.9475 | 0.5147 | 0.1632 | 0.0588 |
| 实施例1 | 0.9285 | 0.5061 | 0.1538 | 0.0531 |
本发明实施例中提供的一种RF LDMOS器件，能够降低RF LDMOS的寄生输出电容同时带来比较少的热过程，由于在射频功率放大器高频应用中，寄生的输出电容会带来额外的损耗以及会带来输出信号的非线性，降低输出电容会大幅改善RF LDMOS器件的效率和线性等核心性能指标。
本发明实施例中提供的一种RF LDMOS器件，采用多晶锗硅结构的漏级结构，相比多晶硅需在620℃下制作形成以及需要在1000℃以上的温度下退火的热过程，锗硅只需要425℃温度下制作形成且无需退火，避免了热过程增加寄生电容影响RF LDMOS器件的效率和线性等核心性能指标。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (18)
1.一种RF LDMOS器件，包括：衬底（11），位于衬底（11）上的外延层（12），位于外延层（12）上的源极结构、漏极结构和栅极（51），所述外延层（12）内形成有沿第一方向间隔设置的源区（23）和漏区（30），所述源极结构与源区（23）、外延层（12）电连接，所述漏极结构与漏区（30）电连接，其特征在于：
所述漏极结构包括沿第二方向依次设置的漏区锗硅接触区（52）、第一金属锗硅化物区（62）、第一接触孔区（74）和第一金属区（81），所述漏区锗硅接触区（52）与所述漏区（30）电连接，且所述漏区锗硅接触区（52）与第一金属锗硅化物区（62）形成欧姆接触；
其中，所述衬底（11）和外延层（12）为第一掺杂类型，所述源区（23）、漏区（30）、漏区锗硅接触区（52）为第二掺杂类型，所述第一方向为源区（23）指向漏区（30）的方向，第二方向与第一方向呈角度设置。
2.根据权利要求1所述的RF LDMOS器件，其特征在于：所述漏区（30）内形成有第一漂移区（31）和第二漂移区（32），所述第一漂移区（31）沿第二方向设置在第二漂移区（32）上方，所述第一漂移区（31）内还形成有第一离子注入区（22），所述第一离子注入区（22）还与所述第二漂移区（32）电连接，
所述漏区锗硅接触区（52）与所述第一离子注入区（22）电连接，所述第一漂移区（31）、第二漂移区（32）、第一离子注入区（22）为第二掺杂类型。
3.根据权利要求2所述的RF LDMOS器件，其特征在于：所述第一掺杂类型为P型掺杂，第二掺杂类型为N型掺杂。
4.根据权利要求2所述的RF LDMOS器件，其特征在于：在第一方向上，所述第一漂移区（31）的长度大于第二漂移区（32）的长度。
5.根据权利要求4所述的RF LDMOS器件，其特征在于：在第一方向上，所述第一漂移区（31）的长度为2~3um，所述第二漂移区（32）的长度为0.4~1um。
6.根据权利要求1或2所述的RF LDMOS器件，其特征在于：所述漏区锗硅接触区（52）的材质包括N型掺杂的多晶锗硅，所述第一金属锗硅化物区（62）是由漏区锗硅接触区（52）的部分多晶锗硅以及形成在部分漏区锗硅接触区（52）上的金属经退火后反应形成的。
7.根据权利要求6所述的RF LDMOS器件，其特征在于：所述金属的材质包括钛、镍、钴中的任意一种或两种以上的组合，所述金属的厚度为10A-500A。
8.根据权利要求6所述的RF LDMOS器件，其特征在于：所述退火的温度为500-1000℃。
9.根据权利要求6所述的RF LDMOS器件，其特征在于：所述漏区锗硅接触区（52）的沿第二方向上的厚度为200-800nm。
10.根据权利要求1所述的RF LDMOS器件，其特征在于：所述外延层（12）内还形成有体区（33），所述源区（23）形成在所述体区（33）内，所述栅极（51）的部分沿第二方向对应设置在所述体区（33）上方，所述体区（33）内与栅极（51）对应的区域还形成有沟道区，所述源区（23）和漏区（30）经所述沟道区连接，其中，所述体区（33）为第一掺杂类型，所述沟道区为第二掺杂类型。
11.根据权利要求1所述的RF LDMOS器件，其特征在于：所述栅极（51）与外延层（12）之间还设置有栅氧化层。
12.根据权利要求1或10所述的RF LDMOS器件，其特征在于：所述源区（23）内还形成有第二离子注入区（24）和第二金属锗硅化物区（61），所述第二金属锗硅化物区（61）沿第二方向设置在所述第二离子注入区（24）上，且所述第二金属锗硅化物区（61）与所述源极结构电连接，其中，所述第二离子注入区（24）为第一掺杂类型。
13.根据权利要求12所述的RF LDMOS器件，其特征在于：所述源极结构包括第二金属区（82）、第二接触孔区（71）和第三接触孔区（72），所述第二接触孔区（71）分别与所述第二金属区（82）、第二金属锗硅化物区（61）电连接，所述第三接触孔区（72）分别与所述第二金属区（82）、外延层（12）电连接。
14.根据权利要求13所述的RF LDMOS器件，其特征在于，还包括第一场板（76）和第二场板（77），
在第一方向上，所述第一场板（76）跨过所述栅极（51），所述第一场板（76）的一部分设置在所述栅极（51）与源极结构之间且与源极结构电连接，所述第一场板（76）的一部分设置在所述栅极（51）与漏极结构之间，所述第二场板（77）位于所述栅极（51）靠近漏极结构的一侧且位于所述栅极（51）与第一场板（76）之间；
在第二方向上，所述第一场板（76）位于所述栅极以及第二场板（77）的上方。
15.根据权利要求14所述的RF LDMOS器件，其特征在于：所述漏极结构还包括第四接触孔区（73），所述第四接触孔区（73）分别与第二金属区（82）、第一场板（76）电连接。
16.根据权利要求14所述的RF LDMOS器件，其特征在于，还包括隔离介质层（43），所述隔离介质层（43）沿第二方向叠层设置在所述外延层（12）上，所述第一金属区（81）和第二金属区（82）设置在所述隔离介质层（43）上，所述栅极（51）、第一场板（76）和第二场板（77）设置在所述隔离介质层（43）内。
17.如权利要求1-16中任一项所述的RF LDMOS器件的制作方法，其特征在于包括：
在衬底（11）上形成外延层（12）；
在外延层（12）内形成源区（23）和漏区（30），
以及，制作源极结构、漏极结构和栅极，且使所述源极结构与所述源区（23）、外延层（12）电连接，使所述漏极结构与漏区（30）电连接，其中，所述漏极结构包括沿第二方向依次设置的漏区锗硅接触区（52）、第一金属锗硅化物区（62）、第一接触孔区（74）和第一金属区（81），所述漏区锗硅接触区（52）与所述漏区（30）电连接，且所述漏区锗硅接触区（52）与第一金属锗硅化物区（62）形成欧姆接触。
18.根据权利要求17所述的制作方法，其特征在于，包括：
在所述漏区（30）上沉积N型掺杂的多晶锗硅并形成漏区锗硅接触区（52）；
在所述漏区锗硅接触区（52）上沉积一层金属层，之后对所述金属层和漏区锗硅接触区（52）进行退火处理，从而使所述金属层与部分多晶锗硅形成金属锗硅化物层，并以所述金属锗硅化物层作为第一金属锗硅化物区（62）；
在所述第一金属锗硅化物区（62）上依次形成第一接触孔区（74）和第一金属区（81）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211059488.6A CN115148799B (zh) | 2022-08-30 | 2022-08-30 | Rf ldmos器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211059488.6A CN115148799B (zh) | 2022-08-30 | 2022-08-30 | Rf ldmos器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115148799A CN115148799A (zh) | 2022-10-04 |
| CN115148799B true CN115148799B (zh) | 2022-11-15 |
Family
ID=83415171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211059488.6A Active CN115148799B (zh) | 2022-08-30 | 2022-08-30 | Rf ldmos器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115148799B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116364553A (zh) * | 2023-06-02 | 2023-06-30 | 华南理工大学 | 半导体器件的制造方法及半导体器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103730417A (zh) * | 2012-10-10 | 2014-04-16 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN114188402A (zh) * | 2022-02-14 | 2022-03-15 | 北京芯可鉴科技有限公司 | 一种ldmosfet、制备方法及芯片、电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8048765B2 (en) * | 2009-08-28 | 2011-11-01 | Broadcom Corporation | Method for fabricating a MOS transistor with source/well heterojunction and related structure |
| US8901537B2 (en) * | 2010-12-21 | 2014-12-02 | Intel Corporation | Transistors with high concentration of boron doped germanium |
-
2022
- 2022-08-30 CN CN202211059488.6A patent/CN115148799B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103730417A (zh) * | 2012-10-10 | 2014-04-16 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN114188402A (zh) * | 2022-02-14 | 2022-03-15 | 北京芯可鉴科技有限公司 | 一种ldmosfet、制备方法及芯片、电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115148799A (zh) | 2022-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2445010B1 (en) | Asymetric layout structures for transistors and methods of fabricating the same | |
| US6870222B2 (en) | Device structure of RF LDMOS with trench type sinker | |
| EP1894250B1 (en) | Semiconductor devices having varying electrode widths to provide non-uniform gate pitches and related methods | |
| CN114744023A (zh) | 一种U型栅沟槽型SiC MOSFET的制造方法 | |
| CN115148799B (zh) | Rf ldmos器件及其制作方法 | |
| US20110316050A1 (en) | Semiconductor device having a heterojunction biopolar transistor and a field effect transistor | |
| US9178054B2 (en) | Planar vertical DMOS transistor with reduced gate charge | |
| US9184278B2 (en) | Planar vertical DMOS transistor with a conductive spacer structure as gate | |
| WO2019208034A1 (ja) | スイッチングトランジスタ及び半導体モジュール | |
| JP2001244476A (ja) | 高周波数の線形用途及びスイッチング用途のためのｍｏｓｆｅｔ | |
| CN111384171A (zh) | 高沟道迁移率垂直型umosfet器件及其制备方法 | |
| CN102290434B (zh) | 带栅下缓冲层结构的金属半导体场效应晶体管及制作方法 | |
| CN108364935A (zh) | 具有阵列式静电防护结构的ldmos器件 | |
| CN114551595B (zh) | 应用于射频放大的沟道掺杂调制rfldmos器件及制法 | |
| CN102339868B (zh) | 带反型隔离层结构的金属半导体场效应晶体管及制作方法 | |
| CN114122131A (zh) | 应用于射频放大的rfldmos器件及其制作方法 | |
| US7737476B2 (en) | Metal-semiconductor field effect transistors (MESFETs) having self-aligned structures | |
| CN217485451U (zh) | 一种U型栅沟槽型SiC MOSFET | |
| CN115084235B (zh) | Ldmos器件、制备方法及芯片 | |
| US20230187385A1 (en) | Rfldmos device and manufacturing method thereof | |
| CN212625593U (zh) | 应用于射频放大的rfldmos器件 | |
| CN115000016B (zh) | 一种提高电流能力的碳化硅mosfet的制造方法 | |
| CN115528110A (zh) | 具有可调电压的场板的ldmos器件 | |
| US20220416093A1 (en) | Semiconductor device with embedded schottky diode and manufacturing method thereof | |
| JPH0697447A (ja) | 絶縁ゲート半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |