CN114551595B - 应用于射频放大的沟道掺杂调制rfldmos器件及制法 - Google Patents
应用于射频放大的沟道掺杂调制rfldmos器件及制法 Download PDFInfo
- Publication number
- CN114551595B CN114551595B CN202011316287.0A CN202011316287A CN114551595B CN 114551595 B CN114551595 B CN 114551595B CN 202011316287 A CN202011316287 A CN 202011316287A CN 114551595 B CN114551595 B CN 114551595B
- Authority
- CN
- China
- Prior art keywords
- channel
- region
- radio frequency
- type
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003321 amplification Effects 0.000 title claims abstract description 44
- 238000003199 nucleic acid amplification method Methods 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000005468 ion implantation Methods 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 24
- 238000009792 diffusion process Methods 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000002513 implantation Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 238000002347 injection Methods 0.000 abstract description 16
- 239000007924 injection Substances 0.000 abstract description 16
- 230000000694 effects Effects 0.000 abstract description 7
- 108091006146 Channels Proteins 0.000 description 170
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种应用于射频放大的沟道掺杂调制RFLDMOS器件及制法。RFLDMOS器件包括衬底和外延层，所述外延层内分布有多层沟道区、漂移区和深阱区，所述漂移区内形成有漏区，所述深阱区内形成有源区，所述多层沟道区包括多个沟道，至少一个沟道与所述源区电连接，至少一个沟道与所述漂移区电连接；以及，源极、栅极和漏极，所述栅极对应设置在所述多层沟道区的上方，所述源极与所述源区电连接，所述漏极与所述漏区电连接，所述源极还经导电通道与所述衬底连接。本发明提供的RFLDMOS器件，将沟道通道从器件表面转移至器件体内形成埋沟，沟道通道的有效电子迁移率提升了30％以上，同时降低了栅极电压，有效抑制了沟道通道的热载流子注入效应。
Description
技术领域
本发明涉及一种RFLDMOS器件，特别涉及一种应用于射频放大的沟道掺杂调制RFLDMOS器件及制法，属于半导体技术领域。
背景技术
RF LDMOS是为射频功率放大器而设计的N型MOSFET器件，具有横向沟道结构，漏极、源极和栅极都在芯片表面，源极一般由体内高杂质浓度通道与衬底底部相连接并接地，在沟道与漏极之间有一个低浓度的N型漂移区，LDMOS采用双扩散技术，在同一光刻窗口相继进行硼磷两次扩散，由两次杂质扩散横向结深之差可精确地决定沟道长度。
图1为发明人提供的一种RFLDMOS器件结构，其中，11为P型重掺杂衬底，12为P型外延层，21为N型漂移区，22为N型重掺杂源区，23为N型重掺杂漏区，25为P型深阱区，31为栅氧化层，32为多晶硅栅极，33为用于连接源区和源区金属电极的金属硅化物，34为栅极侧壁，35为场板，41为连接源极和衬底的导电通道(例如钨塞通孔等)，42为第一接触孔金属，43为第二接触孔金属，51为绝缘介质层，61为源极，62为漏极。
如图1所示的一种RFLDMOS器件结构采用P型沟道，通过向栅极施加正电压而使沟道表面反型形成导电沟道，靠近栅氧化层的表面沟道是强反型的，在沟道中具有最高的电流密度；然而，由于电流集中在沟道表面，会带来如下几个方面的缺点：一是由于表面散射效应的存在，会使沟道迁移率下降，导致沟道饱和电流降低，同时表面散射会引起较大的噪声，影响器件线性度；二是强的表面电流密度会引起沟道热载流子注入(HCI)；三是强的表面反型会导致器件开启时Cgd较大，影响器件射频性能。
发明内容
本发明的主要目的在于提供一种应用于射频放大的沟道掺杂调制RFLDMOS器件及制法，以克服现有技术中的不足。
为实现前述发明目的，本发明采用的技术方案包括：
本发明实施例提供了一种应用于射频放大的沟道掺杂调制RFLDMOS器件，其包括沿器件纵向依次叠层设置的衬底和外延层，所述外延层内分布有多层沟道区、漂移区和深阱区，所述漂移区内形成有漏区，所述深阱区内形成有源区，所述多层沟道区包括沿器件横向依次设置的多个沟道，所述多个沟道中的至少一个沟道与所述源区电连接，至少一个沟道与所述漂移区电连接；以及，
源极、栅极和漏极，所述栅极对应设置在所述多层沟道区的上方，所述源极与所述源区电连接，所述漏极与所述漏区电连接，并且，所述源极还经导电通道与所述衬底连接；
其中，所述衬底、外延层和深阱区均为第一掺杂类型，所述漂移区、多层沟道区、源区、漏区均为第二掺杂类型。
本发明实施例还提供了所述应用于射频放大的RFLDMOS器件的制作方法，其包括：
提供衬底，并在所述衬底上形成外延层；
通过离子注入和热扩散工艺在所述外延层内加工形成漂移区和深阱区，通过离子注入和热扩散工艺在所述外延层内加工形成包含多个沟道的多层沟道区，所述多个沟道沿器件横向依次设置，且使至少一个沟道与所述漂移区电连接；
通过离子注入和热扩散工艺在所述漂移区内加工形成漏区，在所述深阱区内加工形成源区，并使所述源区与至少一个沟道电连接；
以及，制作形成源极、漏极和栅极，使所述源极分别与所述衬底、源区连接，使所述漏极与所述漏区连接，其中，所述栅极对应设置在所述多层沟道区的上方。
与现有技术相比，本发明的优点包括：
1)本发明实施例提供的一种应用于射频放大的沟道掺杂调制RFLDMOS器件，将沟道通道(即沟道)从器件表面转移至器件体内形成埋沟，使沟道通道的有效电子迁移率提升了30％以上；
2)本发明实施例提供的一种应用于射频放大的沟道掺杂调制RFLDMOS器件，将碰撞电离的中心从栅氧化层与Si外延层的界面处转移至Si外延层内部，由此产生的热载流子在到达栅氧化层与硅外延层界面与其他原子碰撞，能量耗散后无法到达界面或者到达界面时能量不足以注入栅氧化层；
3)本发明实施例提供的一种应用于射频放大的沟道掺杂调制RFLDMOS器件，通过优化沟道通道的注入，使得栅极电压降低至约0V或者负压，由于电势的降低使得热电子产生后无法到达栅氧化层，因此可以在同等HCI条件下，提高漂移区的注入浓度或者缩减漂移区长度，得以提高饱和电流以及导通电阻，进而提高了器件的功率密度以及效率。
附图说明
图1是发明人提供一种现有RFLDMOS器件结构的结构示意图；
图2是本发明一典型实施案例中一种应用于射频放大的沟道掺杂调制RFLDMOS器件的结构示意图；
附图标记说明：11-P型重掺杂衬底，12-P型外延层，21-N型漂移区，22-N型重掺杂源区，23-N型重掺杂漏区，24-N型第一沟道，25-P型深阱区，26-N型第二沟道，31-栅氧化层，32-多晶硅栅极，33-金属硅化物，34-栅极侧壁，35-场板，41-导电通道，42-第一接触孔金属，43-第二接触孔金属51-绝缘介质层，61-源极，62-漏极。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
射频(RF)横向扩散金属氧化物半导体(LDMOS)功率晶体管具有非常好的功率容量、增益、线性、效率和可靠性，在用于通信系统(GSM、EDGE、W-CDMA)的基站、移动通讯终端、雷达、射频加热和照明领域等，是RF功率放大器(PA)的关键部件。
RF LDMOS是为射频功率放大器而设计的N型MOSFET器件，具有横向沟道结构，漏极、源极和栅极都在芯片表面，源极一般由体内高杂质浓度通道与衬底底部相连接并接地，在沟道与漏极之间有一个低浓度的N型漂移区。
本发明增加沟道注入通过将沟道通道从氧化层与外延层界面转移至器件体内，可以大幅提升沟道的电子迁移率、降低沟道的电子散射噪声、抑制热载流子注入效应、降低Cgs(栅源电容)和Cgd(栅漏电容)，从而大幅提升器件射频功率密度、效率和改善线性度。
本发明通过离子注入的方式形成沿器件横向依次设置的多个沟道，其中一沟道与源区相接，其注入深度较浅，浅结可以提高栅极对沟道的控制，可以保证器件不穿通，同时可以调节芯片Vth，优化线性度；一沟道与漂移区相接，其深度较深，等效于增加了栅极电容的介质厚度，在提高饱和电流的同时可以降低Cgd与Cgs，使得碰撞电离距离栅氧化层距离更远，更加能够抑制热载流子注入效应。
本发明提供的一种应用于射频功率放大沟道浓度调制的RFLDMOS器件，采用N型掺杂沟道形成耗尽型NLDMOS器件，并应用于射频功率放大RF LDMOS，以及，本发明分别对不同横向设置的多个沟道进行不同的优化，如靠近源区的沟道掺杂能量减少，靠近漂移区的沟道掺杂能量提高，可以实现对产品的开启电压Vth、导通电阻Rdson、跨导gm、埋沟深度以及栅极电容Cgs和栅漏电容Cgd进行调整，优化产品性能，提高产品寿命。
为了克服现有技术中的问题，本发明实施例提供了一种应用于射频放大的沟道掺杂调制RFLDMOS器件，其包括沿器件纵向依次叠层设置的衬底和外延层，所述外延层内分布有多层沟道区、漂移区和深阱区，所述漂移区内形成有漏区，所述深阱区内形成有源区，所述多层沟道区包括沿器件横向依次设置的多个沟道，所述多个沟道中的至少一个沟道与所述源区电连接，至少一个沟道与所述漂移区电连接；以及，
源极、栅极和漏极，所述栅极对应设置在所述多层沟道区的上方，所述源极与所述源区电连接，所述漏极与所述漏区电连接，并且，所述源极还经导电通道与所述衬底连接；
其中，所述衬底、外延层和深阱区均为第一掺杂类型，所述漂移区、多层沟道区、源区、漏区均为第二掺杂类型。
进一步的，与所述源区连接的沟道于外延层内的深度小于与所述漂移区连接的沟道的深度，与所述源区连接的沟道的掺杂浓度小于与所述漂移区连接的沟道的掺杂浓度。
进一步的，所述多个沟道于外延层内的深度沿器件横向依次增加，所述多个沟道掺杂浓度沿器件横向依次增大。
进一步的，在所述外延层内，相邻两个沟道于器件纵向上的深度差为0-0.5μm，相邻两个沟道的掺杂浓度差为1E10-1E15cm-2。
进一步的，所述多个沟道的顶部表面与外延层的顶部表面齐平，与所述源区连接的沟道的厚度为外延层厚度的0-0.5μm，与所述漂移区连接的沟道的厚度为外延层厚度的0-0.5μm。
进一步的，相邻两个沟道于器件横向上直接接触，或者，相邻两个沟道于器件横向上间隔设置。
进一步的，与所述源区连接的沟道的掺杂浓度为1E10-1E15cm-2，与所述漂移区连接的沟道的掺杂浓度为1E10-1E15。
进一步的，所述深阱区、漂移区的顶部表面与外延层的顶部表面相平。
进一步的，所述深阱区的深度为0-5μm。
进一步的，所述漂移区的深度为0-5μm。
进一步的，所述外延层的厚度范围为1-50μm。
进一步的，所述深阱区、多层沟道区、漂移区是通过离子注入和热扩散工艺对所述外延层的局部区域加工形成的。
进一步的，所述深阱区的离子注入浓度参数范围为1E11-1E16cm-2，所述漂移区的离子注入浓度参数范围为何1E11-2E16。
更进一步的，所述源区的顶部表面与深阱区的顶部表面相平，所述源区的厚度参数为0.01-0.5μm。
进一步的，所述漏区的顶部表面与漂移区的顶部表面相平，所述漏区的厚度参数为0.01-0.5μm
进一步的，所述源区是通过离子注入和热扩散工艺对所述深阱区的局部区域加工形成的，所述漏区是通过离子注入和热扩散工艺对所述漂移区的局部区域加工形成的。
进一步的，所述外延层上还设置有栅氧化层，所述栅极设置在所述栅氧化层上。
进一步的，所述栅氧化层的材质包括二氧化硅。
进一步的，所述外延层上还设置有绝缘介质层，所述绝缘介质层位于所述源极、漏极与栅极之间。
进一步的，所述导电通道连续贯穿所述绝缘介质层、外延层并与所述衬底连接。
进一步的，所述导电通道包括重掺杂P型或N型深阱、金属通孔、硅片通道中的任意一种，但不限于此。
进一步的，所述绝缘介质层的材质包括二氧化硅，但不限于此。
进一步的，所述应用于射频放大的沟道掺杂调制RFLDMOS器件还包括与所述栅极相匹配的场板，所述场板对应设置在所述漂移区的上方。
进一步的，所述场板分布在所述绝缘介质层内。
进一步的，所述第一掺杂类型为P型，所述第二掺杂类型为N型。
在一些较为具体的实施方案中，所述应用于射频放大的沟道掺杂调制RFLDMOS器件包括沿器件纵向依次设置的P型重掺杂衬底、P型外延层、栅氧化层和栅极，
所述P型外延层内分布有N型漂移区、P型深阱区、N型多层沟道区，所述N型漂移区内形成有N型重掺杂漏区，所述P型深阱区内形成有N型重掺杂源区，所述N型多层沟道区对应设置在所述栅极下方；
所述N型多层沟道区包括沿器件横向依次设置的多个沟道，所述多个沟道中包括与N型重掺杂源区电连接的第一沟道、与N型漂移区电连接的第二沟道，所述第一沟道于P型外延层内的深度小于第二沟道的深度，第一沟道的掺杂浓度小于第二沟道的掺杂浓度；
以及，源极、漏极和场板，所述栅极位于所述第一沟道和第二沟道的上方，所述源极、漏极、场板设置在所述栅氧化层的上方，其中，所述源极、漏极与栅极之间还设置有绝缘介质层，所述场板分布在所述绝缘介质层内，并且，所述源极还分别经导电通道、第一接触孔金属与N型重掺杂源区、P型重掺杂衬底连接，所述漏极经第二接触孔金属与N型重掺杂漏区连接。
本发明实施例还提供了所述应用于射频放大的RFLDMOS器件的制作方法，其包括：
提供衬底，并在所述衬底上形成外延层；
通过离子注入和热扩散工艺在所述外延层内加工形成漂移区和深阱区，通过离子注入和热扩散工艺在所述外延层内加工形成包含多个沟道的多层沟道区，所述多个沟道沿器件横向依次设置，且使至少一个沟道与所述漂移区电连接；
通过离子注入和热扩散工艺在所述漂移区内加工形成漏区，在所述深阱区内加工形成源区，并使所述源区与至少一个沟道电连接；
以及，制作形成源极、漏极和栅极，使所述源极分别与所述衬底、源区连接，使所述漏极与所述漏区连接，其中，所述栅极对应设置在所述多层沟道区的上方。
进一步的，所述制作方法具体包括：分别通过对所述外延层的指定区域进行多次离子注入以形成所述多个沟道，且通过调节离子注入和热扩散工艺的参数以使所述多个沟道的掺杂浓度、深度不同。
如下将结合附图以及具体实施例对该技术方案、其实施过程及原理等作进一步的解释说明。如下若非特别说明，则其中所采用的各类原料、加工设备、加工方法均可以是本领域已知的。
实施例1
请参阅图2，一种应用于射频放大的沟道掺杂调制RFLDMOS器件，包括沿指定方向依次设置的P型重掺杂衬底11、P型外延层12、栅氧化层31和多晶硅栅极32(所述多晶硅栅极具有栅极侧壁34)，
所述P型外延层12内分布有N型漂移区21、P型深阱区25、N型的第一沟道24和N型的第二沟道26，所述N型漂移区21内形成有N型重掺杂漏区23，所述P型深阱区25内形成有N型重掺杂源区22，所述第一沟道24和第二沟道26对应设置在所述多晶硅栅极32的下方，所述第一沟道24与所述N型重掺杂源区24电性连接，所述第二沟道26与N型漂移区21电连接，其中，所述第一沟道24于外延层内的深度小于第二沟道26的深度，第一沟道24的N型掺杂浓度小于第二沟道26的掺杂浓度；
以及，源极61、漏极62和场板35，所述源极61、漏极62、场板35设置在所述栅氧化层31的上方，其中，所述源极61、漏极62与多晶硅栅极32之间还设置有绝缘介质层51，所述场板35分布在所述绝缘介质层51内，并且，所述源极61还经第一接触孔金属42、金属硅化物(层)33与N型重掺杂源区22电连接，所述源极61还经导电通道(例如可以是为钨塞通孔)41与P型重掺杂衬底11连接，所述漏极62经第二接触孔金属43与N型重掺杂漏区23连接。
具体的，所述N型漂移区21于器件横向上的长度为0.1-10μm，第一沟道24和第二沟道26于器件横向上的长度均为0.01-1μm。
具体的，所述N型漂移区21、P型深阱区25、N型第一沟道24和N型第二沟道26是通过离子注入和热扩散的方式对P型外延层12进行加工处理后获得的，所述N型重掺杂漏区23是通过离子注入和热扩散的方式对N型漂移区21进行加工处理后获得的，所述N型重掺杂源区22是通过离子注入和热扩散的方式对P型深阱区25进行加工处理后获得的。
一种RFLDMOS器件的制作方法，包括制作形成外延层以及在外延层内制作形成N型掺杂类型的沟道区、漂移区、源区和漏区的步骤、制作形成P型掺杂类型的深阱区的步骤以及制作形成源极、漏极和栅极的步骤，具体包括：
通过光刻工艺分别在外延层定义注入N型掺杂的区域、注入P型掺杂的区域；
采用离子注入的方式在外延层内同时注入加工形成第二沟道和漂移区，注入能量为10-1000keV；
采用离子注入的方式在外延层内同时注入加工形成第一沟道和源区，注入能量为10-500keV；
源区和漏区，形成沟道区的注入能量为10-500keV，形成漂移区的注入能量为10-1000keV，形成源区的注入能量为10-500keV。
需要说明的是，制作外延层、沟道区、漂移区、源区和漏区、深阱区、源极、漏极、栅极以及导电通道等的工艺可以采用本领域技术人员已知工艺，其他未提及的具体工艺参数步骤等在此不作具体的限定。
对比例1
请参阅图1，一种RFLDMOS器件，包括沿指定方向依次设置的P型重掺杂衬底11、P型外延层12、栅氧化层31和多晶硅栅极32(所述多晶硅栅极具有栅极侧壁34)，
所述P型外延层12内分布有N型漂移区21、P型深阱区25，所述N型漂移区21与P型深阱区25电性接触或电性结合，所述N型漂移区21内形成有N型重掺杂漏区23，所述P型深阱区25内形成有N型重掺杂源区22；
以及，源极61、漏极62和场板35，所述源极61、漏极62、场板35设置在所述栅氧化层31的上方，其中，所述源极61、漏极62与多晶硅栅极32之间还设置有绝缘介质层51，所述场板35分布在所述绝缘介质层51内，并且，所述源极61还经第一接触孔金属42、金属硅化物(层)33与N型重掺杂源区22电连接，所述源极61还经导电通道(例如可以是为钨塞通孔)41与P型重掺杂衬底11连接，所述漏极62经第二接触孔金属43与N型重掺杂漏区23连接。
具体的，对比例1中的RFLDMOS器件的制作方法与实施例1中的基本一致，对比例1RFLDMOS器件的制作方法可以采用本领域技术人员已知的现有工艺制作形成，其与实施例1的不同之处在于分别在外延层内注入加工形成沟道区、漂移区和源区，具体包括：
通过光刻工艺在外延层内定义N掺杂沟道区，并采用离子注入工艺加工形成N掺杂沟道区，N掺杂沟道区的注入能量为10-500keV；
通过光刻定义工艺在外延层内定义漂移区，并采用离子注入工艺加工形成漂移区，漂移区的注入能量为10keV-1000keV；
通过光刻工艺在外延层内定义源区，并采用离子注入工艺加工形成源区，源区的注入能量为10-500keV。
通过对实施例1和对比例1中的器件进行测试获知，对比例1中的器件有效功率密度满足Hot Carrier injection 10年使用后性能条件下，其最大功率为1.4W/mm，其导通电阻可做到11ohm*mm，当采用实施例1中的器件结构后，在满足相同HCI的条件下，其功率密度可达2W/mm，其导通电阻降低至7ohm*mm。
本发明实施例提供的一种应用于射频放大的沟道掺杂调制RFLDMOS器件，将沟道通道(即沟道)从器件表面转移至器件体内形成埋沟，沟道通道的有效电子迁移率提升了30％以上，从而有效抑制了沟道通道的热载流子注入效应，使得相同HCI寿命下可以提升30％以上电流密度，并且，在低漏压区(Vds＜5V)时，器件的Cgd电容降低50％以上。
本发明实施例提供的一种应用于射频放大的沟道掺杂调制RFLDMOS器件，将沟道区部分变为多个沟道掺杂区(即前述多个沟道)，一沟道掺杂区与源极相接，其注入深度较浅，同时注入浓度较低，可以保证器件不穿通，一沟道掺杂区与漂移区相接，其浓度较高且深度较深，在提高饱和电流的同时由于增加了深度，可以降低Cgd与Cgs、减小表面电场，抑制热载流子注入效应。
本发明通过优化沟道通道的注入，使器件的穿通电压提高5V以上，热载流子注入效应进一步得到抑制，相同HCI寿命下使器件的电流密度提升50％以上，器件的Cgd得到进一步的优化。
本发明采用了包含多个沟道的多层沟道区，使得沟道区得以存在多个不同的导电沟道，当提高栅压时，多个导电沟道依次开启，从而可以有效提高线性工作区；另外，在制作中将漂移区与沟道区的离子注入过程、源区注入与沟道区的离子注入过程合并，使得channEl注入的对准问题得到改善。
本发明实施例提供的一种应用于射频放大的沟道掺杂调制RFLDMOS器件，将沟道通道(即沟道)从器件表面转移至器件体内形成埋沟，使沟道通道的有效电子迁移率提升了30％以上。
本发明实施例提供的一种应用于射频放大的沟道掺杂调制RFLDMOS器件，将碰撞电离的中心从栅氧化层与Si外延层的界面处转移至Si外延层内部，由此产生的热载流子在到达栅氧化层与硅外延层界面与其他原子碰撞，能量耗散后无法到达界面或者到达界面时能量不足以注入栅氧化层。
另外，本发明实施例提供的一种应用于射频放大的沟道掺杂调制RFLDMOS器件，通过优化沟道通道的注入，使得栅极电压降低至约0V或者负压，由于电势的降低使得热电子产生后无法到达栅氧化层，因此可以在同等HCI条件下，提高漂移区的注入浓度或者缩减漂移区长度，得以提高饱和电流以及导通电阻，进而提高了器件的功率密度以及效率。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (27)
1.一种应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于包括沿器件纵向依次叠层设置的衬底和外延层，所述外延层内分布有多层沟道区、漂移区和深阱区，所述漂移区内形成有漏区，所述深阱区内形成有源区，所述多层沟道区包括沿器件横向依次设置的多个沟道，所述多个沟道中的至少一个沟道与所述源区电连接，至少一个沟道与所述漂移区电连接，并且，与所述源区连接的沟道于外延层内的深度小于与所述漂移区连接的沟道的深度，与所述源区连接的沟道的掺杂浓度小于与所述漂移区连接的沟道的掺杂浓度；以及，
源极、栅极和漏极，所述栅极对应设置在所述多层沟道区的上方，所述源极与所述源区电连接，所述漏极与所述漏区电连接，并且，所述源极还经导电通道与所述衬底连接；
其中，所述衬底、外延层和深阱区均为第一掺杂类型，所述漂移区、多层沟道区、源区、漏区均为第二掺杂类型。
2.根据权利要求1所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：所述多个沟道于外延层内的深度沿器件横向依次增加，所述多个沟道掺杂浓度沿器件横向依次增大。
3. 根据权利要求2所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：在所述外延层内，相邻两个沟道于器件纵向上的深度差为0-0.5μm，相邻两个沟道的注入掺杂浓度差为1E10-1E15 cm-2。
4.根据权利要求2所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：所述多个沟道的顶部表面与外延层的顶部表面齐平，与所述源区连接的沟道的厚度为0-0.5μm，与所述漂移区连接的沟道的厚度为0-0.5μm。
5.根据权利要求2所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：相邻两个沟道于器件横向上直接接触，或者，相邻两个沟道于器件横向上间隔设置。
6. 根据权利要求2所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：与所述源区连接的沟道的掺杂浓度为1E10-1E15 cm-2，与所述漂移区连接的沟道的掺杂浓度为1E10-1E15 cm-2。
7.根据权利要求1所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：所述深阱区、漂移区的顶部表面与外延层的顶部表面相平。
8.根据权利要求7所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：所述深阱区的深度为0-5μm。
9.根据权利要求7所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：所述漂移区的深度为0-5μm。
10.根据权利要求7所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：所述外延层的厚度为1-50μm。
11.根据权利要求1所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：所述深阱区、多层沟道区、漂移区是通过离子注入和热扩散工艺对所述外延层的局部区域加工形成的。
12. 根据权利要求11所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：所述深阱区的离子注入浓度为1E11-1E16 cm-2，所述漂移区的离子注入浓度为1E11-2E16 cm-2。
13.根据权利要求7所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：所述源区的顶部表面与深阱区的顶部表面相平，所述源区的厚度为0.01-0.5μm。
14.根据权利要求7所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：所述漏区的顶部表面与漂移区的顶部表面相平，所述漏区的厚度为0.01-0.5μm。
15.根据权利要求1所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：所述源区是通过离子注入和热扩散工艺对所述深阱区的局部区域加工形成的，所述漏区是通过离子注入和热扩散工艺对所述漂移区的局部区域加工形成的。
16.根据权利要求1所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：所述外延层上还设置有栅氧化层，所述栅极设置在所述栅氧化层上。
17.根据权利要求16所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：所述栅氧化层的材质包括二氧化硅。
18.根据权利要求1所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：所述外延层上还设置有绝缘介质层，所述绝缘介质层位于所述源极、漏极与栅极之间。
19.根据权利要求18所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：所述导电通道连续贯穿所述绝缘介质层、外延层并与所述衬底连接。
20.根据权利要求18所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：所述导电通道为金属到地孔或者P型掺杂区域。
21.根据权利要求18所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：所述绝缘介质层的材质包括二氧化硅。
22.根据权利要求18所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：所述应用于射频放大的沟道掺杂调制RFLDMOS器件还包括与所述栅极相匹配的场板，所述场板对应设置在所述漂移区的上方。
23.根据权利要求22所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：所述场板分布在所述绝缘介质层内。
24.根据权利要求1所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：所述第一掺杂类型为P型，所述第二掺杂类型为N型。
25.根据权利要求1所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于包括沿器件纵向依次设置的P型重掺杂衬底、P型外延层、栅氧化层和栅极，
所述P型外延层内分布有N型漂移区、P型深阱区、N型多层沟道区，所述N型漂移区内形成有N型重掺杂漏区，所述P型深阱区内形成有N型重掺杂源区，所述N型多层沟道区对应设置在所述栅极下方；
所述N型多层沟道区包括沿器件横向依次设置的多个沟道，所述多个沟道中包括与N型重掺杂源区电连接的第一沟道、与N型漂移区电连接的第二沟道，所述第一沟道于P型外延层内的深度小于第二沟道的深度，第一沟道的掺杂浓度小于第二沟道的掺杂浓度；
以及，源极、漏极和场板，所述栅极位于所述第一沟道和第二沟道的上方，所述源极、漏极、场板设置在所述栅氧化层的上方，其中，所述源极、漏极与栅极之间还设置有绝缘介质层，所述场板分布在所述绝缘介质层内，并且，所述源极还分别经导电通道、第一接触孔金属与N型重掺杂源区、P型重掺杂衬底连接，所述漏极经第二接触孔金属与N型重掺杂漏区连接。
26.如权利要求1-25中任一项所述应用于射频放大的RFLDMOS器件的制作方法，其特征在于包括：
提供衬底，并在所述衬底上形成外延层；
通过离子注入和热扩散工艺在所述外延层内加工形成漂移区和深阱区，通过离子注入和热扩散工艺在所述外延层内加工形成包含多个沟道的多层沟道区，所述多个沟道沿器件横向依次设置，且使至少一个沟道与所述漂移区电连接；
通过离子注入和热扩散工艺在所述漂移区内加工形成漏区，在所述深阱区内加工形成源区，并使所述源区与至少一个沟道电连接，与所述源区连接的沟道于外延层内的深度小于与所述漂移区连接的沟道的深度，与所述源区连接的沟道的掺杂浓度小于与所述漂移区连接的沟道的掺杂浓度；
以及，制作形成源极、漏极和栅极，使所述源极分别与所述衬底、源区连接，使所述漏极与所述漏区连接，其中，所述栅极对应设置在所述多层沟道区的上方。
27.根据权利要求26所述制作方法，其特征在于，所述制作方法具体包括：分别通过对所述外延层的指定区域进行多次离子注入以形成所述多个沟道，且通过调节离子注入和热扩散工艺的参数以使所述多个沟道的掺杂浓度、深度不同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011316287.0A CN114551595B (zh) | 2020-11-20 | 2020-11-20 | 应用于射频放大的沟道掺杂调制rfldmos器件及制法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011316287.0A CN114551595B (zh) | 2020-11-20 | 2020-11-20 | 应用于射频放大的沟道掺杂调制rfldmos器件及制法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114551595A CN114551595A (zh) | 2022-05-27 |
| CN114551595B true CN114551595B (zh) | 2023-10-31 |
Family
ID=81659965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011316287.0A Active CN114551595B (zh) | 2020-11-20 | 2020-11-20 | 应用于射频放大的沟道掺杂调制rfldmos器件及制法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114551595B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116525674A (zh) * | 2022-08-09 | 2023-08-01 | 苏州华太电子技术股份有限公司 | 一种ldmos器件 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5449937A (en) * | 1993-03-19 | 1995-09-12 | Sharp Kabushiki Kaisha | Field effect transistor with short channel and manufacturing method therefor |
| JPH07326739A (ja) * | 1994-05-31 | 1995-12-12 | Nippondenso Co Ltd | 絶縁ゲート型電界効果トランジスタ |
| US6147383A (en) * | 1995-03-10 | 2000-11-14 | Sony Corporation | LDD buried channel field effect semiconductor device and manufacturing method |
| CN101183648A (zh) * | 2006-11-13 | 2008-05-21 | 上海华虹Nec电子有限公司 | 高压pmos晶体管及其制造方法 |
| CN102208445A (zh) * | 2010-03-29 | 2011-10-05 | 精工电子有限公司 | 具有耗尽型mos晶体管的半导体装置 |
| CN102479718A (zh) * | 2010-11-29 | 2012-05-30 | 中芯国际集成电路制造(上海)有限公司 | 一种金属氧化物半导体场效应晶体管的制作方法 |
| CN102956657A (zh) * | 2011-08-24 | 2013-03-06 | 索尼公司 | 半导体装置及其制造方法、固体摄像装置及其制造方法以及电子单元 |
| CN105448996A (zh) * | 2016-01-07 | 2016-03-30 | 昆山华太电子技术有限公司 | 一种提高鲁棒性的rf-ldmos器件结构 |
| CN110226218A (zh) * | 2017-02-03 | 2019-09-10 | 索尼半导体解决方案公司 | 晶体管和制造方法 |
-
2020
- 2020-11-20 CN CN202011316287.0A patent/CN114551595B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5449937A (en) * | 1993-03-19 | 1995-09-12 | Sharp Kabushiki Kaisha | Field effect transistor with short channel and manufacturing method therefor |
| JPH07326739A (ja) * | 1994-05-31 | 1995-12-12 | Nippondenso Co Ltd | 絶縁ゲート型電界効果トランジスタ |
| US6147383A (en) * | 1995-03-10 | 2000-11-14 | Sony Corporation | LDD buried channel field effect semiconductor device and manufacturing method |
| CN101183648A (zh) * | 2006-11-13 | 2008-05-21 | 上海华虹Nec电子有限公司 | 高压pmos晶体管及其制造方法 |
| CN102208445A (zh) * | 2010-03-29 | 2011-10-05 | 精工电子有限公司 | 具有耗尽型mos晶体管的半导体装置 |
| CN102479718A (zh) * | 2010-11-29 | 2012-05-30 | 中芯国际集成电路制造(上海)有限公司 | 一种金属氧化物半导体场效应晶体管的制作方法 |
| CN102956657A (zh) * | 2011-08-24 | 2013-03-06 | 索尼公司 | 半导体装置及其制造方法、固体摄像装置及其制造方法以及电子单元 |
| CN105448996A (zh) * | 2016-01-07 | 2016-03-30 | 昆山华太电子技术有限公司 | 一种提高鲁棒性的rf-ldmos器件结构 |
| CN110226218A (zh) * | 2017-02-03 | 2019-09-10 | 索尼半导体解决方案公司 | 晶体管和制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114551595A (zh) | 2022-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1396030B1 (en) | Vertical power semiconductor device and method of making the same | |
| US9112025B2 (en) | LDMOS device and fabrication method | |
| US7989293B2 (en) | Trench device structure and fabrication | |
| US9331145B2 (en) | Lateral double diffused MOS transistors and methods of fabricating the same | |
| JP5239548B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100762545B1 (ko) | Ｌｍｏｓｆｅｔ 및 그 제조 방법 | |
| CN105679820A (zh) | Jfet及其制造方法 | |
| CN102201442A (zh) | 基于沟道阵列结构的异质结场效应晶体管 | |
| CN114823910B (zh) | 短沟道沟槽型碳化硅晶体管及其制造方法 | |
| US8575688B2 (en) | Trench device structure and fabrication | |
| CN103441131A (zh) | 部分耗尽绝缘体上硅器件结构 | |
| CN114551595B (zh) | 应用于射频放大的沟道掺杂调制rfldmos器件及制法 | |
| JP2001244476A (ja) | 高周波数の線形用途及びスイッチング用途のためのｍｏｓｆｅｔ | |
| CN114464663B (zh) | 应用于射频放大的多层阱区ldmos器件及其制法 | |
| CN104241358A (zh) | 射频ldmos器件及其制造方法 | |
| KR20010102278A (ko) | 게이트 항복을 방지한 실리콘 탄화물 횡형 금속 산화물반도체 전계 효과 트랜지스터 | |
| CN105185827A (zh) | 一种AlGaN/GaN高电子迁移率功率半导体器件 | |
| CN114122131A (zh) | 应用于射频放大的rfldmos器件及其制作方法 | |
| CN114497173B (zh) | 应用于射频功率放大的双埋沟rfldmos器件 | |
| CN104538441A (zh) | 射频ldmos器件及其制造方法 | |
| CN116093157A (zh) | 一种局部应变硅ldmos器件及其制作方法 | |
| CN212625593U (zh) | 应用于射频放大的rfldmos器件 | |
| CN113838914A (zh) | 具有分离栅结构的ret igbt器件结构及制作方法 | |
| US20050139858A1 (en) | Lateral double-diffused MOS transistor device | |
| CN114497172A (zh) | 用于射频放大的双重降低表面电场rfldmos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 215000 10-1f, creative industry park, 328 Xinghu street, Suzhou Industrial Park, Jiangsu Province Applicant after: Suzhou Huatai Electronic Technology Co.,Ltd. Address before: 215000 10-1f, creative industry park, 328 Xinghu street, Suzhou Industrial Park, Jiangsu Province Applicant before: SUZHOU HUATAI ELECTRONIC TECHNOLOGY Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |