CN114497173B - 应用于射频功率放大的双埋沟rfldmos器件 - Google Patents
应用于射频功率放大的双埋沟rfldmos器件 Download PDFInfo
- Publication number
- CN114497173B CN114497173B CN202011259316.4A CN202011259316A CN114497173B CN 114497173 B CN114497173 B CN 114497173B CN 202011259316 A CN202011259316 A CN 202011259316A CN 114497173 B CN114497173 B CN 114497173B
- Authority
- CN
- China
- Prior art keywords
- region
- channel
- type
- power amplification
- radio frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003321 amplification Effects 0.000 title claims abstract description 47
- 238000003199 nucleic acid amplification method Methods 0.000 title claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 108091006146 Channels Proteins 0.000 claims description 150
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims description 54
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims description 54
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 230000009977 dual effect Effects 0.000 claims description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 27
- 229920005591 polysilicon Polymers 0.000 claims description 27
- 238000005468 ion implantation Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 239000002784 hot electron Substances 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种应用于射频功率放大的双埋沟RFLDMOS器件，其包括：衬底、外延层、源极、漏极和栅极，所述外延层内分布有漂移区、阱区、第一沟道区、第二沟道区，所述漂移区内形成有漏区，所述阱区内形成有源区和掺杂区，所述第一沟道区分别与所述源区、漂移区相邻接，所述第二沟道区分别与所述源区、阱区、漂移区相邻接；所述栅极自所述第一沟道区、第二沟道区的上方延伸至所述漂移区的上方，被所述栅极覆盖的所述第一沟道区、第二沟道区内均形成有埋沟；其中，所述衬底、外延层、阱区和掺杂区均为第一掺杂类型，所述漂移区、第一沟道区、第二沟道区、源区、漏区均为第二掺杂类型。本发明在外延层内形成双埋沟，进一步提升了器件的性能。
Description
技术领域
本发明涉及一种RFLDMOS器件，特别涉及一种应用于射频功率放大的双埋沟RFLDMOS器件，属于半导体技术领域。
背景技术
RF LDMOS是为射频功率放大器而设计的N型MOSFET器件，其具有横向沟道结构，漏极、源极和栅极均设置在器件表面，源极一般由体内高杂质浓度通道与衬底底部相连接并接地，在沟道与漏极之间有一个低浓度的N型漂移区，LDMOS采用双扩散技术，在同一光刻窗口相继进行硼磷两次扩散，由两次杂质扩散横向结深之差可精确地决定沟道长度。
图1为本发明人提供的一种RFLDMOS器件结构，其中，11为P型重掺杂衬底，12为P型外延层，21为N型漂移区，22为N型重掺杂源区，23为N型重掺杂漏区，25’为P型阱区，26为P型重掺杂区，31为栅氧化层，32为多晶硅栅极，33为用于连接源区和源极金属电极的金属硅化物，34为栅极的侧壁，35为场板，41为连接源极和衬底的导电通道(例如钨塞通孔)，42为第一接触孔金属，43为第二接触孔金属，51为绝缘介质层，61为源极，62为漏极。
图1中的一种RFLDMOS器件采用P型沟道，通过栅极加正电压使沟道表面反型形成导电沟道，靠近栅氧化层的表面沟道是强反型的，在沟道中具有最高的电流密度；然而，由于电流集中在沟道表面，会带来如下几个方面的缺点：一是由于表面散射效应的存在，会使沟道迁移率下降，导致沟道饱和电流降低，同时表面散射会引起较大的噪声，影响器件线性度；二是强的表面电流密度会引起沟道热载流子注入(HCI)；三是强的表面反型会导致器件开启时Cgd较大，影响器件射频性能。
发明内容
本发明的主要目的在于提供一种应用于射频功率放大的双埋沟RFLDMOS器件，以克服现有技术中的不足。
为实现前述发明目的，本发明采用的技术方案包括：
本发明实施例提供了一种应用于射频功率放大的双埋沟RFLDMOS器件，其包括：衬底、外延层、源极、漏极和栅极，所述外延层叠设在所述衬底上；
所述外延层内分布有漂移区、阱区、第一沟道区、第二沟道区，所述漂移区内形成有漏区，所述阱区内形成有源区和掺杂区，所述源区和掺杂区相邻接，所述第二沟道区分别与所述源区、漂移区相邻接，所述第一沟道区分别与所述源区、阱区、漂移区相邻接；
所述源极、漏极、栅极设置在所述外延层的上方，所述栅极自所述第一沟道区、第二沟道区的上方延伸至所述漂移区的上方，被所述栅极覆盖的所述第一沟道区、第二沟道区内均形成有埋沟；所述源极与所述源区电连接，所述漏极与所述漏区电连接，并且，所述源极还与所述衬底电连接；
其中，所述衬底、外延层、阱区和掺杂区均为第一掺杂类型，所述漂移区、第一沟道区、第二沟道区、源区、漏区均为第二掺杂类型。
在一些较为具体的实施方案中，所述应用于射频功率放大的双埋沟RFLDMOS器件包括沿纵向依次设置的P型重掺杂衬底、P型外延层、栅氧化层、绝缘介质层，以及，源极、漏极、多晶硅栅极和场板结构，
所述P型外延层内分布有N型漂移区、P型阱区、第一N型沟道区和第二N型沟道区，所述N型漂移区与P型阱区之间在器件横向上具有间隔，所述N型漂移区内形成有N型重掺杂漏区，所述P型阱区内形成有N型重掺杂源区和P型重掺杂区，所述N型重掺杂源区和P型重掺杂区相邻接，所述第二N型沟道区沿纵向叠设在第一N型沟道区上，所述第二N型沟道区在器件横向上分别与N型重掺杂源区、N型漂移区邻接，所述第一N型沟道区在器件横向上与N型漂移区、N型重掺杂源区、P型阱区邻接，所述第一N型沟道区在器件纵向上还与P型阱区邻接；
所述多晶硅栅极和场板结构位于所述绝缘介质层内部，所述多晶硅栅极自所述第一N型沟道区和第二N型沟道区的上方延伸至N型漂移区的上方，被所述多晶硅栅极覆盖的所述第一沟道区、第二沟道区内部均形成有埋沟；所述场板结构对应设置在所述N型漂移区的上方，所述栅氧化层至少分布在所述多晶硅栅极与P型外延层之间；
所述源极、漏极设置在所述绝缘介质层上方，所述源极还分别经导电通道、第一接触孔金属与P型重掺杂衬底、N型重掺杂源区连接，所述漏极经第二接触孔金属与N型重掺杂漏区连接。
与现有技术相比，本发明的优点包括：
1)本发明实施例提供的一种应用于射频功率放大的双埋沟RFLDMOS器件，由于LDMOS管半导体与氧化层界面上存在着大量的界面态，这些界面态的存在束缚了电荷引起了库伦散射，导致界面的迁移率远低于半导体内部迁移率，从而将沟道通道从外延层表面转移至外延层体内形成埋沟，最终使器件的沟道有效电子迁移率提升了30％以上；
2)本发明实施例提供的一种应用于射频功率放大的双埋沟RFLDMOS器件，将热载流子的碰撞中心转移到半导体内部，相同能量的热电子自由程相同，由于加大热电子到界面的距离能够减少到达表面的热载流子，因此可以有效抑制沟道热载流子注入效应，在相同HCI寿命下可以使器件的电流密度提升30％以上；
3)本发明实施例提供的一种应用于射频功率放大的双埋沟RFLDMOS器件，在外延层的两层沟道区内形成双埋沟，进一步提升了器件的性能，在相同HCI寿命下可以使器件的电流密度提升40％以上，由于采用了双埋沟，使得栅压较低时第一沟道区先导通，栅压较高时第二沟道区域导通，第二沟道区打开使得原本接近饱和的电流可以继续提高，因此本发明所提供的器件增加了栅压控制的范围，同时使功放线性度得到优化。
附图说明
图1是现有的一种RFLDMOS器件的剖面结构示意图；
图2是本发明一典型实施案例中提供的一种应用于射频功率放大的双埋沟RFLDMOS器件的结构示意图；
附图标记说明：11-P型重掺杂衬底，12-P型外延层，21-N型漂移区，22-N型重掺杂源区，23-N型重掺杂漏区，24-1-第一N型沟道区，24-2-第二N型沟道区，25、25’-P型阱区，26-P型重掺杂区，31-栅氧化层，32-多晶硅栅极，33-金属硅化物层，34-栅极的侧壁，35-场板，41-导电通道，42-第一接触孔金属，43-第二接触孔金属，51-绝缘介质层，61-源极，62-漏极。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本发明实施例提供了一种应用于射频功率放大的双埋沟RFLDMOS器件，采用两次N型掺杂沟道(即第一沟道区、第二沟道区)形成耗尽型NLDMOS器件，并应用于射频功率放大RF LDMOS；本发明将沟道通道从外延层表面与栅氧化层之间的界面转移至外延层内形成二次埋沟(沟道区是存在于栅极下方，但是器件的制造上，沟道区的注入可以延申出栅极甚至可以与漂移区的注入一起注入)，沟道区包括通过两次N型注入形成的第一沟道区和第二沟道区，较之现有技术可以更大幅提升沟道电子迁移率、降低沟道电子散射噪声、抑制热载流子注入效应、降低Cgs(栅源电容)和Cgd(栅漏电容)；同时，通过调节两次N型注入，可以使第一沟道区、第二沟道区依次开启，进而可以有效拉宽线性功放区域，提高线性度。
本发明实施例提供了一种应用于射频功率放大的双埋沟RFLDMOS器件，其包括：衬底、外延层、源极、漏极和栅极，所述外延层叠设在所述衬底上；
所述外延层内分布有漂移区、阱区、第一沟道区、第二沟道区，所述漂移区内形成有漏区，所述阱区内形成有源区和掺杂区，所述源区和掺杂区相邻接，所述第二沟道区分别与所述源区、漂移区相邻接，所述第一沟道区分别与所述源区、阱区、漂移区相邻接；
所述源极、漏极、栅极设置在所述外延层的上方，所述栅极自所述第一沟道区、第二沟道区的上方延伸至所述漂移区的上方，被所述栅极覆盖的所述第一沟道区表面、第二沟道区表面均形成有埋沟；所述源极与所述源区电连接，所述漏极与所述漏区电连接，并且，所述源极还与所述衬底电连接；
其中，所述衬底、外延层、阱区和掺杂区均为第一掺杂类型，所述漂移区、第一沟道区、第二沟道区、源区、漏区均为第二掺杂类型。
进一步的，所述第二沟道区沿器件纵向叠设在所述第一沟道区的上方，所述阱区、漂移区、第二沟道区的顶部表面与所述外延层的顶部表面相平，所述第一沟道区和所述阱区和漂移区于器件横向上相邻接。
进一步的所述阱区、漂移区、第一沟道区、第二沟道区于器件纵向上的厚度为0.05-5um、0.05-5um、0.01-1um、0.2-2um。
进一步的，所述阱区与漂移区之间在器件横向上具有间隔。
进一步的，所述源区、掺杂区的顶部表面与所述阱区的顶部表面相平，所述掺杂区于器件纵向上的深度大于所述源区的深度，所述源区与掺杂区在器件横向及纵向上相邻接。
进一步的，所述掺杂区、源区于器件纵向上的厚度分别为0.01-2um、0.01-1um。
进一步的，所述漏区的顶部表面与所述漂移区的顶部表面相平。
进一步的，所述漏区于于器件纵向上的厚度为0.01-1um。
进一步的，所述漂移区于器件横向上的长度为0.1-10μm。
进一步的，所述第一沟道区和第二沟道区于器件横向上的长度为0.1-1μm。
进一步的，所述阱区、漂移区、第一沟道区、第二沟道区是通过离子注入工艺对所述外延层的选定区域进行加工形成的。
进一步的，所述掺杂区、源区是通过离子注入工艺对所述阱区的选定区域进行加工形成的。
进一步的，所述漏区是通过离子注入工艺对所述漂移区的选定区域进行加工形成的。
进一步的，所述第一沟道区、第二沟道区的离子注入浓度或掺杂浓度1e11-1e16cm-2。
进一步的，所述栅极与外延层之间还设置有栅氧化层。
进一步的，所述栅氧化层的材质包括二氧化硅，所述栅极包括多晶硅栅极。
进一步的，所述外延层上还设置有绝缘介质层，所述源极、漏极设置在所述绝缘介质层上方，所述栅极设置在所述绝缘介质层内部。
进一步的，所述源极通过第一接触孔金属与源区电性连接，所述源极还通过导电通道与所述衬底电性连接，所述漏极通过第二接触孔金属与漏区电性连接，其中，所述导电通道穿过所述外延层并进入到所述衬底中。
进一步的，所述导电通道包括重掺杂P型或N型深阱、金属通孔、硅片通道中的任意一种。
进一步的，所述第一接触孔金属与源区之间还设置有金属硅化物层。
进一步的，所述应用于射频放大的沟道掺杂调制RFLDMOS器件还包括与所述栅极相匹配的场板结构，所述场板结构包括对应设置在所述漂移区的上方的一层或多层场板。
进一步的，所述场板结构分布在所述绝缘介质层内。
进一步的，所述第一掺杂类型为P型，所述第二掺杂类型为N型。
进一步的，所述应用于射频功率放大的双埋沟RFLDMOS器件包括沿纵向依次设置的P型重掺杂衬底、P型外延层、栅氧化层、绝缘介质层，以及，源极、漏极、多晶硅栅极和场板结构，
所述P型外延层内分布有N型漂移区、P型阱区、第一N型沟道区和第二N型沟道区，所述N型漂移区与P型阱区之间在器件横向上具有间隔，所述N型漂移区内形成有N型重掺杂漏区，所述P型阱区内形成有N型重掺杂源区和P型重掺杂区，所述N型重掺杂源区和P型重掺杂区相邻接；所述第二N型沟道区沿纵向叠设在第一N型沟道区上，所述第二N型沟道区在器件横向上分别与N型重掺杂源区、N型漂移区邻接，所述第一N型沟道区在器件横向上与N型漂移区、N型重掺杂源区、P型阱区邻接，所述第一N型沟道区在器件纵向上还与P型阱区邻接；
所述多晶硅栅极和场板结构位于所述绝缘介质层内部，所述多晶硅栅极自所述第一N型沟道区和第二N型沟道区的上方延伸至N型漂移区的上方，被所述多晶硅栅极覆盖的所述第一沟道区、第二沟道区内部均形成有埋沟；所述场板结构对应设置在所述N型漂移区的上方，所述栅氧化层至少分布在所述多晶硅栅极与P型外延层之间；
所述源极、漏极设置在所述绝缘介质层上方，所述源极还分别经导电通道、第一接触孔金属与P型重掺杂衬底、N型重掺杂源区连接，所述漏极经第二接触孔金属与N型重掺杂漏区连接。
如下将结合附图对该技术方案、其实施过程及原理等作进一步的解释说明。
请参与图2，一种应用于射频功率放大的双埋沟RFLDMOS器件包括沿纵向依次设置的P型重掺杂衬底11、P型外延层12、栅氧化层31、绝缘介质层51，以及，源极61、漏极62、多晶硅栅极32和场板结构35，
所述P型外延层12内分布有N型漂移区21、P型阱区25、第一N型沟道区24-1和第二N型沟道区24-2，所述N型漂移区21与P型阱区25之间在器件横向上具有间隔，所述N型漂移区21内形成有N型重掺杂漏区23，所述P型阱区25内形成有N型重掺杂源区22和P型重掺杂区26，所述N型重掺杂源区22和P型重掺杂区26相邻接；所述第二N型沟道区24-2沿器件纵向叠设在第一N型沟道区24-1上(可以理解为第二N型沟道区24-2与第一N型沟道区24-1在器件纵向上邻接)，所述第二N型沟道区24-2在器件横向上分别与N型重掺杂源区22、N型漂移区21邻接，所述第一N型沟道区24-1在器件横向上分别与N型漂移区21、N型重掺杂源区22、P型阱区25邻接，所述第一N型沟道区24-1在器件纵向上还与P型阱区25邻接；
所述多晶硅栅极32和场板结构35位于所述绝缘介质层51内部，所述多晶硅栅极32自所述第一N型沟道区24-1和第二N型沟道区24-2的上方延伸至N型漂移区21的上方，被所述多晶硅栅极32覆盖的所述第一N型沟道区24-1、第二N型沟道区24-2内部均形成有埋沟；所述场板结构32对应设置在所述N型漂移区21的上方，且所述场板结构32与所述多晶硅栅极32相匹配，所述栅氧化层31至少分布在所述多晶硅栅极32与P型外延层12之间；
所述源极61、漏极62设置在所述绝缘介质层51上方，所述源极61还经导电通道41与P型重掺杂衬底11电连接，所述源极61还经第一接触孔金属42与N型重掺杂源区22、P型重掺杂区26电连接，所述漏极62经第二接触孔金属43与N型重掺杂漏区23电连接。
具体的，所述第二N型沟道区24-2沿器件纵向叠设在所述第一N型沟道区24-1的上方，所述P型阱区25、N型漂移区21、第二N型沟道区24-2的顶部表面与所述P型外延层12的顶部表面相平，其中，所述P型阱区25、N型漂移区21、第一N型沟道区24-1、第二N型沟道区24-2于器件纵向的厚度分别为0.5-5um、0.5-5um、0.01-1um、0.2-2um。
具体的，所述N型重掺杂源区22、P型重掺杂区26的顶部表面与所述P型阱区25的顶部表面相平，所述P型重掺杂区26于器件纵向上的深度大于所述N型重掺杂源区22的深度，所述N型重掺杂源区22与P型重掺杂区26在器件横向及纵向上相邻接，其中，所述P型重掺杂区26、N型重掺杂源区22于器件纵向上的厚度分别为0.01-2um、0.01-1um。
具体的，所述N型重掺杂漏区23的顶部表面与所述N型漂移区21的顶部表面相平，所述N型重掺杂漏区23于器件纵向上的厚度分别为0.01-1um、0.5-5um。
具体的，所述P型阱区25、N型漂移区21、第一N型沟道区24-1、第二N型沟道区24-2是通过离子注入工艺对所述P型外延层12的选定区域进行加工形成的，所述P型重掺杂区26、N型重掺杂源区22是通过离子注入工艺对所述P型阱区25的选定区域进行加工形成的，所述N型重掺杂漏区23是通过离子注入工艺对所述N型漂移区21的选定区域进行加工形成的，
具体的，可以通过调节采用离子注入工艺形成的N型重掺杂源区22、N型漂移区21的尺寸来调节所述第二N型沟道区24-2的长度，例如，所述N型漂移区21于器件横向上的长度为0.1-10μm，所述第一N型沟道区24-1和第二N型沟道区24-2于器件横向上的长度为0.1-1μm，所述第一N型沟道区24-1、第二N型沟道区24-2的离子注入浓度或掺杂浓度1e11-1e16cm-2。
具体的，所述栅氧化层31至少分布在多晶硅栅极32与P型外延层12之间，其中，所述多晶硅栅极32还具有侧壁34，所述栅氧化,31的材质包括二氧化硅，所述P型重掺杂衬底11的材质包括硅，所述绝缘介质层的材质也可以是二氧化硅。
具体的，所述第一接触孔金属42沿器件的纵向贯穿所述绝缘介质层51，所述第一接触孔金属42的一端还与金属硅化物层33电连接，并经所述金属硅化物层33与所述P型重掺杂区26、N型重掺杂源区22电连接，所述第二接触孔金属43沿器件的纵向贯穿所述绝缘介质层51并与N型重掺杂漏区23电连接，所述导电通道41穿过所述绝缘介质层51、P型外延层12并进入到所述P型重掺杂衬底11中，所述导电通道41包括重掺杂P型或N型深阱、金属通孔、硅片通道中的任意一种。
本发明实施例提供的一种应用于射频功率放大的双埋沟RFLDMOS器件，由于LDMOS管半导体与氧化层界面上存在着大量的界面态，这些界面态的存在束缚了电荷引起了库伦散射，导致界面的迁移率远低于半导体内部迁移率，从而将沟道通道从外延层表面转移至外延层体内形成埋沟，最终使器件的沟道有效电子迁移率提升了30％以上。
本发明实施例提供的一种应用于射频功率放大的双埋沟RFLDMOS器件，将热载流子的碰撞中心转移到半导体内部，相同能量的热电子自由程相同，由于加大热电子到界面的距离能够减少到达表面的热载流子，因此可以有效抑制沟道热载流子注入效应，在相同HCI寿命下可以使器件的电流密度提升30％以上。
3)本发明实施例提供的一种应用于射频功率放大的双埋沟RFLDMOS器件，在外延层的两层沟道区内形成双埋沟，进一步提升了器件的性能，在相同HCI寿命下可以使器件的电流密度提升40％以上，由于采用了双埋沟，使得栅压较低时第一沟道区先导通，栅压较高时第二沟道区域导通，第二沟道区打开使得原本接近饱和的电流可以继续提高，因此本发明所提供的器件增加了栅压控制的范围，同时使功放线性度得到优化。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (25)
1.一种应用于射频功率放大的双埋沟RFLDMOS器件，其特征在于包括：衬底、外延层、源极、漏极和栅极，所述外延层叠设在所述衬底上；
所述外延层内分布有漂移区、阱区、第一沟道区、第二沟道区，所述漂移区内形成有漏区，所述阱区内形成有源区和掺杂区，所述源区和掺杂区相邻接，所述第二沟道区分别与所述源区、漂移区相邻接，所述第一沟道区分别与所述源区、阱区、漂移区相邻接，所述第二沟道区沿器件纵向叠设在所述第一沟道区的上方；
所述源极、漏极、栅极设置在所述外延层的上方，所述栅极自所述第一沟道区、第二沟道区的上方延伸至所述漂移区的上方，被所述栅极覆盖的所述第一沟道区、第二沟道区内均形成有埋沟；所述源极与所述源区电连接，所述漏极与所述漏区电连接，并且，所述源极还与所述衬底电连接；
其中，所述衬底、外延层、阱区和掺杂区均为第一掺杂类型，所述漂移区、第一沟道区、第二沟道区、源区、漏区均为第二掺杂类型。
2.根据权利要求1所述应用于射频功率放大的双埋沟RFLDMOS器件，其特征在于：所述阱区、漂移区、第二沟道区的顶部表面与所述外延层的顶部表面相平，所述第一沟道区和所述阱区和漂移区于器件横向上相邻接。
3.根据权利要求2所述应用于射频功率放大的双埋沟RFLDMOS器件，其特征在于：所述阱区、漂移区、第一沟道区、第二沟道区于器件纵向上的厚度为0.05-5um，0.05-5um，0.01-1um，0.2-2um。
4.根据权利要求2所述应用于射频功率放大的双埋沟RFLDMOS器件，其特征在于：所述阱区与漂移区在器件横向上具有间隔。
5.根据权利要求2所述应用于射频功率放大的双埋沟RFLDMOS器件，其特征在于：所述源区、掺杂区的顶部表面与所述阱区的顶部表面相平。
6.根据权利要求5所述应用于射频功率放大的双埋沟RFLDMOS器件，其特征在于：所述掺杂区于器件纵向上的深度大于所述源区的深度，所述源区与掺杂区在器件横向及纵向上相邻接。
7.根据权利要求5所述应用于射频功率放大的双埋沟RFLDMOS器件，其特征在于：所述掺杂区、源区于器件纵向上的厚度分别为0.01-2um，0.01-1um。
8.根据权利要求2所述应用于射频功率放大的双埋沟RFLDMOS器件，其特征在于：所述漏区的顶部表面与所述漂移区的顶部表面相平。
9.根据权利要求8所述应用于射频功率放大的双埋沟RFLDMOS器件，其特征在于：所述漏区于器件纵向上的厚度为0.01-1um。
10.根据权利要求2所述应用于射频功率放大的双埋沟RFLDMOS器件，其特征在于：所述漂移区于器件横向上的长度为0.1-10μm。
11.根据权利要求2所述应用于射频功率放大的双埋沟RFLDMOS器件，其特征在于：所述第一沟道区和第二沟道区于器件横向上的长度为0.1-1μm。
12.根据权利要求1所述应用于射频功率放大的双埋沟RFLDMOS器件，其特征在于：所述阱区、漂移区、第一沟道区、第二沟道区是通过离子注入工艺对所述外延层的选定区域进行加工形成的。
13.根据权利要求1所述应用于射频功率放大的双埋沟RFLDMOS器件，其特征在于：所述掺杂区、源区是通过离子注入工艺对所述阱区的选定区域进行加工形成的。
14.根据权利要求1所述应用于射频功率放大的双埋沟RFLDMOS器件，其特征在于：所述漏区是通过离子注入工艺对所述漂移区的选定区域进行加工形成的。
15.根据权利要求1所述应用于射频功率放大的双埋沟RFLDMOS器件，其特征在于：所述第一沟道区、第二沟道区的离子注入浓度或掺杂浓度1e11-1e16cm-2。
16.根据权利要求1所述应用于射频功率放大的双埋沟RFLDMOS器件，其特征在于：所述栅极与外延层之间还设置有栅氧化层。
17.根据权利要求16所述应用于射频功率放大的双埋沟RFLDMOS器件，其特征在于：所述栅氧化层的材质包括二氧化硅，所述栅极包括多晶硅栅极。
18.根据权利要求1所述应用于射频功率放大的双埋沟RFLDMOS器件，其特征在于：所述外延层上还设置有绝缘介质层，所述源极、漏极设置在所述绝缘介质层上方，所述栅极设置在所述绝缘介质层内部。
19.根据权利要求18所述应用于射频功率放大的双埋沟RFLDMOS器件，其特征在于：所述源极通过第一接触孔金属与源区电性连接，所述源极还通过导电通道与所述衬底电性连接，所述漏极通过第二接触孔金属与漏区电性连接，其中，所述导电通道穿过所述外延层并进入到所述衬底中。
20.根据权利要求19所述应用于射频功率放大的双埋沟RFLDMOS器件，其特征在于：所述导电通道包括重掺杂P型或N型深阱、金属通孔、硅片通道中的任意一种。
21.根据权利要求19所述应用于射频功率放大的双埋沟RFLDMOS器件，其特征在于：所述第一接触孔金属与源区之间还设置有金属硅化物层。
22.根据权利要求18所述应用于射频功率放大的双埋沟RFLDMOS器件，其特征在于：所述应用于射频放大的沟道掺杂调制RFLDMOS器件还包括与所述栅极相匹配的场板结构，所述场板结构包括对应设置在所述漂移区的上方的一层或多层场板。
23.根据权利要求22所述应用于射频功率放大的双埋沟RFLDMOS器件，其特征在于：所述场板结构分布在所述绝缘介质层内。
24.根据权利要求1所述应用于射频功率放大的双埋沟RFLDMOS器件，其特征在于：所述第一掺杂类型为P型，所述第二掺杂类型为N型。
25.根据权利要求1所述应用于射频功率放大的双埋沟RFLDMOS器件，其特征在于包括沿纵向依次设置的P型重掺杂衬底、P型外延层、栅氧化层、绝缘介质层，以及，源极、漏极、多晶硅栅极和场板结构，
所述P型外延层内分布有N型漂移区、P型阱区、第一N型沟道区和第二N型沟道区，所述N型漂移区与P型阱区之间在器件横向上具有间隔，所述N型漂移区内形成有N型重掺杂漏区，所述P型阱区内形成有N型重掺杂源区和P型重掺杂区，所述N型重掺杂源区和P型重掺杂区相邻接，所述第二N型沟道区沿纵向叠设在第一N型沟道区上，所述第二N型沟道区在器件横向上分别与N型重掺杂源区、N型漂移区邻接，所述第一N型沟道区在器件横向上与N型漂移区、N型重掺杂源区、P型阱区邻接，所述第一N型沟道区在器件纵向上还与P型阱区邻接；
所述多晶硅栅极和场板结构位于所述绝缘介质层内部，所述多晶硅栅极自所述第一N型沟道区和第二N型沟道区的上方延伸至N型漂移区的上方，被所述多晶硅栅极覆盖的所述第一沟道区、第二沟道区内部均形成有埋沟；所述场板结构对应设置在所述N型漂移区的上方，所述栅氧化层至少分布在所述多晶硅栅极与P型外延层之间；
所述源极、漏极设置在所述绝缘介质层上方，所述源极还分别经导电通道、第一接触孔金属与P型重掺杂衬底、N型重掺杂源区连接，所述漏极经第二接触孔金属与N型重掺杂漏区连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011259316.4A CN114497173B (zh) | 2020-11-12 | 2020-11-12 | 应用于射频功率放大的双埋沟rfldmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011259316.4A CN114497173B (zh) | 2020-11-12 | 2020-11-12 | 应用于射频功率放大的双埋沟rfldmos器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114497173A CN114497173A (zh) | 2022-05-13 |
| CN114497173B true CN114497173B (zh) | 2023-10-31 |
Family
ID=81491325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011259316.4A Active CN114497173B (zh) | 2020-11-12 | 2020-11-12 | 应用于射频功率放大的双埋沟rfldmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114497173B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07326739A (ja) * | 1994-05-31 | 1995-12-12 | Nippondenso Co Ltd | 絶縁ゲート型電界効果トランジスタ |
| US6225642B1 (en) * | 1998-04-20 | 2001-05-01 | United Silicon Inc. | Buried channel vertical double diffusion MOS device |
| CN101719515A (zh) * | 2009-11-03 | 2010-06-02 | 苏州远创达科技有限公司 | 栅下具有横向扩散埋层的ldmos器件 |
| CN102790090A (zh) * | 2012-07-20 | 2012-11-21 | 昆山华太电子技术有限公司 | 一种基于高k材料的ldmos器件 |
| CN103855210A (zh) * | 2012-12-03 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 射频横向双扩散场效应晶体管及其制造方法 |
| CN104992978A (zh) * | 2015-06-01 | 2015-10-21 | 电子科技大学 | 一种射频ldmos晶体管及其制造方法 |
| CN105845736A (zh) * | 2016-05-17 | 2016-08-10 | 昆山华太电子技术有限公司 | 一种ldmos器件结构及制作方法 |
| CN106571393A (zh) * | 2015-10-07 | 2017-04-19 | 爱思开海力士有限公司 | 具有沟槽绝缘场板和金属场板的横向高压集成器件 |
| CN111710719A (zh) * | 2020-06-23 | 2020-09-25 | 杰华特微电子（杭州）有限公司 | 横向双扩散晶体管及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE0302594D0 (sv) * | 2003-09-30 | 2003-09-30 | Infineon Technologies Ag | Vertical DMOS transistor device, integrated circuit, and fabrication method thereof |
| CN109830538B (zh) * | 2019-01-22 | 2022-08-16 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
-
2020
- 2020-11-12 CN CN202011259316.4A patent/CN114497173B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07326739A (ja) * | 1994-05-31 | 1995-12-12 | Nippondenso Co Ltd | 絶縁ゲート型電界効果トランジスタ |
| US6225642B1 (en) * | 1998-04-20 | 2001-05-01 | United Silicon Inc. | Buried channel vertical double diffusion MOS device |
| CN101719515A (zh) * | 2009-11-03 | 2010-06-02 | 苏州远创达科技有限公司 | 栅下具有横向扩散埋层的ldmos器件 |
| CN102790090A (zh) * | 2012-07-20 | 2012-11-21 | 昆山华太电子技术有限公司 | 一种基于高k材料的ldmos器件 |
| CN103855210A (zh) * | 2012-12-03 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 射频横向双扩散场效应晶体管及其制造方法 |
| CN104992978A (zh) * | 2015-06-01 | 2015-10-21 | 电子科技大学 | 一种射频ldmos晶体管及其制造方法 |
| CN106571393A (zh) * | 2015-10-07 | 2017-04-19 | 爱思开海力士有限公司 | 具有沟槽绝缘场板和金属场板的横向高压集成器件 |
| CN105845736A (zh) * | 2016-05-17 | 2016-08-10 | 昆山华太电子技术有限公司 | 一种ldmos器件结构及制作方法 |
| CN111710719A (zh) * | 2020-06-23 | 2020-09-25 | 杰华特微电子（杭州）有限公司 | 横向双扩散晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114497173A (zh) | 2022-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8575685B2 (en) | Buried field ring field effect transistor (BUF-FET) integrated with cells implanted with hole supply path | |
| US20170104097A1 (en) | Lateral high voltage integrated devices having trencn insulation field plates and metal field plates | |
| US11145755B2 (en) | Silicon carbide semiconductor component with edge termination structure | |
| CN109166924B (zh) | 一种横向mos型功率半导体器件及其制备方法 | |
| CN110600552B (zh) | 具有快速反向恢复特性的功率半导体器件及其制作方法 | |
| CN109065627A (zh) | 一种具有多晶硅岛的ldmos器件 | |
| US20150118810A1 (en) | Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path | |
| CN108807541A (zh) | 一种具有交错叉指式排列的浅槽隔离结构横向半导体器件 | |
| CN114464663B (zh) | 应用于射频放大的多层阱区ldmos器件及其制法 | |
| CN110534576B (zh) | 一种分裂栅4H-SiC VDMOS器件 | |
| CN108666364A (zh) | Rfldmos器件及制造方法 | |
| CN114122131A (zh) | 应用于射频放大的rfldmos器件及其制作方法 | |
| CN116598347B (zh) | 具有曲面栅极沟槽的SiC MOSFET元胞结构、器件及制备方法 | |
| CN113659009A (zh) | 体内异性掺杂的功率半导体器件及其制造方法 | |
| CN114551595B (zh) | 应用于射频放大的沟道掺杂调制rfldmos器件及制法 | |
| US20220352315A1 (en) | Semiconductor device and method for producing same | |
| CN105047716A (zh) | 射频ldmos器件及其制造方法 | |
| CN114497173B (zh) | 应用于射频功率放大的双埋沟rfldmos器件 | |
| CN104538441A (zh) | 射频ldmos器件及其制造方法 | |
| CN115528115A (zh) | 一种ldmos功率器件及其制备方法 | |
| CN113659008A (zh) | 具有电场钳位层的匀场器件及其制造方法和应用 | |
| CN212625593U (zh) | 应用于射频放大的rfldmos器件 | |
| CN115528110A (zh) | 具有可调电压的场板的ldmos器件 | |
| CN113555414A (zh) | 沟槽型碳化硅场效应晶体管及其制备方法 | |
| CN113809148A (zh) | 功率元件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 215000 10-1f, creative industry park, 328 Xinghu street, Suzhou Industrial Park, Jiangsu Province Applicant after: Suzhou Huatai Electronic Technology Co.,Ltd. Address before: 215000 10-1f, creative industry park, 328 Xinghu street, Suzhou Industrial Park, Jiangsu Province Applicant before: SUZHOU HUATAI ELECTRONIC TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |