CN104992978A - 一种射频ldmos晶体管及其制造方法 - Google Patents
一种射频ldmos晶体管及其制造方法 Download PDFInfo
- Publication number
- CN104992978A CN104992978A CN201510290509.9A CN201510290509A CN104992978A CN 104992978 A CN104992978 A CN 104992978A CN 201510290509 A CN201510290509 A CN 201510290509A CN 104992978 A CN104992978 A CN 104992978A
- Authority
- CN
- China
- Prior art keywords
- metal
- silica dioxide
- medium layer
- dioxide medium
- radio frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 101
- 238000005516 engineering process Methods 0.000 claims abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 7
- 238000007667 floating Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 13
- 238000009826 distribution Methods 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明属于半导体技术领域，特别涉及一种射频LDMOS晶体管及其制造方法。本发明的技术方案，主要为将传统的LDMOS法拉第罩设置为多段结构，分段后的金属相互独立，从而使靠近漏端处的金属块浮空，能够改善浮空后金属与其下面漂移区的电势差，从而降低靠近漏端边缘的电场峰值，提高击穿电压。本发明的有益效果为，能够有效改善N型轻掺杂漂移区的电场分布，使之更加均匀，从而可以在保持击穿电压不变条件下提高漂移区掺杂浓度，降低导通电阻。本发明尤其适用于射频LDMOS晶体管及其制造。
Description
技术领域
本发明属于半导体技术领域，特别涉及一种射频LDMOS晶体管及其制造方法。
背景技术
射频LDMOS(Laterally Double-Diffused Metal Oxide Semiconductors，横向双扩散晶体管)场效应晶体管是一种应用范围广的射频器件，具有线性度好、功率增益高、耐压高、匹配性能好、效率高和输出功率大等优点。广泛应用于无线通信、移动基站、卫星通信、雷达和导航等领域。
在大功率射频LDMOS器件应用中，一般希望器件具有大的击穿电压、大的输出功率和高的频率特性。在射频LDMOS设计过程中，这要求器件具有大的击穿电压、低的导通电阻和小的寄生参数。常规的射频LDMOS结构如图1所示。为了提高击穿电压，优化器件频率特性，增大输出功率，在漂移区上部采用法拉第罩是简单有效的方法。法拉第罩可以有效屏蔽寄生栅漏电容Cgd，从而有效提高器件的频率特性。射频LDMOS的击穿电压与截止频率存在折衷关系，传统的法拉第罩降低寄生电容Cgd，提高频率特性，同时也在法拉第罩靠近漏端边缘引入高电场，影响了器件的鲁棒性。
发明内容
本发明的目的，就是针对上述传统LDMOS器件中存在法拉第罩影响漂移区电场的问题，提出一种能优化漂移区电场的射频LDMOS晶体管。
本发明的技术方案：如图2所示，一种射频LDMOS晶体管，包括P+衬底1、位于P+衬底1下表面的金属电极14和位于P+衬底1上表面的P型外延层2；所述P型外延层2上层具有相互独立的P型阱区5和N-漂移区6，其远离N-漂移区6的一端具有P+sinker8；所述P型阱区5上层具有与P+sinker8相连的源极7；所述N-漂移区6上层远离P型阱区5的一端具有漏极9；所述P+sinker8的上表面及部分源极7的上表面具有源极金属12；所述漏极9的上表面具有漏极金属13；在源极金属12与漏极金属13之间具有二氧化硅介质层10；所述二氧化硅介质层10中具有由栅氧化层3和多晶硅栅4构成的栅极结构，所述栅氧化层3位于P型阱区5的上表面，多晶硅栅4位于栅氧化层3的上表面；位于栅极结构顶部及侧面的二氧化硅介质层10具有向上凸起的结构，凸起结构靠近漏极金属13的上表面及侧面具有金属层 11，所述金属层11在二氧化硅介质层10上表面向漏极金属13方向延伸形成法拉第罩；其特征在于，所述法拉第罩位于二氧化硅介质层10上表面部分的金属为多段结构。
本发明总的技术方案，通过将传统的法拉第罩位于二氧化硅介质层10上的部分分为多段，分段后的金属相互独立，从而使靠近漏端处的金属块浮空(不接任何电位)，能够改善浮空后金属与其下面漂移区的电势差，从而降低靠近漏端边缘的电场峰值，提高击穿电压。
进一步的，所述法拉第罩位于二氧化硅介质层10上表面部分的金属为3段结构，分别为第一金属层110、第二金属层111和第三金属层112；所述第一金属层110与位于二氧化硅介质层10凸起结构的侧面及上表面的金属相连；所述第二金属层111位于第一金属层110和第三金属层112之间。
进一步的，所述第一金属层110和第二金属层111之间的间距等于第二金属层111和第三金属层112之间的间距。
本发明还提供一种射频LDMOS晶体管的制造方法，其特征在于，包括以下步骤：
第一步：在P+衬底1上表面形成P型外延层2；
第二步：采用离子注入工艺，在P型外延层2的一侧通过离子注入形成P+sinker8；
第三步：在P型外延层2的上表面生长栅氧化层3，在栅氧化层3上表面淀积多晶硅，并采用刻蚀工艺刻蚀出多晶硅栅4，所述栅氧化层3与多晶硅栅4构成栅极结构；
第四步：采用离子注入工艺，在P型外延层2上层形成相互独立的P型阱区5和N-漂移区6，所述P型阱区5与P+sinker位于同一侧；
第五步：采用离子注入工艺，在P型阱区5上层形成与P+sinker侧面相连的源极7，在N-漂移区6中上层远离P型阱区5的一侧形成漏极9；
第六步：在器件上表面淀积二氧化硅介质层10，所述二氧化硅介质层10在栅极结构处形成凸起结构；
第七步：在二氧化硅介质层10上表面淀积金属层21；
第八步：采用刻蚀工艺对金属层进行刻蚀，在P+sinker8与部分源极7上表面形成源极金属12，在漏极9上表面形成漏极金属13，在二氧化硅介质层10凸起结构靠近漏极金属13的侧面、上表面及与该侧面相连的二氧化硅介质层10上表面形成法拉第罩；所述法拉第罩位 于二氧化硅介质层10上表面的金属部分分为3段。
本发明的有益效果为，能够有效改善N型轻掺杂漂移区的电场分布，使之更加均匀，从而可以在保持击穿电压不变条件下提高漂移区掺杂浓度，降低导通电阻；同时本发明的方法与传统结构器件制造方法相比，只需改变金属场板的刻蚀掩模版形状，不需要增加额外的工艺步骤。
附图说明
图1为传统的射频LDMOS结构示意图；
图2为本发明的射频LDMOS结构示意图；
图3为本发明的制造方法中在P+衬底上表面形成P型外延层后的结构示意图；
图4为本发明的制造方法中形成P+sinker后的结构示意图；
图5为本发明的制造方法中形成栅极结构后示意图；
图6为本发明的制造方法中在形成P型阱区和N-漂移区后的结构示意图；
图7为本发明的制造方法中淀积二氧化硅介质层后的结构示意图；
图8为本发明的制造方法中淀积金属层后的结构示意图；
图9为本发明的制造方法中将金属层分段后的结构示意图；
图10为常规结构与本发明结构仿真得到的击穿电压曲线示意图。
具体实施方式
下面结合附图对本发明进行详细的描述
如图2所示，本发明的一种射频LDMOS晶体管，包括P+衬底1、位于P+衬底1下表面的金属电极14和位于P+衬底1上表面的P型外延层2；所述P型外延层2上层具有相互独立的P型阱区5和N-漂移区6，其远离N-漂移区6的一端具有P+sinker8；所述P型阱区5上层具有与P+sinker8相连的源极7；所述N-漂移区6上层远离P型阱区5的一端具有漏极9；所述P+sinker8的上表面及部分源极7的上表面具有源极金属12；所述漏极9的上表面具有漏极金属13；在源极金属12与漏极金属13之间具有二氧化硅介质层10；所述二氧化硅介质层10中具有由栅氧化层3和多晶硅栅4构成的栅极结构，所述栅氧化层3位于P型阱区5的 上表面，多晶硅栅4位于栅氧化层3的上表面；位于栅极结构顶部及侧面的二氧化硅介质层10具有向上凸起的结构，凸起结构靠近漏极金属13的上表面及侧面具有金属层11，所述金属层11在二氧化硅介质层10上表面向漏极金属13方向延伸形成法拉第罩；所述法拉第罩位于二氧化硅介质层10上表面部分的金属为多段结构。
本发明还提供一种射频LDMOS晶体管的制造方法，其特征在于，包括以下步骤：
第一步：在P+衬底1上表面形成P型外延层2，如图3所示；
第二步：采用离子注入工艺，在P型外延层2的一侧通过离子注入形成P+sinker8，如图4所示；
第三步：在P型外延层2的上表面生长栅氧化层3，在栅氧化层3上表面淀积多晶硅，并采用刻蚀工艺刻蚀出多晶硅栅4，所述栅氧化层3与多晶硅栅4构成栅极结构，如图5所示；
第四步：采用离子注入工艺，在P型外延层2上层形成相互独立的P型阱区5和N-漂移区6，所述P型阱区5与P+sinker位于同一侧；
第五步：采用离子注入工艺，在P型阱区5上层形成与P+sinker侧面相连的源极7，在N-漂移区6中上层远离P型阱区5的一侧形成漏极9，如图6所示；
第六步：在器件上表面淀积二氧化硅介质层10，所述二氧化硅介质层10在栅极结构处形成凸起结构，如图7所示；
第七步：在二氧化硅介质层10上表面淀积金属层21，如图8所示；
第八步：采用刻蚀工艺对金属层进行刻蚀，在P+sinker8与部分源极7上表面形成源极金属12，在漏极9上表面形成漏极金属13，在二氧化硅介质层10凸起结构靠近漏极金属13的侧面、上表面及与该侧面相连的二氧化硅介质层10上表面形成法拉第罩；所述法拉第罩位于二氧化硅介质层10上表面的金属部分分为3段，如图9所示。
因此可得，与传统结构相比，本发明引入分段式金属场板，其特点是引入了第一金属场板110、第二金属场板111和第三金属场板112。其中，第一金属场板110通过金属引线连接至器件源极，屏蔽器件的栅漏寄生电容Cgd；第二金属场板111为浮空金属(浮空金属是指该金属场板不接任何电位，下文中的浮空金属均为此含义)，器件工作时在其两端产生较小的边缘峰值电场，使其下面的N-漂移区6的表面电场分布更加均匀；第三金属场板112为浮空金 属，在器件工作时电势大于零，能够降低其与下面漂移区的电势差，从而降低了第三金属场板112靠近漏端的边缘电场峰值，由于最大电场达到半导体的临界击穿电场便会发生击穿现象，因而降低电场峰值可以提高击穿电压。
对于不同N-漂移区6长度的射频LDMOS器件，调节分段式金属场板11的长度和间距，可以有效优化金属场板下方N-漂移区6电场，使电场分布更加均匀，从而可以提高击穿电压。另外，在保持击穿电压不变条件下本发明可以通过提高N-漂移区6掺杂浓度来降低器件的导通电阻。
图10是常规结构与本发明结构仿真得到的击穿电压曲线，横坐标是漏极电压Vd，纵坐标是漏极电流Id，仿真结果表明，采用分段式法拉第罩可以将击穿电压由75V提高至81V。另外，导通电阻也降低了13.6％。由此可见，本发明相对于传统结构的射频LDMOS器件具有更高的击穿电压和更低的导通电阻。
本发明在实际应用中可以根据实际需求改变器件分段式场板中金属场板的个数及金属场板间距。
Claims (5)
1.一种射频LDMOS晶体管，包括P+衬底(1)、位于P+衬底(1)下表面的金属电极(14)和位于P+衬底(1)上表面的P型外延层(2)；所述P型外延层(2)上层具有相互独立的P型阱区(5)和N-漂移区(6)，其远离N-漂移区(6)的一端具有P+sinker(8)；所述P型阱区(5)上层具有与P+sinker(8)相连的源极(7)；所述N-漂移区(6)上层远离P型阱区(5)的一端具有漏极(9)；所述P+sinker(8)的上表面及部分源极(7)的上表面具有源极金属(12)；所述漏极(9)的上表面具有漏极金属(13)；在源极金属(12)与漏极金属(13)之间具有二氧化硅介质层(10)；所述二氧化硅介质层(10)中具有由栅氧化层(3)和多晶硅栅(4)构成的栅极结构，所述栅氧化层(3)位于P型阱区(5)的上表面，多晶硅栅(4)位于栅氧化层(3)的上表面；位于栅极结构顶部及侧面的二氧化硅介质层(10)具有向上凸起的结构，凸起结构靠近漏极金属(13)的上表面及侧面具有金属层(11)，所述金属层(11)在二氧化硅介质层(10)上表面向漏极金属(13)方向延伸形成法拉第罩；其特征在于，所述法拉第罩位于二氧化硅介质层(10)上表面部分的金属为多段结构。
2.根据权利要求1所述的一种射频LDMOS晶体管，其特征在于，所述法拉第罩位于二氧化硅介质层(10)上表面部分的金属为3段结构，分别为第一金属层(110)、第二金属层(111)和第三金属层(112)；所述第一金属层(110)与位于二氧化硅介质层(10)凸起结构的侧面及上表面的金属相连；所述第二金属层(111)位于第一金属层(110)和第三金属层(112)之间。
3.根据权利要求2所述的一种射频LDMOS晶体管，其特征在于，所述第一金属层(110)和第二金属层(111)之间的间距等于第二金属层(111)和第三金属层(112)之间的间距。
4.根据权利要求3所述的一种射频LDMOS晶体管，其特征在于，所述第一金属层(110)和第二金属层(111)为浮空金属。
5.一种射频LDMOS晶体管的制造方法，其特征在于，包括以下步骤：
第一步：在P+衬底(1)上表面形成P型外延层(2)；
第二步：采用离子注入工艺，在P型外延层(2)的一侧通过离子注入形成P+sinker(8)；
第三步：在P型外延层(2)的上表面生长栅氧化层(3)，在栅氧化层(3)上表面淀积多晶硅，并采用刻蚀工艺刻蚀出多晶硅栅(4)，所述栅氧化层(3)与多晶硅栅(4)构成栅极结构；
第四步：采用离子注入工艺，在P型外延层(2)上层形成相互独立的P型阱区(5)和N-漂移区(6)，所述P型阱区(5)与P+sinker位于同一侧；
第五步：采用离子注入工艺，在P型阱区(5)上层形成与P+sinker侧面相连的源极(7)，在N-漂移区(6)中上层远离P型阱区(5)的一侧形成漏极(9)；
第六步：在器件上表面淀积二氧化硅介质层(10)，所述二氧化硅介质层(10)在栅极结构处形成凸起结构；
第七步：在二氧化硅介质层(10)上表面淀积金属层(21)；
第八步：采用刻蚀工艺对金属层进行刻蚀，在P+sinker(8)与部分源极(7)上表面形成源极金属(12)，在漏极(9)上表面形成漏极金属(13)，在二氧化硅介质层(10)凸起结构靠近漏极金属(13)的侧面、上表面及与该侧面相连的二氧化硅介质层(10)上表面形成法拉第罩；所述法拉第罩位于二氧化硅介质层(10)上表面的金属部分分为3段。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510290509.9A CN104992978B (zh) | 2015-06-01 | 2015-06-01 | 一种射频ldmos晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510290509.9A CN104992978B (zh) | 2015-06-01 | 2015-06-01 | 一种射频ldmos晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104992978A true CN104992978A (zh) | 2015-10-21 |
| CN104992978B CN104992978B (zh) | 2018-11-23 |
Family
ID=54304766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510290509.9A Expired - Fee Related CN104992978B (zh) | 2015-06-01 | 2015-06-01 | 一种射频ldmos晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104992978B (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105742365A (zh) * | 2016-04-14 | 2016-07-06 | 东莞电子科技大学电子信息工程研究院 | 射频ldmos晶体管及其制作方法 |
| CN107346788A (zh) * | 2016-05-06 | 2017-11-14 | 中航（重庆）微电子有限公司 | Resurf半导体器件及其制作方法 |
| CN107785423A (zh) * | 2016-08-30 | 2018-03-09 | 中芯国际集成电路制造(北京)有限公司 | 一种ldmos晶体管结构 |
| CN110718585A (zh) * | 2018-09-05 | 2020-01-21 | 成都芯源系统有限公司 | Ldmos器件及其制造方法 |
| CN111200006A (zh) * | 2018-11-19 | 2020-05-26 | 无锡华润上华科技有限公司 | 横向双扩散金属氧化物半导体场效应管及其制备方法 |
| CN111755417A (zh) * | 2019-03-27 | 2020-10-09 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN112750911A (zh) * | 2021-02-03 | 2021-05-04 | 南京邮电大学 | 一种三向电场可控的ldmos及其制备方法 |
| WO2021128355A1 (zh) * | 2019-12-27 | 2021-07-01 | 华为技术有限公司 | 横向扩散金属氧化物半导体晶体管及制造方法 |
| CN114497173A (zh) * | 2020-11-12 | 2022-05-13 | 苏州华太电子技术有限公司 | 应用于射频功率放大的双埋沟rfldmos器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1526575A2 (en) * | 2003-10-24 | 2005-04-27 | Infineon Technologies AG | Monolithically integrated circuit comprising a thin film resistor, and fabrication method thereof |
| CN101419985A (zh) * | 2008-12-01 | 2009-04-29 | 西安电子科技大学 | 绝缘栅型源场板异质结场效应晶体管 |
| CN102790088A (zh) * | 2012-07-20 | 2012-11-21 | 昆山华太电子技术有限公司 | 一个击穿电压可以调整rf-ldmos器件 |
-
2015
- 2015-06-01 CN CN201510290509.9A patent/CN104992978B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1526575A2 (en) * | 2003-10-24 | 2005-04-27 | Infineon Technologies AG | Monolithically integrated circuit comprising a thin film resistor, and fabrication method thereof |
| CN101419985A (zh) * | 2008-12-01 | 2009-04-29 | 西安电子科技大学 | 绝缘栅型源场板异质结场效应晶体管 |
| CN102790088A (zh) * | 2012-07-20 | 2012-11-21 | 昆山华太电子技术有限公司 | 一个击穿电压可以调整rf-ldmos器件 |
Non-Patent Citations (1)
| Title |
|---|
| 张文敏: ""RF LDMOS功率晶体管特性表征"", 《中国优秀硕士论文库信息科技辑》 * |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105742365A (zh) * | 2016-04-14 | 2016-07-06 | 东莞电子科技大学电子信息工程研究院 | 射频ldmos晶体管及其制作方法 |
| CN107346788A (zh) * | 2016-05-06 | 2017-11-14 | 中航（重庆）微电子有限公司 | Resurf半导体器件及其制作方法 |
| CN107346788B (zh) * | 2016-05-06 | 2020-04-28 | 华润微电子（重庆）有限公司 | Resurf半导体器件及其制作方法 |
| CN107785423B (zh) * | 2016-08-30 | 2021-05-07 | 中芯国际集成电路制造(北京)有限公司 | 一种ldmos晶体管结构 |
| CN107785423A (zh) * | 2016-08-30 | 2018-03-09 | 中芯国际集成电路制造(北京)有限公司 | 一种ldmos晶体管结构 |
| CN110718585A (zh) * | 2018-09-05 | 2020-01-21 | 成都芯源系统有限公司 | Ldmos器件及其制造方法 |
| WO2020103672A1 (zh) * | 2018-11-19 | 2020-05-28 | 无锡华润上华科技有限公司 | 横向双扩散金属氧化物半导体场效应管及其制备方法 |
| CN111200006A (zh) * | 2018-11-19 | 2020-05-26 | 无锡华润上华科技有限公司 | 横向双扩散金属氧化物半导体场效应管及其制备方法 |
| CN111755417A (zh) * | 2019-03-27 | 2020-10-09 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN111755417B (zh) * | 2019-03-27 | 2022-04-12 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| WO2021128355A1 (zh) * | 2019-12-27 | 2021-07-01 | 华为技术有限公司 | 横向扩散金属氧化物半导体晶体管及制造方法 |
| CN114497173A (zh) * | 2020-11-12 | 2022-05-13 | 苏州华太电子技术有限公司 | 应用于射频功率放大的双埋沟rfldmos器件 |
| CN114497173B (zh) * | 2020-11-12 | 2023-10-31 | 苏州华太电子技术股份有限公司 | 应用于射频功率放大的双埋沟rfldmos器件 |
| CN112750911A (zh) * | 2021-02-03 | 2021-05-04 | 南京邮电大学 | 一种三向电场可控的ldmos及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104992978B (zh) | 2018-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104992978A (zh) | 一种射频ldmos晶体管及其制造方法 | |
| CN109461774B (zh) | 一种含高介电系数介质块的hemt器件 | |
| CN111524976B (zh) | 一种低栅电荷的功率mos器件及其制造方法 | |
| CN110649096B (zh) | 一种高压n沟道HEMT器件 | |
| CN103579313A (zh) | 提高高压ldmos器件击穿电压的结构 | |
| CN102610641B (zh) | 高压ldmos器件及其制造方法 | |
| CN107680996A (zh) | 横向功率器件 | |
| CN101719515B (zh) | 栅下具有横向扩散埋层的ldmos器件 | |
| CN104835836A (zh) | 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管 | |
| CN105742365A (zh) | 射频ldmos晶体管及其制作方法 | |
| CN105140288B (zh) | 射频ldmos器件 | |
| CN104659091A (zh) | Ldmos器件及制造方法 | |
| CN105244376A (zh) | 一种增强型AlGaN/GaN高电子迁移率晶体管 | |
| CN103035722B (zh) | 射频ldmos器件及制造方法 | |
| CN110649097A (zh) | 一种高压p沟道HEMT器件 | |
| CN104752500A (zh) | 射频ldmos器件及工艺方法 | |
| CN106972060B (zh) | 半导体功率器件 | |
| CN108511527A (zh) | 具有电荷补偿块的垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN104538441B (zh) | 射频ldmos器件及其制造方法 | |
| CN110676305A (zh) | 具有低栅电荷特性的垂直沟道器件及制造方法 | |
| CN104269436A (zh) | 采用两种性质的本征应变膜的应变ldmos器件 | |
| CN105185827A (zh) | 一种AlGaN/GaN高电子迁移率功率半导体器件 | |
| CN104600098A (zh) | 一种n型射频横向双扩散金属氧化物半导体器件 | |
| CN104966732A (zh) | GaAs基pHEMT器件及其制备方法 | |
| CN104409500A (zh) | 射频ldmos及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181123 Termination date: 20200601 |