CN104538441B - 射频ldmos器件及其制造方法 - Google Patents
射频ldmos器件及其制造方法 Download PDFInfo
- Publication number
- CN104538441B CN104538441B CN201410315116.4A CN201410315116A CN104538441B CN 104538441 B CN104538441 B CN 104538441B CN 201410315116 A CN201410315116 A CN 201410315116A CN 104538441 B CN104538441 B CN 104538441B
- Authority
- CN
- China
- Prior art keywords
- region
- ion implanted
- implanted region
- polysilicon gate
- radio frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 132
- 229920005591 polysilicon Polymers 0.000 claims abstract description 132
- 230000015556 catabolic process Effects 0.000 claims abstract description 20
- 230000005684 electric field Effects 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 87
- 229910052710 silicon Inorganic materials 0.000 claims description 87
- 239000010703 silicon Substances 0.000 claims description 87
- 239000000758 substrate Substances 0.000 claims description 58
- 238000000407 epitaxy Methods 0.000 claims description 41
- 238000002513 implantation Methods 0.000 claims description 38
- 239000002019 doping agent Substances 0.000 claims description 14
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 13
- 229910052785 arsenic Inorganic materials 0.000 claims description 13
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 13
- 239000000203 mixture Substances 0.000 claims description 13
- 229910052698 phosphorus Inorganic materials 0.000 claims description 13
- 239000011574 phosphorus Substances 0.000 claims description 13
- 238000002347 injection Methods 0.000 claims description 12
- 239000007924 injection Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 7
- 238000000926 separation method Methods 0.000 claims description 6
- 230000033228 biological regulation Effects 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 description 150
- 238000004088 simulation Methods 0.000 description 10
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 9
- 238000009826 distribution Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003623 enhancer Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种射频LDMOS器件，漂移区为由离子注入区一和离子注入区二组成的非均匀结构，离子注入区一和多晶硅栅自对准，离子注入区二由光刻定义且和多晶硅栅相隔一段距离；离子注入区一和二的交叠区具有较大掺杂浓度能够提高器件的驱动电流、降低器件的导通电阻；离子注入区一的较低的掺杂浓度能使多晶硅栅边缘位置处的电场强度降低，提高器件的击穿电压、降低器件在多晶硅栅边缘位置处的热载流子注入能力并提高器件的鲁棒性；离子注入区二的较低的掺杂浓度和较深的深度能降低器件的输出电容。本发明还公开了一种射频LDMOS器件的制造方法。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种射频(RF)横向场效应晶体管(LDMOS)器件；本发明还涉及一种射频LDMOS器件的制造方法。
背景技术
随着3G时代的到来，通讯领域越来越多的要求更大功率的RF器件的开发。射频横向双扩散场效应晶体管，由于其具有非常高的输出功率，早在上世纪90年代就已经被广泛应用于手提式无线基站功率放大中，其应用频率为900MHz～3.8GHz。RFLDMOS与传统的硅基双极晶体管相比，具有更好的线性度，更高的功率和增益。如今，RFLDMOS比双极管，以及GaAs器件更受欢迎。
如图1所示，是现有射频LDMOS器件的结构示意图，以N型器件为例，现有射频LDMOS器件包括：P型重掺杂即P+掺杂的硅衬底13；P型轻掺杂的硅外延层2；P型阱区的沟道区3；N型轻掺杂的漂移区(LDD)4，形成于硅外延层2中；栅介质层5和多晶硅栅6；N型重掺杂即N+掺杂的源区7a、漏区7b；P+掺杂的衬底引出区8；深接触孔9，由填充于深槽中的金属或重掺杂的多晶硅组成即所述深接触孔9为金属塞或多晶硅塞，深槽穿过衬底引出区8、沟道区3和硅外延层3并进入到硅衬底1中，深接触孔9将衬底引出区8、沟道区3和硅外延层3和硅衬底1电连接。屏蔽介质层10和法拉第屏蔽层11，覆盖在多晶硅栅6的漏端的侧面和顶面上。现有结构中，在漏端的轻掺杂的漂移区4能使器件具有较大的击穿电压(BV)，同时由于其漂移区浓度较淡，使其具有较大的导通电阻(Rdson)。法拉第屏蔽层的作用是降低反馈的栅漏电容(Cgd)，同时由于其在应用中处于零电位，可以起到场版的作用，降低表面电场，从而增大器件的击穿电压，并且能够起到抑制热载流子注入的作用。
一般情况下，为了满足器件在更高频率下面工作，要求更低的输出电容Coss，对射频LDMOS器件的RDSON和Coss的要求都更高。要RDSON保持较低时，需要尽可能提高漂移区4的掺杂浓度，但这可能会造成漏区7b端加高压时漂移区4不能全耗尽而引起击穿电压下降。另外制约Coss下降的主要因素是漂移区4到硅衬底1的结电容，如漂移区4浓度提高，也会增加该结电容，同样不利于Coss的下降。因此，RDSON和Coss两项参数相互制约，现有器件结构不能通过增加漂移区的浓度来使两者同时都降低，所以现有射频LDMOS的器件特性难以达到优异性能。
发明内容
本发明所要解决的技术问题是提供一种射频LDMOS器件，能降低器件的源漏导通电阻、提高器件的饱和电流、能提高器件的鲁棒性(Ruggedness)，还能同时降低器件低电位时的输出电容。为此，本发明还提供一种射频LDMOS器件的制造方法。
为解决上述技术问题，本发明提供的射频LDMOS器件包括：
第一导电类型重掺杂的硅衬底。
第一导电类型掺杂的硅外延层，该硅外延层形成于所述硅衬底表面上。
多晶硅栅，所述多晶硅栅和所述硅外延层间隔离有栅介质层，所述多晶硅栅由形成于所述硅外延层上方的多晶硅经过光刻刻蚀后形成。
沟道区，由在所述硅外延层中进行离子注入并推阱形成的第一导电类型阱区组成，所述沟道区的离子注入区和所述多晶硅栅的第一侧边缘自对准，所述沟道区推阱后延伸到所述多晶硅栅的底部，被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道。
漂移区，由第二导电类型掺杂的离子注入区一和第二导电类型掺杂的离子注入区二组成；所述离子注入区一的第一侧边缘和所述多晶硅栅的第二侧边缘自对准，所述离子注入区一的第二侧边缘向漏区方向延伸；所述离子注入区二的区域位置由光刻定义，所述离子注入区二的第一侧边缘和所述多晶硅栅的第二侧边缘相隔一段距离，所述离子注入区二的第二侧边缘向所述漏区方向延伸；所述离子注入区二的深度大于等于所述离子注入区一的深度、所述离子注入区二的注入剂量小于等于所述离子注入区一的注入剂量。
在所述离子注入区二的第一侧和第二侧之间的横向区域内且在所述离子注入区一的深度范围内所述离子注入区一和所述离子注入区二形成交叠区；在所述离子注入区一的第一侧和所述离子注入区二的第一侧之间为由所述离子注入区一组成的区域一；在所述交叠区的底部为由所述离子注入区二组成的区域二；通过调节所述交叠区的掺杂浓度、深度以及所述交叠区和所述多晶硅栅的第二侧之间的距离调节射频LDMOS器件的驱动电流，所述交叠区的掺杂浓度越大、深度越深、所述射频LDMOS器件的驱动电流越大、导通电阻越低，所述交叠区和所述多晶硅栅的第二侧之间的距离越小、所述射频LDMOS器件的驱动电流越大、导通电阻越低；通过调节所述区域一的掺杂浓度和深度来满足所述射频LDMOS器件的击穿电压的需求，降低所述区域一的掺杂浓度或增加所述区域一的深度能提高所述射频LDMOS器件的击穿电压以及降低所述多晶硅栅的第二侧下方硅表面电场强度；通过调节所述区域二的掺杂浓度调节所述射频LDMOS器件的输出电容，所述区域二的掺杂浓度越低，所述射频LDMOS器件的输出电容越小。
源区，由形成于所述沟道区中的第二导电类型重掺杂区组成，所述源区和所述多晶硅栅的第一侧自对准。
漏区，由形成于所述漂移区中的第二导电类型重掺杂区组成，所述漏区和所述多晶硅栅的第二侧相隔一横向距离。
法拉第屏蔽层，覆盖在所述多晶硅栅的第二侧的侧面和顶面上、且所述法拉第屏蔽层和所述多晶硅栅之间隔离有屏蔽介质层。
衬底引出区，由形成于所述沟道区中的第一导电类型重掺杂区组成，所述衬底引出区和所述源区接触。
深接触孔，由填充于深槽中的金属或重掺杂的多晶硅组成，所述深槽穿过所述衬底引出区、所述沟道区和所述硅外延层并进入到所述硅衬底中，所述深接触孔将所述衬底引出区、所述沟道区、所述硅外延层和所述硅衬底电连接。
进一步的改进是，所述射频LDMOS器件为N型器件，所述第一导电类型为P型，所述第二导电类型为N型。
进一步的改进是，所述离子注入区一的注入杂质为磷或者砷，注入能量为50keV～200keV，注入剂量为1e12cm-2～1e13cm-2；所述离子注入区二的注入杂质为磷或者砷，注入能量为100keV～500keV，注入剂量为1e12cm-2～5e12cm-2，所述离子注入区二的第一侧和所述多晶硅栅的第二侧之间的距离为0.1μm～1.5μm。
进一步的改进是，所述射频LDMOS器件为P型器件，所述第一导电类型为N型，所述第二导电类型为P型。
进一步的改进是，所述漏区位于所述离子注入区二中；或者所述离子注入区一的第二侧比所述离子注入区二的第二侧更加远离所述多晶硅栅的第二侧，所述漏区位于所述离子注入区一的第二侧和所述离子注入区二的第二侧之间的所述离子注入区一中。
为解决上述技术问题，本发明提供的射频LDMOS器件的制造方法包括如下步骤：
步骤一、在第一导电类型重掺杂的硅衬底表面上外延生长形成第一导电类型掺杂的硅外延层。
步骤二、在所述硅外延层表面生长栅介质层、在所述栅介质层表面淀积多晶硅，采用光刻刻蚀工艺对所述多晶硅进行刻蚀形成多晶硅栅。
步骤三、进行第一次第二导电类型离子注入形成离子注入区一，所述离子注入区一的第一侧边缘和所述多晶硅栅的第二侧边缘自对准，所述离子注入区一的第二侧边缘向漏区方向延伸。
步骤四、进行第二次第二导电类型离子注入形成离子注入区二，所述离子注入区二的所述离子注入区二的区域位置由光刻工艺定义，所述离子注入区二的第一侧边缘和所述多晶硅栅的第二侧边缘相隔一段距离，所述离子注入区二的第二侧边缘向所述漏区方向延伸。
由所述离子注入区一和所述离子注入区二组成漂移区；所述离子注入区二的深度大于等于所述离子注入区一的深度、所述离子注入区二的注入剂量小于等于所述离子注入区一的注入剂量。
在所述离子注入区二的第一侧和第二侧之间的横向区域内且在所述离子注入区一的深度范围内所述离子注入区一和所述离子注入区二形成交叠区；在所述离子注入区一的第一侧和所述离子注入区二的第一侧之间为由所述离子注入区一组成的区域一；在所述交叠区的底部为由所述离子注入区二组成的区域二；通过调节所述交叠区的掺杂浓度、深度以及所述交叠区和所述多晶硅栅的第二侧之间的距离调节射频LDMOS器件的驱动电流，所述交叠区的掺杂浓度越大、深度越深、所述射频LDMOS器件的驱动电流越大、导通电阻越低，所述交叠区和所述多晶硅栅的第二侧之间的距离越小、所述射频LDMOS器件的驱动电流越大、导通电阻越低；通过调节所述区域一的掺杂浓度和深度来满足所述射频LDMOS器件的击穿电压的需求，降低所述区域一的掺杂浓度或增加所述区域一的深度能提高所述射频LDMOS器件的击穿电压以及降低所述多晶硅栅的第二侧下方硅表面电场强度；通过调节所述区域二的掺杂浓度调节所述射频LDMOS器件的输出电容，所述区域二的掺杂浓度越低，所述射频LDMOS器件的输出电容越小。
步骤五、在所述硅外延层的选定区域中的进行第一导电类型离子注入并推阱形成第一导电类型阱区，由该第一导电类型阱区组成沟道区，形成所述沟道区的选定区域由光刻工艺定义，所述沟道区的离子注入区和所述多晶硅栅的第一侧边缘自对准，所述沟道区推阱后延伸到所述多晶硅栅的底部，被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道。
步骤六、进行第二导电类型重掺杂离子注入形成源区和漏区，所述源区位于所述沟道区中且所述源区和所述多晶硅栅的第一侧自对准；所述漏区位于所述漂移区中且所述漏区和所述多晶硅栅的第二侧相隔一横向距离。
步骤七、进行第一导电类型重掺杂离子注入形成衬底引出区，所述衬底引出区位于所述沟道区中且所述衬底引出区和所述源区接触。
步骤八、在所述硅衬底正面淀积屏蔽介质层，所述屏蔽介质层覆盖所述多晶硅栅的顶面和侧面表面以及所述多晶硅栅外的所述硅外延层表面。
步骤九、在所述屏蔽介质层表面淀积法拉第屏蔽层。
步骤十、采用干法刻蚀工艺对所述法拉第屏蔽层进行刻蚀，刻蚀后所述法拉第屏蔽层覆盖在所述多晶硅栅的第二侧的侧面和顶面上。
步骤十一、进行深槽刻蚀，所述深槽穿过所述衬底引出区、所述沟道区和所述硅外延层并进入到所述硅衬底中；在所述深槽中填充金属或重掺杂的多晶硅形成所述深接触孔，所述深接触孔将所述衬底引出区、所述沟道区、所述硅外延层和所述硅衬底电连接。
进一步的改进是，所述射频LDMOS器件为N型器件，所述第一导电类型为P型，所述第二导电类型为N型。
进一步的改进是，步骤三中所述离子注入区一的注入杂质为磷或者砷，注入能量为50keV～200keV，注入剂量为1e12cm-2～1e13cm-2；步骤四中所述离子注入区二的注入杂质为磷或者砷，注入能量为100keV～500keV，注入剂量为1e12cm-2～5e12cm-2，所述离子注入区二的第一侧和所述多晶硅栅的第二侧之间的距离为0.1μm～1.5μm。
进一步的改进是，所述射频LDMOS器件为P型器件，所述第一导电类型为N型，所述第二导电类型为P型。
进一步的改进是，所述漏区位于所述离子注入区二中；或者所述离子注入区一的第二侧比所述离子注入区二的第二侧更加远离所述多晶硅栅的第二侧，所述漏区位于所述离子注入区一的第二侧和所述离子注入区二的第二侧之间的所述离子注入区一中。
本发明的漂移区通过采用两次注入形成的离子注入区一和二组成，离子注入区一和多晶硅栅自对准，离子注入区二由光刻定义且和多晶硅栅相隔一段距离；本发明利用离子注入区一和二的交叠区具有较大掺杂浓度的特点能够提高器件的驱动电流、降低器件的导通电阻；由于多晶硅栅边缘位置处的漂移区的电场强度对器件的击穿电压影响较大，本发明能通过对离子注入区一的掺杂浓度和深度的调节能使多晶硅栅边缘位置处的电场强度降低，从而提高器件的击穿电压、降低器件在多晶硅栅边缘位置处的热载流子注入能力；本发明还能在保证器件的击穿电压的条件下，通过缩小交叠区和多晶硅栅的第二侧之间的距离来提高器件的驱动电流越大、降低器件的导通电阻；本发明的离子注入区二的注入深度大于等于离子注入一,离子注入区二的注入剂量小于等于离子注入区一的注入剂量，通过调节位于交叠区的底部的离子注入区二的掺杂浓度能调节器件的输出电容，通过降低离子注入区二的掺杂浓度能够降低器件的输出电容。
总之，本发明的漂移区的设置能降低器件的源漏导通电阻、提高器件的饱和电流，还能提高降低多晶硅栅边缘的电场强度、提高器件的击穿电压和降低器件在多晶硅栅边缘位置处的热载流子注入效应，能提高器件的鲁棒性，还能同时降低器件低电位时的输出电容。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有射频LDMOS器件的结构示意图；
图2是本发明实施例射频LDMOS器件的结构示意图；
图3A是现有射频LDMOS器件的半导体工艺模拟以及器件模拟工具(TechnologyComputer Aided Design，TCAD)器件模拟图；
图3B是本发明实施例射频LDMOS器件的TCAD器件模拟图；
图3C是本发明实施例和现有射频LDMOS器件的TCAD模拟的在工作偏压下的漂移区表面电场分布曲线图；
图3D是本发明实施例和现有射频LDMOS器件的TCAD模拟的器件导通时总电流分布图；
图4A-图4C是本发明实施例方法各步骤中射频LDMOS器件的结构示意图。
具体实施方式
如图2所示，是本发明实施例射频LDMOS器件的结构示意图；本发明实施例射频LDMOS器件以N型器件为例进行说明，本发明实施例射频LDMOS器件包括：
P型重掺杂的硅衬底101。硅衬底1的掺杂浓度大于1e20cm-3。
P型掺杂的硅外延层102，该硅外延层102形成于所述硅衬底101表面上。硅外延层2的掺杂浓度范围1×1014cm-3至1×1016cm-3，厚度为1μm～10μm。
多晶硅栅5，所述多晶硅栅5和所述硅外延层102间隔离有栅介质层4，所述多晶硅栅5由形成于所述硅外延层102上方的多晶硅经过光刻刻蚀后形成。较佳为，栅介质层5为热氧化工艺形成的氧化硅层。
沟道区107，由在所述硅外延层102中进行离子注入并推阱形成的P型阱区组成，所述沟道区107的离子注入区和所述多晶硅栅5的第一侧边缘自对准，所述沟道区107推阱后延伸到所述多晶硅栅5的底部，被所述多晶硅栅5覆盖的所述沟道区107表面用于形成沟道。
漂移区，由N型掺杂的离子注入区一103和N型掺杂的离子注入区二106组成；所述离子注入区一103的第一侧边缘和所述多晶硅栅5的第二侧边缘自对准，所述离子注入区一103的第二侧边缘向漏区108b方向延伸；所述离子注入区二106的区域位置由光刻定义，所述离子注入区二106的第一侧边缘和所述多晶硅栅5的第二侧边缘相隔一段距离，所述离子注入区二106的第二侧边缘向所述漏区108b方向延伸；所述离子注入区二106的深度大于等于所述离子注入区一103的深度、所述离子注入区二106的注入剂量小于等于所述离子注入区一103的注入剂量。
在所述离子注入区二106的第一侧和第二侧之间的横向区域内且在所述离子注入区一103的深度范围内所述离子注入区一103和所述离子注入区二106形成交叠区；在所述离子注入区一103的第一侧和所述离子注入区二106的第一侧之间为由所述离子注入区一103组成的区域一；在所述交叠区的底部为由所述离子注入区二106组成的区域二；通过调节所述交叠区的掺杂浓度、深度以及所述交叠区和所述多晶硅栅5的第二侧之间的距离调节射频LDMOS器件的驱动电流，所述交叠区的掺杂浓度越大、深度越深、所述射频LDMOS器件的驱动电流越大、导通电阻越低，所述交叠区和所述多晶硅栅5的第二侧之间的距离越小、所述射频LDMOS器件的驱动电流越大、导通电阻越低；通过调节所述区域一的掺杂浓度和深度来满足所述射频LDMOS器件的击穿电压的需求，降低所述区域一的掺杂浓度或增加所述区域一的深度能提高所述射频LDMOS器件的击穿电压以及降低所述多晶硅栅的第二侧下方硅表面电场强度；通过调节所述区域二的掺杂浓度调节所述射频LDMOS器件的输出电容，所述区域二的掺杂浓度越低，所述射频LDMOS器件的输出电容越小；同时降低所述区域一的掺杂浓度也能进一步的降低器件的输出电容。
较佳为，所述离子注入区一103的注入杂质为磷或者砷，注入能量为50keV～200keV，注入剂量为1e12cm-2～1e13cm-2；所述离子注入区二106的注入杂质为磷或者砷，注入能量为100keV～500keV，注入剂量为1e12cm-2～5e12cm-2，所述离子注入区二106的第一侧和所述多晶硅栅5的第二侧之间的距离为0.1μm～1.5μm。
源区108a，由形成于所述沟道区107中的N型重掺杂区组成，所述源区108a和所述多晶硅栅5的第一侧自对准。
漏区108b，由形成于所述漂移区中的N型重掺杂区组成，所述漏区108b和所述多晶硅栅5的第二侧相隔一横向距离。所述漏区108b能被所述离子注入区二106包住、或者离开一段距离；包住时，所述漏区108b位于所述离子注入区二106中；离开一段距离时，所述离子注入区一103的第二侧比所述离子注入区二106的第二侧更加远离所述多晶硅栅5的第二侧，所述漏区108b位于所述离子注入区一103的第二侧和所述离子注入区二106的第二侧之间的所述离子注入区一103中。
法拉第屏蔽层112，覆盖在所述多晶硅栅5的第二侧的侧面和顶面上、且所述法拉第屏蔽层112和所述多晶硅栅5之间隔离有屏蔽介质层111。
衬底引出区109，由形成于所述沟道区107中的P型重掺杂区组成，所述衬底引出区109和所述源区108a接触。
深接触孔110，由填充于深槽中的金属或重掺杂的多晶硅组成即所述深接触孔110为一金属塞或一多晶硅塞。所述深槽穿过所述衬底引出区109、所述沟道区107和所述硅外延层102并进入到所述硅衬底101中，所述深接触孔110将所述衬底引出区109、所述沟道区107、所述硅外延层102和所述硅衬底101电连接。
上述是以N型射频LDMOS器件为例进行说明，将掺杂类型进行PN互换即可得到P型射频LDMOS器件的结构，这里不再做详细说明。
为例验证本发明实施例器件的性能，能采用TCAD仿真软件对本发明实施例RFLDMOS器件和现有器件进行仿真比较，如图3A所示，是现有射频LDMOS器件的TCAD器件模拟图；如图3B所示，是本发明实施例射频LDMOS器件的TCAD器件模拟图；图3A中可以看出，现有器件的漂移区为均匀掺杂结构；图3B中本发明实施例的器件的漂移区通过两次离子注入形成具有非具有掺杂结构，虚线框201对应于区域一、虚线框202对应于区域二、虚线框203对应于交叠区；区域一靠近多晶硅栅部分掺杂较淡，使得这个PN结电容小于相应的现有RFLDMOS的结电容。区域二比现有漂移区的掺杂浓度要低、结深要深，使得这个由区域二和硅衬底之间形成的纵向的PN结电容也小于相应的现有RFLDMOS器件的结电容；所以本发明实施例器件的输出电容能得到降低。交叠区具有结深较浅、且具有较浓的掺杂浓度，能够增加器件的电流驱动能力，提高饱和电流，降低导通电阻。
如图3C所示，是本发明实施例和现有射频LDMOS器件的TCAD模拟的在工作偏压下的漂移区表面电场分布曲线图；曲线204对应现有射频LDMOS器件的曲线、曲线205对应于本发明实施例器件的曲线；曲线204和205中的第一个峰值为栅边缘下方电场，第二个峰值为法拉第屏蔽层边缘下方电场，从图3C中可以看出，本发明实施例的结构多晶硅栅下方电场比较低，因此本发明的器件能够改善抗热载流子注入(HCI)效应，并能抑制寄生的三极管导通，从而提高器件的可靠性。
如图3D所示，是本发明实施例和现有射频LDMOS器件的TCAD模拟的器件导通时总电流分布图；曲线206对应现有射频LDMOS器件的曲线、曲线207对应于本发明实施例器件的曲线；从图中可以看出其分布与漂移区掺杂浓度分布成正比，本发明实施例的电流分布相对于现有RFLDMOS较为理想，靠近多晶硅栅电流低，离开多晶硅栅电流高。
如图4A至图4C所示，是本发明实施例方法各步骤中射频LDMOS器件的结构示意图。以N型器件为例，本发明实施例射频LDMOS器件的制造方法包括如下步骤：
步骤一、如图4A所示，在P型重掺杂的硅衬底101表面上外延生长形成P型掺杂的硅外延层102。较佳为，硅衬底1的掺杂浓度大于1e20cm-3。硅外延层2的掺杂浓度范围1×1014cm-3至1×1016cm-3，厚度为1μm～10μm。
步骤二、如图4B所示，在所述硅外延层102表面生长栅介质层4、在所述栅介质层4表面淀积多晶硅，采用光刻刻蚀工艺对所述多晶硅进行刻蚀形成多晶硅栅5，其中所述多晶硅栅5的位置由光刻胶图形301定义。较佳为，栅介质层5为热氧化工艺形成的氧化硅层。
步骤三、如图4B所示，在保留所述光刻胶图形3的条件下进行第一次N型离子注入形成离子注入区一103，所述离子注入区一103的第一侧边缘和所述多晶硅栅5的第二侧边缘自对准，所述离子注入区一103的第二侧边缘向漏区108b方向延伸。在所述多晶硅栅5的第一侧的所述硅外延层102也同时注入了所述离子注入区一103，该区域位置位于源端，后续会形成P型掺杂结构。
步骤四、如图4C所示，进行第二次N型离子注入形成离子注入区二106，所述离子注入区二106的所述离子注入区二106的区域位置由光刻工艺定义，所述离子注入区二106的第一侧边缘和所述多晶硅栅5的第二侧边缘相隔一段距离，所述离子注入区二106的第二侧边缘向所述漏区108b方向延伸。
由所述离子注入区一103和所述离子注入区二106组成漂移区；所述离子注入区二106的深度大于等于所述离子注入区一103的深度、所述离子注入区二106的注入剂量小于等于所述离子注入区一103的注入剂量。
在所述离子注入区二106的第一侧和第二侧之间的横向区域内且在所述离子注入区一103的深度范围内所述离子注入区一103和所述离子注入区二106形成交叠区；在所述离子注入区一103的第一侧和所述离子注入区二106的第一侧之间为由所述离子注入区一103组成的区域一；在所述交叠区的底部为由所述离子注入区二106组成的区域二；通过调节所述交叠区的掺杂浓度、深度以及所述交叠区和所述多晶硅栅5的第二侧之间的距离调节射频LDMOS器件的驱动电流，所述交叠区的掺杂浓度越大、深度越深、所述射频LDMOS器件的驱动电流越大、导通电阻越低，所述交叠区和所述多晶硅栅5的第二侧之间的距离越小、所述射频LDMOS器件的驱动电流越大、导通电阻越低；通过调节所述区域一的掺杂浓度和深度来满足所述射频LDMOS器件的击穿电压的需求，降低所述区域一的掺杂浓度或增加所述区域一的深度能提高所述射频LDMOS器件的击穿电压以及降低所述多晶硅栅的第二侧下方硅表面电场强度；通过调节所述区域二的掺杂浓度调节所述射频LDMOS器件的输出电容，所述区域二的掺杂浓度越低，所述射频LDMOS器件的输出电容越小；同时降低所述区域一的掺杂浓度也能进一步的降低器件的输出电容。
较佳为，所述离子注入区一103的注入杂质为磷或者砷，注入能量为50keV～200keV，注入剂量为1e12cm-2～1e13cm-2；所述离子注入区二106的注入杂质为磷或者砷，注入能量为100keV～500keV，注入剂量为1e12cm-2～5e12cm-2，所述离子注入区二106的第一侧和所述多晶硅栅5的第二侧之间的距离为0.1μm～1.5μm。
步骤五、如图2所示，在所述硅外延层102的选定区域中的进行P型离子注入并推阱形成P型阱区，由该P型阱区组成沟道区107，形成所述沟道区107的选定区域由光刻工艺定义，所述沟道区107的离子注入区和所述多晶硅栅5的第一侧边缘自对准，所述沟道区107推阱后延伸到所述多晶硅栅5的底部，被所述多晶硅栅5覆盖的所述沟道区107表面用于形成沟道。较佳为，沟道区107的离子注入的注入杂质为硼，注入能量为30keV～300keV，注入剂量为1e12cm-2～2e14cm-2。
步骤六、进行N型重掺杂离子注入形成源区108a和漏区108b，所述源区108a位于所述沟道区107中且所述源区108a和所述多晶硅栅5的第一侧自对准；所述漏区108b位于所述漂移区中且所述漏区108b和所述多晶硅栅5的第二侧相隔一横向距离。所述漏区108b能被所述离子注入区二106包住、或者离开一段距离；包住时，所述漏区108b位于所述离子注入区二106中；离开一段距离时，所述离子注入区一103的第二侧比所述离子注入区二106的第二侧更加远离所述多晶硅栅5的第二侧，所述漏区108b位于所述离子注入区一103的第二侧和所述离子注入区二106的第二侧之间的所述离子注入区一103中。
较佳为，所述源区108a和所述漏区108b的离子注入区的注入杂质为磷或者砷，注入能量为大于0keV小于等于200keV，注入剂量为1e13cm-2～1e16cm-2。
步骤七、进行P型重掺杂离子注入形成衬底引出区109，所述衬底引出区109位于所述沟道区107中且所述衬底引出区109和所述源区108a接触。所述衬底引出区109的离子注入区的注入杂质为硼或者二氟化硼，注入能量为大于0keV小于等于100keV，注入剂量为1e13cm-2～1e16cm-2。
步骤八、在所述硅衬底101正面淀积屏蔽介质层111，所述屏蔽介质层111覆盖所述多晶硅栅5的顶面和侧面表面以及所述多晶硅栅5外的所述硅外延层102表面。较佳为，所述屏蔽介质层111为氧化硅层。
步骤九、在所述屏蔽介质层111表面淀积法拉第屏蔽层112。较佳为，所述法拉第屏蔽层112为一金属层。
步骤十、采用干法刻蚀工艺对所述法拉第屏蔽层112进行刻蚀，刻蚀后所述法拉第屏蔽层112覆盖在所述多晶硅栅5的第二侧的侧面和顶面上。
步骤十一、进行深槽刻蚀，所述深槽穿过所述衬底引出区109、所述沟道区107和所述硅外延层102并进入到所述硅衬底101中；在所述深槽中填充金属或重掺杂的多晶硅形成所述深接触孔110，所述深接触孔110将所述衬底引出区109、所述沟道区107、所述硅外延层102和所述硅衬底101电连接。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (10)
1.一种射频LDMOS器件，其特征在于，包括：
第一导电类型重掺杂的硅衬底；
第一导电类型掺杂的硅外延层，该硅外延层形成于所述硅衬底表面上；
多晶硅栅，所述多晶硅栅和所述硅外延层间隔离有栅介质层，所述多晶硅栅由形成于所述硅外延层上方的多晶硅经过光刻刻蚀后形成；
沟道区，由在所述硅外延层中进行离子注入并推阱形成的第一导电类型阱区组成，所述沟道区的离子注入区和所述多晶硅栅的第一侧边缘自对准，所述沟道区推阱后延伸到所述多晶硅栅的底部，被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道；
漂移区，由第二导电类型掺杂的离子注入区一和第二导电类型掺杂的离子注入区二组成；所述离子注入区一的第一侧边缘和所述多晶硅栅的第二侧边缘自对准，所述离子注入区一的第二侧边缘向漏区方向延伸；所述离子注入区二的区域位置由光刻定义，所述离子注入区二的第一侧边缘和所述多晶硅栅的第二侧边缘相隔一段距离，所述离子注入区二的第二侧边缘向所述漏区方向延伸；所述离子注入区二的深度大于所述离子注入区一的深度、所述离子注入区二的注入剂量小于等于所述离子注入区一的注入剂量；
在所述离子注入区二的第一侧和第二侧之间的横向区域内且在所述离子注入区一的深度范围内所述离子注入区一和所述离子注入区二形成交叠区；在所述离子注入区一的第一侧和所述离子注入区二的第一侧之间为由所述离子注入区一组成的区域一；在所述交叠区的底部为由所述离子注入区二组成的区域二；通过调节所述交叠区的掺杂浓度、深度以及所述交叠区和所述多晶硅栅的第二侧之间的距离调节射频LDMOS器件的驱动电流，所述交叠区的掺杂浓度越大、深度越深、所述射频LDMOS器件的驱动电流越大、导通电阻越低，所述交叠区和所述多晶硅栅的第二侧之间的距离越小、所述射频LDMOS器件的驱动电流越大、导通电阻越低；通过调节所述区域一的掺杂浓度和深度来满足所述射频LDMOS器件的击穿电压的需求，降低所述区域一的掺杂浓度或增加所述区域一的深度能提高所述射频LDMOS器件的击穿电压以及降低所述多晶硅栅的第二侧下方硅表面电场强度；通过调节所述区域二的掺杂浓度调节所述射频LDMOS器件的输出电容，所述区域二的掺杂浓度越低，所述射频LDMOS器件的输出电容越小；
源区，由形成于所述沟道区中的第二导电类型重掺杂区组成，所述源区和所述多晶硅栅的第一侧自对准；
漏区，由形成于所述漂移区中的第二导电类型重掺杂区组成，所述漏区和所述多晶硅栅的第二侧相隔一横向距离；
法拉第屏蔽层，覆盖在所述多晶硅栅的第二侧的侧面和顶面上、且所述法拉第屏蔽层和所述多晶硅栅之间隔离有屏蔽介质层；
衬底引出区，由形成于所述沟道区中的第一导电类型重掺杂区组成，所述衬底引出区和所述源区接触；
深接触孔，由填充于深槽中的金属或重掺杂的多晶硅组成，所述深槽穿过所述衬底引出区、所述沟道区和所述硅外延层并进入到所述硅衬底中，所述深接触孔将所述衬底引出区、所述沟道区、所述硅外延层和所述硅衬底电连接。
2.如权利要求1所述射频LDMOS器件，其特征在于：所述射频LDMOS器件为N型器件，所述第一导电类型为P型，所述第二导电类型为N型。
3.如权利要求2所述射频LDMOS器件，其特征在于：所述离子注入区一的注入杂质为磷或者砷，注入能量为50keV～200keV，注入剂量为1e12cm-2～1e13cm-2；所述离子注入区二的注入杂质为磷或者砷，注入能量为100keV～500keV，注入剂量为1e12cm-2～5e12cm-2，所述离子注入区二的第一侧和所述多晶硅栅的第二侧之间的距离为0.1μm～1.5μm。
4.如权利要求1所述射频LDMOS器件，其特征在于：所述射频LDMOS器件为P型器件，所述第一导电类型为N型，所述第二导电类型为P型。
5.如权利要求1或2或3或4所述射频LDMOS器件，其特征在于：所述漏区位于所述离子注入区二中；或者所述离子注入区一的第二侧比所述离子注入区二的第二侧更加远离所述多晶硅栅的第二侧，所述漏区位于所述离子注入区一的第二侧和所述离子注入区二的第二侧之间的所述离子注入区一中。
6.一种射频LDMOS器件的制造方法，其特征在于，包括如下步骤：
步骤一、在第一导电类型重掺杂的硅衬底表面上外延生长形成第一导电类型掺杂的硅外延层；
步骤二、在所述硅外延层表面生长栅介质层、在所述栅介质层表面淀积多晶硅，采用光刻刻蚀工艺对所述多晶硅进行刻蚀形成多晶硅栅；
步骤三、进行第一次第二导电类型离子注入形成离子注入区一，所述离子注入区一的第一侧边缘和所述多晶硅栅的第二侧边缘自对准，所述离子注入区一的第二侧边缘向漏区方向延伸；
步骤四、进行第二次第二导电类型离子注入形成离子注入区二，所述离子注入区二的区域位置由光刻工艺定义，所述离子注入区二的第一侧边缘和所述多晶硅栅的第二侧边缘相隔一段距离，所述离子注入区二的第二侧边缘向所述漏区方向延伸；
由所述离子注入区一和所述离子注入区二组成漂移区；所述离子注入区二的深度大于所述离子注入区一的深度、所述离子注入区二的注入剂量小于等于所述离子注入区一的注入剂量；
在所述离子注入区二的第一侧和第二侧之间的横向区域内且在所述离子注入区一的深度范围内所述离子注入区一和所述离子注入区二形成交叠区；在所述离子注入区一的第一侧和所述离子注入区二的第一侧之间为由所述离子注入区一组成的区域一；在所述交叠区的底部为由所述离子注入区二组成的区域二；通过调节所述交叠区的掺杂浓度、深度以及所述交叠区和所述多晶硅栅的第二侧之间的距离调节射频LDMOS器件的驱动电流，所述交叠区的掺杂浓度越大、深度越深、所述射频LDMOS器件的驱动电流越大、导通电阻越低，所述交叠区和所述多晶硅栅的第二侧之间的距离越小、所述射频LDMOS器件的驱动电流越大、导通电阻越低；通过调节所述区域一的掺杂浓度和深度来满足所述射频LDMOS器件的击穿电压的需求，降低所述区域一的掺杂浓度或增加所述区域一的深度能提高所述射频LDMOS器件的击穿电压以及降低所述多晶硅栅的第二侧下方硅表面电场强度；通过调节所述区域二的掺杂浓度调节所述射频LDMOS器件的输出电容，所述区域二的掺杂浓度越低，所述射频LDMOS器件的输出电容越小；
步骤五、在所述硅外延层的选定区域中的进行第一导电类型离子注入并推阱形成第一导电类型阱区，由该第一导电类型阱区组成沟道区，形成所述沟道区的选定区域由光刻工艺定义，所述沟道区的离子注入区和所述多晶硅栅的第一侧边缘自对准，所述沟道区推阱后延伸到所述多晶硅栅的底部，被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道；
步骤六、进行第二导电类型重掺杂离子注入形成源区和漏区，所述源区位于所述沟道区中且所述源区和所述多晶硅栅的第一侧自对准；所述漏区位于所述漂移区中且所述漏区和所述多晶硅栅的第二侧相隔一横向距离；
步骤七、进行第一导电类型重掺杂离子注入形成衬底引出区，所述衬底引出区位于所述沟道区中且所述衬底引出区和所述源区接触；
步骤八、在所述硅衬底正面淀积屏蔽介质层，所述屏蔽介质层覆盖所述多晶硅栅的顶面和侧面表面以及所述多晶硅栅外的所述硅外延层表面；
步骤九、在所述屏蔽介质层表面淀积法拉第屏蔽层；
步骤十、采用干法刻蚀工艺对所述法拉第屏蔽层进行刻蚀，刻蚀后所述法拉第屏蔽层覆盖在所述多晶硅栅的第二侧的侧面和顶面上；
步骤十一、进行深槽刻蚀，所述深槽穿过所述衬底引出区、所述沟道区和所述硅外延层并进入到所述硅衬底中；在所述深槽中填充金属或重掺杂的多晶硅形成深接触孔，所述深接触孔将所述衬底引出区、所述沟道区、所述硅外延层和所述硅衬底电连接。
7.如权利要求6所述方法，其特征在于：所述射频LDMOS器件为N型器件，所述第一导电类型为P型，所述第二导电类型为N型。
8.如权利要求7所述方法，其特征在于：步骤三中所述离子注入区一的注入杂质为磷或者砷，注入能量为50keV～200keV，注入剂量为1e12cm-2～1e13cm-2；步骤四中所述离子注入区二的注入杂质为磷或者砷，注入能量为100keV～500keV，注入剂量为1e12cm-2～5e12cm-2，所述离子注入区二的第一侧和所述多晶硅栅的第二侧之间的距离为0.1μm～1.5μm。
9.如权利要求6所述方法，其特征在于：所述射频LDMOS器件为P型器件，所述第一导电类型为N型，所述第二导电类型为P型。
10.如权利要求6或7或8或9所述方法，其特征在于：所述漏区位于所述离子注入区二中；或者所述离子注入区一的第二侧比所述离子注入区二的第二侧更加远离所述多晶硅栅的第二侧，所述漏区位于所述离子注入区一的第二侧和所述离子注入区二的第二侧之间的所述离子注入区一中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410315116.4A CN104538441B (zh) | 2014-07-03 | 2014-07-03 | 射频ldmos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410315116.4A CN104538441B (zh) | 2014-07-03 | 2014-07-03 | 射频ldmos器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104538441A CN104538441A (zh) | 2015-04-22 |
| CN104538441B true CN104538441B (zh) | 2018-02-06 |
Family
ID=52853942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410315116.4A Active CN104538441B (zh) | 2014-07-03 | 2014-07-03 | 射频ldmos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104538441B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105789054B (zh) * | 2016-03-30 | 2019-02-05 | 上海华虹宏力半导体制造有限公司 | Rfldmos制备方法及结构 |
| CN105845736A (zh) * | 2016-05-17 | 2016-08-10 | 昆山华太电子技术有限公司 | 一种ldmos器件结构及制作方法 |
| CN108666364A (zh) * | 2018-04-23 | 2018-10-16 | 上海华虹宏力半导体制造有限公司 | Rfldmos器件及制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101218682A (zh) * | 2005-07-13 | 2008-07-09 | Nxp股份有限公司 | Ldmos晶体管 |
| CN102446967A (zh) * | 2010-09-30 | 2012-05-09 | 北京大学 | 含有复合漂移区的soi ldmos器件 |
| CN103050532A (zh) * | 2012-08-13 | 2013-04-17 | 上海华虹Nec电子有限公司 | Rf ldmos器件及制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489203B2 (en) * | 2001-05-07 | 2002-12-03 | Institute Of Microelectronics | Stacked LDD high frequency LDMOSFET |
| US20090267145A1 (en) * | 2008-04-23 | 2009-10-29 | Ciclon Semiconductor Device Corp. | Mosfet device having dual interlevel dielectric thickness and method of making same |
-
2014
- 2014-07-03 CN CN201410315116.4A patent/CN104538441B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101218682A (zh) * | 2005-07-13 | 2008-07-09 | Nxp股份有限公司 | Ldmos晶体管 |
| CN102446967A (zh) * | 2010-09-30 | 2012-05-09 | 北京大学 | 含有复合漂移区的soi ldmos器件 |
| CN103050532A (zh) * | 2012-08-13 | 2013-04-17 | 上海华虹Nec电子有限公司 | Rf ldmos器件及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104538441A (zh) | 2015-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105448979B (zh) | 横向双扩散场效应管及其形成方法 | |
| CN103035727B (zh) | Rfldmos器件及制造方法 | |
| CN105789311B (zh) | 横向扩散场效应晶体管及其制造方法 | |
| CN103367445A (zh) | 带有积累增益植入物的横向双扩散金属氧化物半导体 | |
| CN104347683A (zh) | 半导体器件 | |
| CN106298935B (zh) | Ldmos器件及其制造方法 | |
| CN101719515B (zh) | 栅下具有横向扩散埋层的ldmos器件 | |
| CN104659090B (zh) | Ldmos器件及制造方法 | |
| CN104752500B (zh) | 射频ldmos器件及工艺方法 | |
| CN104538441B (zh) | 射频ldmos器件及其制造方法 | |
| CN104659091A (zh) | Ldmos器件及制造方法 | |
| CN104282762B (zh) | 射频横向双扩散场效应晶体管及其制作方法 | |
| CN104241358B (zh) | 射频ldmos器件及其制造方法 | |
| US10312368B2 (en) | High voltage semiconductor devices and methods for their fabrication | |
| CN104282763B (zh) | 射频横向双扩散场效应晶体管制作方法 | |
| CN109888015A (zh) | Ldmos器件及其制备方法 | |
| CN104599974A (zh) | 半导体结构及其形成方法 | |
| CN104409500B (zh) | 射频ldmos及其制作方法 | |
| US9105721B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN105679831A (zh) | 横向扩散场效应晶体管及其制造方法 | |
| CN104638003A (zh) | 射频ldmos器件及工艺方法 | |
| CN104701368B (zh) | 射频ldmos器件及其制造方法 | |
| CN104716187A (zh) | 射频ldmos器件及工艺方法 | |
| CN201570499U (zh) | 栅下具有横向扩散埋层的ldmos器件 | |
| CN104752499A (zh) | 射频ldmos器件及工艺方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |