CN201570499U - 栅下具有横向扩散埋层的ldmos器件 - Google Patents

栅下具有横向扩散埋层的ldmos器件 Download PDF

Info

Publication number
CN201570499U
CN201570499U CN2009202669471U CN200920266947U CN201570499U CN 201570499 U CN201570499 U CN 201570499U CN 2009202669471 U CN2009202669471 U CN 2009202669471U CN 200920266947 U CN200920266947 U CN 200920266947U CN 201570499 U CN201570499 U CN 201570499U
Authority
CN
China
Prior art keywords
conductivity type
grid
regions
ldmos device
buried regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009202669471U
Other languages
English (en)
Inventor
陈强
马强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INNOGRATION CAYMAN CO Ltd
INNOGRATION HONGKONG CO Ltd
Innogration Suzhou Co Ltd
Original Assignee
INNOGRATION CAYMAN CO Ltd
INNOGRATION HONGKONG CO Ltd
Innogration Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by INNOGRATION CAYMAN CO Ltd, INNOGRATION HONGKONG CO Ltd, Innogration Suzhou Co Ltd filed Critical INNOGRATION CAYMAN CO Ltd
Priority to CN2009202669471U priority Critical patent/CN201570499U/zh
Application granted granted Critical
Publication of CN201570499U publication Critical patent/CN201570499U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本实用新型公开了一种栅下具有横向扩散埋层的LDMOS器件，包括半导体本体以及半导体本体上的栅，所述半导体本体于栅的下方设有第一导电型掺杂沟道区，所述第一导电型掺杂沟道区的下方设有第一导电型横向扩散埋层。本实用新型在有效抑制LDMOS器件中短沟道效应的前提下可以适当降低第一导电型掺杂沟道区注入掺杂离子的剂量，从而降低了器件的各个非线性电容，使得射频功率LDMOS器件的性能得到了进一步改善。

Description

栅下具有横向扩散埋层的LDMOS器件
技术领域
本实用新型涉及一种栅下具有横向扩散埋层的LDMOS器件。
背景技术
在射频功率LDMOS器件中，为了提高器件的输出功率、功率增益和线性度，要求在满足漏-源击穿电压BVdss的要求下，尽可能地抑制由器件的短沟道效应引起的器件阈值电压Vth和漏-源输出电流Ids随漏-源电压Vds的漂移，同时尽可能降低器件的各个非线性电容如栅-源电容Cgs、栅-漏电容Cgd和漏-源电容Cds。通常通过增加LDMOS器件栅下沟道区注入掺杂离子的剂量，并调节这一离子注入层的横向扩散条件来抑制器件的短沟道效应。但提高了的沟道区注入掺杂离子剂量却往往导致器件的各个非线性电容的增加。因此常用的抑制器件的短沟道效应的手段与降低器件的非线性电容的要求是相冲突的。
发明内容
本实用新型目的是提供一种栅下具有横向扩散埋层的LDMOS器件，在有效抑制短沟道效应的前提下可以适当降低沟道区注入掺杂离子的剂量，从而降低了器件的各个非线性电容，使得射频功率LDMOS器件的性能得到了进一步改善。
本实用新型的技术方案是：一种栅下具有横向扩散埋层的LDMOS器件，包括半导体本体以及半导体本体上的栅，所述半导体本体于栅的下方设有第一导电型掺杂沟道区，所述第一导电型掺杂沟道区的下方设有第一导电型横向扩散埋层。其中第一导电型为P型或N型。
进一步的，所述半导体本体还包括第一导电型重掺杂衬底、第一导电型重掺杂衬底上的第一导电型外延层，所述第一导电型掺杂沟道区位于第一导电型外延层上，所述第一导电型掺杂沟道区的一侧邻接有第一导电型重掺杂源区，所述第一导电型掺杂沟道区和第一导电型重掺杂源区上形成有与第一导电型相反的第二导电型重掺杂源区，所述第一导电型掺杂沟道区的另一侧通过第二导电型漂移区隔离设有第二导电型重掺杂漏区，源区和漏区表面分别设有源区欧姆接触区和漏区欧姆接触区。可以看出，当第一导电型为P型时，第二导电型为N型；反之，当第一导电型为N型时，第二导电型即为P型。
进一步的，所述第一导电型重掺杂源区与第一导电型重掺杂衬底导电连接。该导电连接可以为1)由金属或导电物填充的通孔连接，2)由金属或导电物填充的沟槽，或者为3)于第一导电型外延层上形成的连接该源区和衬底的第一导电型掺杂连接。其中第一导电型掺杂连接与前两个连接之一可以同时存在，导电性能更佳。
本实用新型横向扩散埋层的加工方法为：在现有LDMOS器件加工工艺流程中，于形成沟道离子注入掩模并进行第一导电型沟道掺杂离子注入这一工艺步骤的前或后，增加了形成埋层离子注入掩模，并进行离子注入形成第一导电型离子注入埋层的工艺步骤，然后经第一导电型沟道横向扩散热处理工艺步骤，同时形成第一导电型掺杂沟道区和第一导电型横向扩散埋层。
在横向方向上，可以通过改变第一导电型离子注入埋层的埋层离子注入掩模边缘与栅边缘的相对位置关系，来调节第一导电型离子注入埋层与第一导电型沟道掺杂离子注入层的相对位置。进而可以调节沟道区掺杂和横向扩散埋层掺杂的相对位置，以便根据不同需要优化LDMOS器件的性能。
进一步的，所述埋层离子注入掩模为光刻胶或硅氮化物介质层。
本实用新型优点是：
1、本实用新型在栅下第一导电型掺杂沟道区的下方设置第一导电型横向扩散埋层，可以进一步抑制器件的短沟道效应，使得在短沟道效应得到有效抑制的前提下可以适当降低第一导电型沟道区注入掺杂离子的剂量，从而降低了器件的各个非线性电容，使得射频功率LDMOS器件的性能得到了进一步改善。
器件仿真计算表明，在所有其它的器件结构参数和工艺流程相同的条件下，最优化设计的带第一导电型横向扩散埋层的LDMOS器件和最优化设计的常规LDMOS器件(如图1所示)，在具有相同的导通电阻，相同的漏-源击穿电压BVdss和相同的阈值电压Vth随漏-源电压Vds的漂移的情形下，前者的第一导电型沟道区注入掺杂离子的剂量仅为后者的60％左右，而这导致了在典型的器件工作状态下前者的各个非线性电容要比后者低10％左右。这表明第一导电型横向扩散埋层确能改善射频功率LDMOS器件的性能。
2、本实用新型第一导电型横向扩散埋层也能抑制LDMOS器件中的寄生双极型晶体管效应，进一步提高了器件的抗电涌能力。
附图说明
图1为现有技术LDMOS器件的结构示意图；
图2为本实用新型LDMOS器件具体实施例的结构示意图；
图3为本实用新型LDMOS器件又一具体实施例的结构示意图；
图4为本实用新型横向扩散埋层的形成示意图；
图5为本实用新型横向扩散埋层的第二形成示意图；
图6为本实用新型横向扩散埋层的第三形成示意图；
图7为本实用新型横向扩散埋层的第四形成示意图。
其中：1半导体本体；2栅；3第一导电型掺杂沟道区；4第一导电型横向扩散埋层；5第一导电型重掺杂衬底；6第一导电型外延层；7第一导电型重掺杂源区；8第二导电型重掺杂源区；9第二导电型漂移区；10第二导电型重掺杂漏区；11埋层离子注入掩模；12第一导电型离子注入埋层；13光刻胶；14硅的氮化物介质层；15源区欧姆接触区；16漏区欧姆接触区；17通孔；18沟槽；19第一导电型掺杂连接；20场板；21第一导电型沟道掺杂离子注入层。
具体实施方式
下面结合附图及实施例对本实用新型作进一步描述：
实施例：如图2和图3所示，一种源漏击穿电压在60V-120V之间、栅下具有横向扩散埋层的LDMOS器件，包括半导体本体1以及半导体本体1上的栅2，所述半导体本体1于栅2的下方设有第一导电型掺杂沟道区3，所述第一导电型掺杂沟道区3的下方设有第一导电型横向扩散埋层4。所述半导体本体1还包括第一导电型重掺杂衬底5、第一导电型重掺杂衬底5上的第一导电型外延层6，所述第一导电型掺杂沟道区3位于第一导电型外延层6上，所述第一导电型掺杂沟道区3的一侧邻接有第一导电型重掺杂源区7，所述第一导电型掺杂沟道区3和第一导电型重掺杂源区7内形成有与第一导电型相反的第二导电型重掺杂源区8，所述第一导电型掺杂沟道区3的另一侧通过第二导电型漂移区9隔离设有第二导电型重掺杂漏区10。源区和漏区表面分别设有源区欧姆接触区15和漏区欧姆接触区16。
本实施例中第一导电型为P型，第二导电型为N型。其中，第二导电型漂移区9长度在2微米～6微米之间，第二导电型漂移区9的面掺杂浓度在1～6E12/cm2间；P型掺杂沟道区3的掺杂离子注入剂量在3～15E13/cm2间；第一导电型横向扩散埋层4的掺杂离子注入剂量在2～20E13/cm2间，掺杂离子为B11+，第一导电型横向扩散埋层4的纵向浓度分布的峰值点距半导体本体表面的距离在0.2～2.0微米之间。
半导体本体1上方还可以设置场板20，场板20可以是单一的，也可以是多重的。
所述第一导电型重掺杂源区7与第一导电型重掺杂衬底5导电连接。该导电连接可以为1)由金属或导电物填充的通孔17连接(如图3所示)，2)由金属或导电物填充的沟槽18连接(如图2所示)，或者为3)于第一导电型外延层上形成的连接该源区和衬底的第一导电型掺杂连接19(如图4至图7所示)。其中第一导电型掺杂连接19与前两个连接之一可以同时存在，导电性能更佳。
加工时，在LDMOS器件加工工艺流程中，于形成沟道离子注入掩模并进行第一导电型沟道掺杂离子注入这一工艺步骤的前或后，增加形成埋层离子注入掩模11并进行离子注入形成第一导电型离子注入埋层12的工艺步骤(如图4至图7所示)，再经第一导电型沟道横向扩散热处理工艺，同时形成第一导电型掺杂沟道区3和第一导电型横向扩散埋层4。
所述埋层离子注入掩模11为光刻胶13或硅氮化物介质层14。
在横向方向上，可以通过改变第一导电型离子注入埋层12的埋层离子注入掩模11边缘与栅2边缘的相对位置关系，来调节第一导电型离子注入埋层12与第一导电型沟道掺杂离子注入层21的相对位置。
如图4所示，埋层离子注入掩模11为光刻胶13，通过光刻和腐蚀使得光刻胶13覆盖在栅以及第二导电型漂移区9的上方且其边缘与栅2边缘对准；然后再进行第一导电型离子注入，得到的第一导电型离子注入埋层12与第一导电型沟道掺杂离子注入层21基本对齐。
如图5所示，因为通过光刻和腐蚀使得光刻胶13的边缘与栅2的边缘对准比较难以加工，所以可以在加工栅2的时候，先在栅2材料的上方生长/沉积具有适当厚度的氮化物介质层14，然后与栅2材料共同进行光刻和刻蚀以形成上方具有氮化物介质层14的栅2，从而保证了栅2与氮化物介质层14的边缘平齐，然后在进行第一导电型横向扩散埋层4的加工时，再用光刻胶13进行掩模，光刻胶13的边缘设置在氮化物介质层14的上方，此时，光刻胶13与氮化物介质层14共同形成埋层离子注入掩模11。
如图6所示，当需要加工的第一导电型离子注入埋层12在朝向第二导电型型漂移区9的横向上短于第一导电型沟道掺杂离子注入层21时，通过光刻和腐蚀形成的光刻胶离子注入掩模13将栅2完全覆盖在内。
如图7所示，当需要加工的第一导电型离子注入埋层12在朝向第二导电型漂移区9的横向上长于第一导电型沟道掺杂离子注入层21时，栅2的部分露出于光刻胶掩模13的边缘之外。该实施例中进行埋层离子注入时，注入的离子必须具有足够的能量以使离子能穿透栅。
本实用新型在栅下第一导电型掺杂沟道区的下方设置了第一导电型横向扩散埋层，可以进一步抑制器件的短沟道效应，使得在短沟道效应得到有效抑制的前提下可以适当降低第一导电型沟道区注入掺杂离子的剂量，从而降低了器件的各个非线性电容，使得射频功率LDMOS器件的性能得到了进一步改善。

Claims (2)

1.一种栅下具有横向扩散埋层的LDMOS器件，包括半导体本体(1)以及半导体本体(1)上的栅(2)，所述半导体本体(1)于栅(2)的下方设有第一导电型掺杂沟道区(3)，其特征在于：所述第一导电型掺杂沟道区(3)的下方设有第一导电型横向扩散埋层(4)。
2.根据权利要求1所述的栅下具有横向扩散埋层的LDMOS器件，其特征在于：所述半导体本体(1)还包括第一导电型重掺杂衬底(5)、第一导电型重掺杂衬底(5)上的第一导电型外延层(6)，所述第一导电型掺杂沟道区(3)位于第一导电型外延层(6)上，所述第一导电型掺杂沟道区(3)的一侧邻接有第一导电型重掺杂源区(7)，所述第一导电型掺杂沟道区(3)和第一导电型重掺杂源区(7)内形成有与第一导电型相反的第二导电型重掺杂源区(8)，所述第一导电型掺杂沟道区(3)的另一侧通过第二导电型漂移区(9)隔离设有第二导电型重掺杂漏区(10)。
CN2009202669471U 2009-11-03 2009-11-03 栅下具有横向扩散埋层的ldmos器件 Expired - Fee Related CN201570499U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009202669471U CN201570499U (zh) 2009-11-03 2009-11-03 栅下具有横向扩散埋层的ldmos器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009202669471U CN201570499U (zh) 2009-11-03 2009-11-03 栅下具有横向扩散埋层的ldmos器件

Publications (1)

Publication Number Publication Date
CN201570499U true CN201570499U (zh) 2010-09-01

Family

ID=42662799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009202669471U Expired - Fee Related CN201570499U (zh) 2009-11-03 2009-11-03 栅下具有横向扩散埋层的ldmos器件

Country Status (1)

Country Link
CN (1) CN201570499U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035675A (zh) * 2012-10-26 2013-04-10 上海华虹Nec电子有限公司 Rfldmos器件和制造方法
CN103426760A (zh) * 2012-05-16 2013-12-04 上海华虹Nec电子有限公司 P型ldmos表面沟道器件的制造工艺

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103426760A (zh) * 2012-05-16 2013-12-04 上海华虹Nec电子有限公司 P型ldmos表面沟道器件的制造工艺
CN103426760B (zh) * 2012-05-16 2016-02-10 上海华虹宏力半导体制造有限公司 P型ldmos表面沟道器件的制造工艺
CN103035675A (zh) * 2012-10-26 2013-04-10 上海华虹Nec电子有限公司 Rfldmos器件和制造方法

Similar Documents

Publication Publication Date Title
CN101719515B (zh) 栅下具有横向扩散埋层的ldmos器件
CN100585875C (zh) Ldmos晶体管
CN105789311B (zh) 横向扩散场效应晶体管及其制造方法
CN102201445B (zh) 一种psoi横向超结功率半导体器件
CN101924131B (zh) 横向扩散mos器件及其制备方法
CN102130153B (zh) 绝缘体上硅的n型横向绝缘栅双极晶体管及其制备方法
CN104659091A (zh) Ldmos器件及制造方法
CN103855210A (zh) 射频横向双扩散场效应晶体管及其制造方法
CN104752500A (zh) 射频ldmos器件及工艺方法
CN102104026B (zh) 集成有肖特基二极管的功率mos晶体管器件的制造方法
CN106298943B (zh) 一种具有体电场调制的横向双扩散金属氧化物半导体场效应管
CN103515443A (zh) 一种超结功率器件及其制造方法
CN201570499U (zh) 栅下具有横向扩散埋层的ldmos器件
CN104538441B (zh) 射频ldmos器件及其制造方法
CN103022125B (zh) Bcd工艺中的nldmos器件及制造方法
CN104183632B (zh) Rf‑ldmos自对准的漏端场板结构及制作方法
CN102054866B (zh) 横向高压mos器件及其制造方法
TW200304188A (en) Semiconductor component and manufacturing method
CN105679831A (zh) 横向扩散场效应晶体管及其制造方法
CN104201203B (zh) 高耐压ldmos器件及其制造方法
CN104518027B (zh) Ldmos器件及其制造方法
CN103050510B (zh) Rfldmos工艺中的esd器件及其制造方法
CN104282735A (zh) 一种具有负离子注入钝化层的场效应晶体管
CN104638003A (zh) 射频ldmos器件及工艺方法
CN202736927U (zh) 耗尽型功率半导体器件

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100901

Termination date: 20161103

CF01 Termination of patent right due to non-payment of annual fee