CN103035675A - Rfldmos器件和制造方法 - Google Patents
Rfldmos器件和制造方法 Download PDFInfo
- Publication number
- CN103035675A CN103035675A CN2012104183248A CN201210418324A CN103035675A CN 103035675 A CN103035675 A CN 103035675A CN 2012104183248 A CN2012104183248 A CN 2012104183248A CN 201210418324 A CN201210418324 A CN 201210418324A CN 103035675 A CN103035675 A CN 103035675A
- Authority
- CN
- China
- Prior art keywords
- type
- region
- rfldmos
- implantation
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 title abstract description 5
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 3
- 150000004706 metal oxides Chemical class 0.000 title abstract description 3
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000002347 injection Methods 0.000 claims abstract description 6
- 239000007924 injection Substances 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 44
- 239000002184 metal Substances 0.000 claims description 44
- 238000002513 implantation Methods 0.000 claims description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 32
- 229920005591 polysilicon Polymers 0.000 claims description 32
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 25
- 229910021332 silicide Inorganic materials 0.000 claims description 24
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims description 23
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 22
- 229910052721 tungsten Inorganic materials 0.000 claims description 22
- 239000010937 tungsten Substances 0.000 claims description 22
- 150000002500 ions Chemical class 0.000 claims description 20
- 238000001259 photo etching Methods 0.000 claims description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- 239000011574 phosphorus Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000004151 rapid thermal annealing Methods 0.000 claims description 5
- 108091006146 Channels Proteins 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- -1 titanium nitride transition metal Chemical class 0.000 claims description 3
- 229910052723 transition metal Inorganic materials 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract 2
- 229910052757 nitrogen Inorganic materials 0.000 abstract 1
- 102000004169 proteins and genes Human genes 0.000 abstract 1
- 108090000623 proteins and genes Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种RFLDMOS器件，在采用钨下沉电连接的器件结构基础上，在沟道和轻掺杂扩散漂移区离子注入和热推进工艺后，在源端沟道一侧的P型重掺杂区内，离子注入一中等掺杂的P型埋层，P型埋层可降低寄生NPN管的基极电阻，使骤回效应不易发生，而漏极和沟道及埋层形成的反向二极管可以箝制住LDMOS的漏源电压，并将多余的电流下沉到基板上。本发明还公开了所述RFLDMOS器件的制造方法，在工艺实现上，本发明只是在现有工艺中增加了一步离子注入，易于实施。
Description
技术领域
本发明涉及半导体集成电路领域，特别涉及一种应用于大功率射频信号放大的RFLDMOS。本发明还涉及所述RFLDMOS器件的制造方法。
背景技术
RFLDMOS（Radio Frequency Laterally Diffused Metal Oxide Semiconductor，射频横向双扩散金属氧化物半导体）是被广泛应用在广电发射基站、移动发射基站、雷达等的具有高增益、高线性、高耐压、高输出功率的射频功率器件，其工作电压有28V和50V两种，对应的击穿电压的要求分别为70V和120V。器件的基本结构如图1所示，它是一个N型器件，较高的耐压由N型低掺杂漂移区6的长度（重掺杂N型漏端7到多晶硅栅极4边沿的距离），以及用作场板的调节电场分布的金属法拉第杯11决定；但同时，由漏极7以及漂移区6为集电极，P型沟道5及P型电下沉连接10为基极，源极8为发射极，形成了一个寄生的NPN管，它的发射极和基极是短接在一起并连到地电压，由于P型沟道5是通过P型下沉10连接到地的，这样就会有一个等效的基极电阻RB，同时N型轻掺杂漂移区6和P型沟道5之间会形成一个反向的二极管，形成如图2所示的RFLDMOS的等效电路图。在RFLDMOS管正常工作时，漏极7会加上工作电压并会再加射频信号使其接近击穿电压，同时也会有大于击穿的脉冲尖峰电压，这样就需要寄生二极管的反向击穿电压和寄生三极管的骤回电压要比击穿电压大20V左右；为达到这一目标，需要二极管的反向击穿电压比RFLDMOS的击穿电压大20V以上和较小漏电，并有较低的基极电阻RB。常见的RFLDMOS器件的骤回电压曲线如图3所示，为30V和50V LDMOS的骤回曲线，30V LDMOS的骤回点在90伏附近，50V LDMOS的骤回点在140V～150V，对于LDMOS来说，骤回点电压越大越好。
常规的RFLDMOS使用长时间扩散的P型重掺杂10作为电下沉，它和P型沟道5能形成较低的RB；而另外一种RFLDMOS器件使用金属钨塞作电和热下沉，如图4所示，与图1相比较，不同之处在于，是将图1中的P型重掺杂10替换为金属钨塞结构11，同时增加了一个重掺杂的P型沟道。金属可降低和衬底的电阻并提升热扩散能力，但此结构的器件仍存在基极电阻RB较大，有可能发生骤回效应，引起管子烧毁等器件耐压性失效发生。
发明内容
本发明所要解决的技术问题在于提供一种RFLDMOS器件，降低寄生NPN管的基极电阻，使器件具有较高的骤回电压。
本发明所要解决的另一技术问题在于提供所述RFLDMOS器件的制造方法。
为解决上述问题，本发明所述的RFLDMOS器件，包含：
在P型硅衬底上，具有轻掺杂P型外延；
在轻掺杂P型外延中，具有N型轻掺杂漏极漂移区及与之抵靠接触的P型沟道区；
所述N型轻掺杂漏极漂移区中，包含所述RFLDMOS器件的漏区，漏区表面具有金属硅化物引出所述RFLDMOS器件的漏极；
所述P型沟道区中，包含有重掺杂P型沟道连接区及与之抵靠接触的重掺杂N型区，重掺杂N型区即所述RFLDMOS器件的源区；
所述重掺杂P型沟道连接区和RFLDMOS的源区表面覆盖一层金属硅化物引出所述RFLDMOS的源极；
一P型埋层位于P型沟道区中并连接轻掺杂P型外延及重掺杂P型沟道连接区；
在P型沟道区与N型轻掺杂漏极漂移区交界上方的硅表面上方具有栅氧化层，栅氧化层上覆盖多晶硅栅极及金属硅化物，多晶硅栅极及栅氧化层两端具有栅极侧墙，金属硅化物、靠漏侧的侧墙、以及漏侧侧墙与漏区金属硅化物之间的N型轻掺杂漏极漂移区上均包裹介质层，多晶硅栅极上的金属硅化物靠漏区的部分上及N型轻掺杂漏极漂移区上的介质层上均覆盖一层金属层形成金属法拉第杯层；
在整个器件表面具有层间介质，在重掺杂P型沟道连接区远离漏区的一侧的轻掺杂P型外延中还具有钨塞，钨塞底部连接到P型衬底中，钨塞上部也穿通层间介质。
本发明所述的RFLDMOS器件的制造方法，包含如下工艺步骤：
第1步，在P型衬底上生长P型外延；在其上方用炉管生长栅氧化层，再淀积N型重掺杂的多晶硅，或者淀积非掺杂的多晶硅再进行高剂量的N型离子注入；
第2步，光刻和干法刻蚀形成多晶硅栅极，利用光刻胶盖住漏区及部分多晶硅栅极，源区和其余部分多晶硅栅极暴露，进行P型沟道离子注入；
第3步，去除光刻胶，整个器件表面进行N型离子注入，然后进行高温推进形成N型沟道和N型轻掺杂漏极漂移区；
第4步，光刻打开源区P型埋层注入窗口，进行P型离子注入，形成P型埋层；
第5步，制作栅极侧墙，并进行漏区和源区的离子注入，以及连接P型沟道的P型重掺杂离子注入，并进行快速热退火激活埋层、源漏极和重掺杂P型沟道连接区；
第6步，打开源漏区需要金属硅化的区域，进行金属硅化工艺，在源漏和栅极形成金属硅化物；
第7步，淀积一介质层和金属法拉第杯层，光刻及干法刻蚀形成法拉第杯，干法刻蚀停在介质层上；对击穿电压为120V的器件，或者采用两次同样的方法形成双层法拉第杯；
第8步，淀积接触孔前介质，通过光刻和干刻打开介质层，并进一步刻蚀P型外延形成深沟槽，所述深沟槽的底部位于P型衬底中；
第9步，刻蚀接触孔，淀积钛、氮化钛过渡金属以及金属钨从而形成钨下沉连接通道，即钨塞。
进一步地，所述第1步中，P型衬底为重掺杂，掺杂浓度为大于1020cm-3，P型外延为轻掺杂，掺杂浓度为1014～1016cm-3，其中P型外延的厚度每增加1μm，器件的击穿电压提高14～18V；多晶硅掺杂离子为磷或砷，浓度大于1020cm-3。
进一步地，所述第1步中，栅氧化层的厚度为多晶硅的厚度为
进一步地，所述第2步中，P型沟道离子注入的注入杂质为硼，注入能量为30keV以下，注入剂量为1012～1014cm-2。
进一步地，所述第3步中，N型离子注入的注入杂质为磷，注入能量为60～200keV,注入剂量为1011～1013cm-2；高温推进的温度为900～1050℃，时间为30～180分钟。
进一步地，所述第4步中，P型埋层的注入杂质为硼，注入能量为50～200keV,注入剂量为大于1014cm-2。
进一步地，所述第5步中，N型源漏的注入离子为磷或砷，注入能量为30～120keV,注入剂量为大于1015cm-2；P型重掺杂注入离子为硼，注入能量为30～80keV,剂量为大于1015cm-2；快速热退火的温度为1000～1100℃，时间为5～30秒。
进一步地，所述第7步中，介质层优选地是氧化硅层，金属层优选地是钨硅或者氮化钛。
本发明所述的RFLDMOS器件，通过在重掺杂P型沟道连接区、P型沟道区之间注入形成P型埋层，降低了重掺杂P型沟道连接区与P型沟道区之间的串联电阻，使N型轻掺杂漏极漂移区、P型沟道区、N型源区所形成的寄生NPN管的基极电阻RB降低，提高骤回点电压，避免器件耐压性能失效导致器件烧毁的问题发生。
附图说明
图1是传统RFLDMOS器件的结构示意图；
图2是传统RFLDMOS器件的等效电路图；
图3是RFLDMOS器件骤回点电压曲线图；
图4是传统钨塞结构的RFLDMOS器件结构示意图；
图5～图13是本发明制造工艺步骤示意图；
图14是本发明RFLDMOS器件的俯视图；
图15是本发明制造工艺流程示意图。
附图标记说明
1是硅衬底，2是P型外延，3是多晶硅栅极，4是金属硅化物，5是P型沟道，6是漏极漂移区，7是漏区，8是源区，9是重掺杂P型区，10是金属硅化物，11是钨塞，13是法拉第杯；
311是衬底，312是P型外延，313是栅氧化层，314是多晶硅栅极，315是光刻胶，316是P沟道，317是漏极漂移区，318是P型埋层，319是金属硅化物，320是源区，321是漏区，322是重掺杂P型区，323是法拉第杯，324是介质，325是侧墙，326是沟槽，327是钨塞，328是层间介质。
具体实施方式
本发明所述的RFLDMOS器件的结构如图13所示：
在P型硅衬底311上，具有轻掺杂P型外延312；
在轻掺杂P型外延312中，具有N型轻掺杂漏极漂移区317及与之抵靠接触的P型沟道区316；
所述N型轻掺杂漏极漂移区317中，包含所述RFLDMOS器件的漏区321，漏区321表面具有金属硅化物319引出所述RFLDMOS器件的漏极；
所述P型沟道区316中，包含有重掺杂P型沟道连接区322及与之抵靠接触的重掺杂N型区320，重掺杂N型区320即所述RFLDMOS器件的源区；
所述重掺杂P型沟道连接区322和RFLDMOS的源区320表面覆盖一层金属硅化物319引出所述RFLDMOS的源极；
一P型埋层318位于P型沟道区316中并连接轻掺杂P型外延312及重掺杂P型沟道连接区322；
在P型沟道区316与N型轻掺杂漏极漂移区317交界上方的硅表面上方具有栅氧化层313，栅氧化层313上覆盖多晶硅栅极314及金属硅化物319，多晶硅栅极314及栅氧化层313两端具有栅极侧墙325，金属硅化物319、靠漏侧的侧墙325、以及漏区金属硅化物319与漏侧侧墙325之间的N型轻掺杂漏极漂移区317上均包裹介质层324，多晶硅栅极314上的金属硅化物319靠漏区的部分上及N型轻掺杂漏极漂移区317上的介质层上均覆盖一层金属层形成金属法拉第杯层323；
在整个器件表面具有层间介质328，在重掺杂P型沟道连接区322远离漏区320的一侧的轻掺杂P型外延312中还具有钨塞317，钨塞317底部连接到P型衬底311中，钨塞312上部也穿通层间介质328。
本发明所述的RFLDMOS器件的制造工艺实现包括以下步骤：
第1步，如图5所示，在P型衬底311上生长P型外延区312；所述P型衬底311的掺杂浓度为1020cm-3以上，P型外延区312的掺杂浓度为1014～1016cm-3，其中P型外延区312厚度每增加1μm，器件的击穿电压提高14～18伏；
在P型外延312上方用炉管生长栅氧313，栅氧313厚度为120～300埃，再淀积N型重掺杂的多晶硅314，厚度为1500～4000埃，或者淀积非掺杂的多晶硅再进行高剂量的N型离子注入，掺杂离子为磷或砷,浓度大于1020cm-3。
第2步，如图6所示，光刻和干刻形成多晶硅栅极，利用光刻胶315盖住漏区及部分多晶硅栅极314，源区和其余部分多晶硅栅极314暴露，进行P型沟道离子注入，注入离子为硼，注入能量为30keV以下，剂量为1012～1014cm-2。形成P型沟道区316。
第3步，如图7所示，去除光刻胶315，进行N型离子注入，注入离子为磷，注入能量为60～200keV,剂量为1011～1013cm-2；然后进行高温推进，温度为900～1050℃，时间为30～180分钟，形成漏极漂移区317。
第4步，如图8所示，光刻打开局域P型埋层窗口，进行P型离子注入以形成P型埋层318，注入区域在栅极的源侧并保证和后续将制作的重掺杂P型区（即下一步将制作的重掺杂P型区322）有部分重叠。注入离子为硼，注入能量为50～200keV,注入剂量大于1014cm-2。
第5步，如图9所示，制作栅极侧墙325，并进行漏区和源区的离子注入，注入离子为磷或砷，注入能量为30～120keV,剂量为1015cm-2以上，形成RFLDMOS器件的源区320和漏区321；然后进行连接P型沟道316的P型重掺杂离子注入，P型重掺杂注入离子为硼，注入能量为30～80keV,剂量为1015cm-2以上；并进行快速热退火激活P型埋层318、源区320、漏区321和重掺杂P型区322。
第6步，如图10所示，打开源漏区金属硅化的区域，进行金属硅化工艺，在源区320、漏区321上和多晶硅栅极314上形成金属硅化物319。
第7步，如图11所示，淀积一介质层和金属法拉第杯层。介质层324优选地是氧化硅层，金属层优选地可以是钨硅或氮化硅；光刻和干刻形成法拉第杯323，干刻停在介质层324上。对击穿电压为120V的器件，可以采用两次同样的方法形成双层法拉第杯。
第8步，如图12所示，淀积层间介质328，通过光刻和干刻打开介质层，并进一步刻蚀P型外延区形成深沟槽326，所述深沟槽326的底部位于P型衬底311中。
第9步，如图13所示，淀积钛、氮化钛过渡金属以及金属钨从而形成钨塞下沉连接通道327（其他常规接触引出孔图中未示出），形成的器件的最终结构。
以上即为本发明所述的RFLDMOS器件的制造工艺，实际上，本发明所述的RFLDMOS是由多个栅极并联而阵列的分立器件，典型产品的总栅极宽度大于10毫米。源区320和连接到P型重掺杂区322的沟道316及钨塞327下沉一起连接到P型衬底311，漏区321和钨塞电连接下沉通道327的两侧各有一个栅极，参考图14所示的结构，即两个栅极共用漏区321和钨塞下沉通道327，其中虚线框所示部分为重复单元。
本发明在P型沟道区316和重掺杂P型区322之间，增加一个离硅表面1500～4000埃（具体深度由离子注入能量决定）的中等剂量的P型埋层318，可极大地降低P型沟道316到重掺杂P型区322之间的串联电阻，这样由漏极漂移区317、P型沟道区316以及源区形成的寄生NPN管的基极电阻RB可得到极大的降低；这样形成的器件的寄生NPN的骤回点的电压远大于器件的击穿电压，从而可以避免器件耐压性失效造成烧毁效应的发生，而工艺流程也简单易于实施。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种RFLDMOS器件，其特征在于：包含：
在P型硅衬底上，具有轻掺杂P型外延；
在轻掺杂P型外延中，具有N型轻掺杂漏极漂移区及与之抵靠接触的P型沟道区；
所述N型轻掺杂漏极漂移区中，包含所述RFLDMOS器件的漏区，漏区表面具有金属硅化物引出所述RFLDMOS器件的漏极；
所述P型沟道区中，包含有重掺杂P型沟道连接区及与之抵靠接触的重掺杂N型区，重掺杂N型区即所述RFLDMOS器件的源区；
所述重掺杂P型沟道连接区和RFLDMOS的源区表面覆盖一层金属硅化物引出所述RFLDMOS的源极；
一P型埋层位于P型沟道区中，并连接轻掺杂P型外延及重掺杂P型沟道连接区；
在P型沟道区与N型轻掺杂漏极漂移区交界上方的硅表面上方具有栅氧化层，栅氧化层上覆盖多晶硅栅极及金属硅化物，多晶硅栅极及栅氧化层两端具有栅极侧墙，金属硅化物、靠漏侧的侧墙、以及漏侧侧墙与漏区金属硅化物之间的N型轻掺杂漏极漂移区上均包裹介质层，多晶硅栅极上的金属硅化物靠漏区的部分上及N型轻掺杂漏极漂移区上的介质层上均覆盖一层金属层形成金属法拉第杯层；
在整个器件表面具有层间介质，在重掺杂P型沟道连接区远离漏区的一侧的轻掺杂P型外延中还具有钨塞，钨塞底部连接到P型衬底中，钨塞上部也穿通层间介质。
2.根据权利要求1所述的RFLDMOS器件的制造方法，其特征在于：包含如下工艺步骤：
第1步，在P型衬底上生长P型外延；在其上方用炉管生长栅氧化层，再淀积N型重掺杂的多晶硅，或者淀积非掺杂的多晶硅再进行高剂量的N型离子注入；
第2步，光刻和干法刻蚀形成多晶硅栅极，利用光刻胶盖住漏区及部分多晶硅栅极，源区和其余部分多晶硅栅极暴露，进行P型沟道离子注入；
第3步，去除光刻胶，整个器件表面进行N型离子注入，然后进行高温推进形成P型沟道和N型轻掺杂漏极漂移区；
第4步，光刻打开源区P型埋层注入窗口，进行P型离子注入，形成P型埋层；
第5步，制作栅极侧墙，并进行漏区和源区的离子注入，以及连接P型沟道的P型重掺杂离子注入，并进行快速热退火激活埋层、源漏极和重掺杂P型沟道连接区；
第6步，打开源漏区需要金属硅化的区域，进行金属硅化工艺，在源漏和栅极形成金属硅化物；
第7步，淀积一介质层和金属法拉第杯层，光刻及干法刻蚀形成法拉第杯，干法刻蚀停在介质层上；对击穿电压为120V的器件，或者采用两次同样的方法形成双层法拉第杯；
第8步，淀积接触孔前介质，通过光刻和干刻打开介质层，并进一步刻蚀P型外延形成深沟槽，所述深沟槽的底部位于P型衬底中；
第9步，刻蚀接触孔，淀积钛、氮化钛过渡金属以及金属钨从而形成钨下沉连接通道，即钨塞。
3.根据权利要求2所述的RFLDMOS器件的制造方法，其特征在于：所述第1步中，P型衬底为重掺杂，掺杂浓度为1020cm-3以上，P型外延为轻掺杂，掺杂浓度为1014～1016cm-3，其中P型外延的厚度每增加1μm，器件的击穿电压提高14～18V；多晶硅掺杂离子为磷或砷，浓度大于1020cm-3。
4.根据权利要求2所述的RFLDMOS器件的制造方法，其特征在于：所述第1步中，栅氧化层的厚度为
多晶硅的厚度为
5.根据权利要求2所述的RFLDMOS器件的制造方法，其特征在于：所述第2步中，P型沟道离子注入的注入杂质为硼，注入能量为30keV以下，注入剂量为1012～1014cm-2。
6.根据权利要求2所述的RFLDMOS器件的制造方法，其特征在于：所述第3步中，N型离子注入的注入杂质为磷，注入能量为60～200keV,注入剂量为1011～1013cm-2；高温推进的温度为900～1050℃，时间为30～180分钟。
7.根据权利要求2所述的RFLDMOS器件的制造方法，其特征在于：所述第4步中，P型埋层的注入杂质为硼，注入能量为50～200keV,注入剂量大于1014cm-2。
8.根据权利要求2所述的RFLDMOS器件的制造方法，其特征在于：所述第5步中，N型源漏的注入离子为磷或砷，注入能量为30～120keV,注入剂量大于1015cm-2；P型重掺杂注入离子为硼，注入能量为30～80keV,注入剂量大于1015cm-2；快速热退火的温度为1000～1100℃，时间为5～30秒。
9.根据权利要求2所述的RFLDMOS器件的制造方法，其特征在于：所述第7步中，介质层是氧化硅层，金属层是钨硅或者氮化钛。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012104183248A CN103035675A (zh) | 2012-10-26 | 2012-10-26 | Rfldmos器件和制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012104183248A CN103035675A (zh) | 2012-10-26 | 2012-10-26 | Rfldmos器件和制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103035675A true CN103035675A (zh) | 2013-04-10 |
Family
ID=48022397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012104183248A Pending CN103035675A (zh) | 2012-10-26 | 2012-10-26 | Rfldmos器件和制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103035675A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104701375A (zh) * | 2013-12-10 | 2015-06-10 | 上海华虹宏力半导体制造有限公司 | 射频ldmos器件及工艺方法 |
| CN106298531A (zh) * | 2015-06-03 | 2017-01-04 | 北大方正集团有限公司 | 射频横向双扩散金属氧化物半导体的制作方法 |
| CN106663610A (zh) * | 2014-08-21 | 2017-05-10 | 维西埃-硅化物公司 | 具有改进的非钳位感应开关抗扰性的晶体管结构 |
| CN107706106A (zh) * | 2017-09-21 | 2018-02-16 | 信利（惠州）智能显示有限公司 | Amoled显示面板的制备方法 |
| CN107710410A (zh) * | 2015-05-21 | 2018-02-16 | 酷星技术股份有限公司 | Dmos及cmos半导体装置的增强集成 |
| CN104425597B (zh) * | 2013-08-23 | 2018-06-19 | 上海华虹宏力半导体制造有限公司 | 射频ldmos器件及其制造方法 |
| CN109920737A (zh) * | 2019-01-07 | 2019-06-21 | 北京顿思集成电路设计有限责任公司 | Ldmos器件及其制造方法 |
| CN111200006A (zh) * | 2018-11-19 | 2020-05-26 | 无锡华润上华科技有限公司 | 横向双扩散金属氧化物半导体场效应管及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030057459A1 (en) * | 2001-09-26 | 2003-03-27 | Vladimir Rumennik | High current field-effect transistor |
| CN201570499U (zh) * | 2009-11-03 | 2010-09-01 | 苏州远创达科技有限公司 | 栅下具有横向扩散埋层的ldmos器件 |
| US20100237411A1 (en) * | 2009-03-23 | 2010-09-23 | Force Mos Technology Co. Ltd. | LDMOS with double LDD and trenched drain |
| CN102376762A (zh) * | 2010-08-26 | 2012-03-14 | 上海华虹Nec电子有限公司 | 超级结ldmos器件及制造方法 |
-
2012
- 2012-10-26 CN CN2012104183248A patent/CN103035675A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030057459A1 (en) * | 2001-09-26 | 2003-03-27 | Vladimir Rumennik | High current field-effect transistor |
| US20100237411A1 (en) * | 2009-03-23 | 2010-09-23 | Force Mos Technology Co. Ltd. | LDMOS with double LDD and trenched drain |
| CN201570499U (zh) * | 2009-11-03 | 2010-09-01 | 苏州远创达科技有限公司 | 栅下具有横向扩散埋层的ldmos器件 |
| CN102376762A (zh) * | 2010-08-26 | 2012-03-14 | 上海华虹Nec电子有限公司 | 超级结ldmos器件及制造方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104425597B (zh) * | 2013-08-23 | 2018-06-19 | 上海华虹宏力半导体制造有限公司 | 射频ldmos器件及其制造方法 |
| CN104701375A (zh) * | 2013-12-10 | 2015-06-10 | 上海华虹宏力半导体制造有限公司 | 射频ldmos器件及工艺方法 |
| CN106663610A (zh) * | 2014-08-21 | 2017-05-10 | 维西埃-硅化物公司 | 具有改进的非钳位感应开关抗扰性的晶体管结构 |
| EP3183755A4 (en) * | 2014-08-21 | 2018-07-18 | Vishay-Siliconix | Transistor structure with improved unclamped inductive switching immunity |
| US10181523B2 (en) | 2014-08-21 | 2019-01-15 | Vishay-Siliconix | Transistor structure with improved unclamped inductive switching immunity |
| KR101922355B1 (ko) * | 2014-08-21 | 2019-02-13 | 비쉐이-실리코닉스 | 향상된 언클램핑 유도 스위칭 내성을 갖는 트랜지스터 구조체 |
| CN107710410A (zh) * | 2015-05-21 | 2018-02-16 | 酷星技术股份有限公司 | Dmos及cmos半导体装置的增强集成 |
| CN106298531A (zh) * | 2015-06-03 | 2017-01-04 | 北大方正集团有限公司 | 射频横向双扩散金属氧化物半导体的制作方法 |
| CN107706106A (zh) * | 2017-09-21 | 2018-02-16 | 信利（惠州）智能显示有限公司 | Amoled显示面板的制备方法 |
| CN111200006A (zh) * | 2018-11-19 | 2020-05-26 | 无锡华润上华科技有限公司 | 横向双扩散金属氧化物半导体场效应管及其制备方法 |
| CN109920737A (zh) * | 2019-01-07 | 2019-06-21 | 北京顿思集成电路设计有限责任公司 | Ldmos器件及其制造方法 |
| CN109920737B (zh) * | 2019-01-07 | 2022-02-08 | 北京顿思集成电路设计有限责任公司 | Ldmos器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103035727B (zh) | Rfldmos器件及制造方法 | |
| CN103035675A (zh) | Rfldmos器件和制造方法 | |
| CN102104062B (zh) | 双极晶体管 | |
| CN102017162B (zh) | 集成式低泄漏肖特基二极管 | |
| JP5534298B2 (ja) | 半導体装置 | |
| CN103632974B (zh) | P型ldmos表面沟道器件提高面内均匀性的制造方法 | |
| CN102110709B (zh) | BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法 | |
| CN101515586A (zh) | 具有紧密体接触的射频soi ldmos器件 | |
| CN102254946B (zh) | 一种射频横向扩散n型mos管及其制造方法 | |
| CN102184944A (zh) | 一种横向功率器件的结终端结构 | |
| CN102088029B (zh) | SiGe BiCMOS工艺中的PNP双极晶体管 | |
| CN102723353B (zh) | 高压功率ldmos器件及其制造方法 | |
| CN102347354A (zh) | 锗硅异质结双极晶体管及制造方法 | |
| CN102376775B (zh) | BiCMOS工艺中的寄生PIN器件及制造方法 | |
| CN102054845A (zh) | 基于soi的射频ldmos器件及对其进行注入的方法 | |
| CN101515588B (zh) | 具有h型栅的射频soi ldmos器件 | |
| CN203339170U (zh) | 绝缘栅双极型晶体管 | |
| CN104599974A (zh) | 半导体结构及其形成方法 | |
| CN104282762A (zh) | 射频横向双扩散场效应晶体管及其制作方法 | |
| CN102376776A (zh) | BiCMOS工艺中的寄生PIN二极管及制造方法 | |
| CN104078498B (zh) | 一种沟槽隔离横向绝缘栅双极型晶体管 | |
| CN104538441B (zh) | 射频ldmos器件及其制造方法 | |
| CN104638003A (zh) | 射频ldmos器件及工艺方法 | |
| CN102386183B (zh) | BiCMOS工艺中的寄生PIN器件组合结构及制造方法 | |
| CN204464292U (zh) | 半导体结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140121 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140121 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130410 |