CN102386183B - BiCMOS工艺中的寄生PIN器件组合结构及制造方法 - Google Patents
BiCMOS工艺中的寄生PIN器件组合结构及制造方法 Download PDFInfo
- Publication number
- CN102386183B CN102386183B CN201010270116.9A CN201010270116A CN102386183B CN 102386183 B CN102386183 B CN 102386183B CN 201010270116 A CN201010270116 A CN 201010270116A CN 102386183 B CN102386183 B CN 102386183B
- Authority
- CN
- China
- Prior art keywords
- type
- parasitic pin
- pin device
- implantation
- district
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明公开了一种BiCMOS工艺中的寄生PIN器件组合结构，寄生PIN器件组合结构是由多个寄生PIN器件并联而成，各寄生PIN器件包括一N型区、一I型区、一P型区。N型区由形成于浅沟槽隔离底部的一N型赝埋层组成。I型区由形成于有源区中的N型集电极注入区组成。P型区由形成于有源区表面上本征基区外延层并进行外基区注入组成。各寄生PIN器件的N型区都扩散进入有源区并实现互相连接，从而实现多个寄生PIN器件并联。本发明还公开了一种BiCMOS工艺中的寄生PIN器件组合结构的制造方法。本发明能够降低器件的插入损耗、衬底电流、增加器件的正向电流，具有较高的器件隔离度，无需额外的工艺条件就可以实现为电路提供多一种器件选择。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种BiCMOS工艺中的寄生PIN器件组合结构，本发明还涉及一种BiCMOS工艺中的寄生PIN器件组合结构的制造方法。
背景技术
现有BiCMOS工艺中的双极型晶体管(Bipolar Transistor)采用高掺杂的集电区埋层，以降低集电区电阻，采用高浓度高能量N型注入，连接集电区埋层，形成集电极引出端(collector pick-up)。集电区埋层上外延中低掺杂的集电区，在位P型掺杂的外延形成基区，然后N型重掺杂多晶硅构成发射极，最终完成Bipolar Transistor的制作。
发明内容
本发明所要解决的技术问题是提供一种BiCMOS工艺中的寄生PIN器件组合结构，能够降低寄生PIN器件的插入损耗、衬底电流、增加器件的正向电流，具有较高的器件隔离度，无需额外的工艺条件就可以实现为电路提供多一种器件选择；本发明还提供了一种BiCMOS工艺中的寄生PIN器件组合结构的制造方法，利用BiCMOS工艺中现有工艺条件就能实现，无需额外增加工艺条件，也能够降低成本。
为解决上述技术问题，本发明提供一种BiCMOS工艺中的寄生PIN器件组合结构，所述寄生PIN器件组合结构是由多个寄生PIN器件并联而成，各所述寄生PIN器件形成于一P型硅衬底上，有源区通过浅沟槽隔离氧化层进行隔离，各所述寄生PIN器件包括：一N型区，由形成于所述浅沟槽隔离氧化层底部并横向延伸进入所述有源区的一N型赝埋层组成，通过在所述浅沟槽隔离氧化层中做接触孔并填入金属引出所述N型区；一I型区，是由形成于有源区中的N型集电极注入区组成，和延伸入所述有源区的所述N型区相接触；一P型区，由形成于所述有源区表面上的掺有P型杂质的本征基区外延层并进行外基区注入组成，和所述I型区相接触，所述P型区通过在其上部形成一金属接触引出。各所述寄生PIN器件的N型区都扩散进入所述有源区并实现各相邻的所述寄生PIN器件间的互相连接，从而实现由多个寄生PIN器件并联而成的所述寄生PIN器件组合结构。
进一步改进是，所述N型赝埋层的杂质浓度范围为1e19cm-3～1e21cm-3，通过在所述浅沟槽隔离氧化层底部进行离子注入形成，该离子注入的注入剂量为1e14cm-2～1e16cm-2、注入能量小于30KeV、注入杂质为磷或砷或锑。所述P型区的本征基区外延层为P型掺杂的硅外延、或锗硅外延、或锗硅碳外延，所述P型掺杂的杂质浓度范围为1e19cm-3～1e21cm-3，是通过在位P型掺杂和外基区离子注入形成，所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为1e14cm-2～5e15cm-2、注入能量为2KeV～30KeV。所述I型区的集电极注入区的注入杂质为磷或砷、注入剂量为1e12cm-2～1e15cm-2、注入能量为100KeV～2000KeV。通过控制各所述有源区的长度或宽度使各所述寄生PIN器件的N型区都扩散进入所述有源区并实现各相邻的所述寄生PIN器件间的互相连接。
为解决上述技术问题，本发明提供一种BiCMOS工艺中的寄生PIN器件组合结构的制造方法，包括如下步骤：
步骤一、利用浅沟槽刻蚀工艺在一P型硅衬底上形成浅沟槽，并由所述浅沟槽隔离出有源区。
步骤二、通过在所述浅沟槽底部进行N型赝埋层离子注入形成各寄生PIN器件的N型区。所述N型赝埋层离子注入的注入剂量为1e14cm-2～1e16cm-2、注入能量小于30KeV、注入杂质为磷或砷或锑。
步骤三、在所述浅沟槽中填入氧化硅形成浅沟槽隔离氧化层。
步骤四、在有源区中进行P型的集电极注入形成各所述寄生PIN器件的I型区。所述集电极注入的注入杂质为磷或砷、注入剂量为1e12cm-2～1e15cm-2、注入能量为100KeV～2000KeV。
步骤五、对所述硅衬底进行热退火，各所述寄生PIN器件的N型区在退火过程中纵向扩散和横向扩散并延伸进入所述有源区并和各所述寄生PIN器件的I型区形成接触、同时和相邻的所述寄生PIN器件的N型区形成互相连接。
步骤六、在所述硅衬底表面上形成一本征基区外延层，在各所述寄生PIN器件对应的有源区上定义离子注入窗口、通过所述离子注入窗口对形成于各所述有源区表面上的所述本征基区外延层进行P型的外基区离子注入形成各所述寄生PIN器件的P型区，各所述寄生PIN器件的P型区和各所述寄生PIN器件的I型区形成接触。所述本征基区外延层为在位P型掺杂的硅外延、或锗硅外延、或锗硅碳外延，所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为1e14cm-2～5e15cm-2、注入能量为2KeV～30KeV。
步骤七、在各所述寄生PIN器件的N型区上部的所述浅沟槽隔离氧化层中形成深阱接触引出各所述寄生PIN器件的N型区，在各所述寄生PIN器件的P型区上部做金属接触引出各所述寄生PIN器件的P型区。
进一步改进是，通过控制各所述有源区的长度或宽度使各所述寄生PIN器件的N型区都扩散进入所述有源区并实现各相邻的所述寄生PIN器件间的互相连接。
本发明具有如下的有益效果：
1、本发明BiCMOS工艺中的寄生PIN器件具有较低插入损耗和较高隔离度，无需额外的工艺条件就可以实现为电路提供多一种器件选择，能广泛应用在微波开关，微波调制，限幅及数字移相等微波控制电路中，也可用于射频开关，低频整流等领域。本发明制造方法利用BiCMOS工艺中现有工艺条件如赝埋层离子注入、集电极注入、本征基区外延生长和外基区离子注入等就能实现，无需额外增加工艺条件，从而也能够降低成本。
2、本发明BiCMOS工艺中的寄生PIN器件组合结构能够降低衬底电流。本发明是通过有效控制有源区的宽度及长度，保证各N型区的N型膺埋层向中间扩散并能形成各相邻N型区互相连接，并且达到一定浓度。相比于各相邻N型区不互相连接的组合结构，本发明组合结构能够降低寄生PIN器件与衬底形成的寄生PNP器件的放大系数，从而降低器件的的衬底电流。
3、本发明BiCMOS工艺中的寄生PIN器件组合结构是通过多个单元并联，能增加寄生PIN器件的有效面积，从而能降低寄生PIN器件的插入损耗。
4、本发明BiCMOS工艺中的寄生PIN器件组合结构由于采用多个并联后，寄生PIN器件的周长面积比增加，由于电流的趋边效应，能够增加器件的正向电流。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例BiCMOS工艺中的寄生PIN器件组合结构示意图；
图2A-图2D是本发明实施例BiCMOS工艺中的寄生PIN器件组合结构的制造方法中各步骤的器件结构示意图。
具体实施方式
如图1所示，是本发明实施例BiCMOS工艺中的寄生PIN器件组合结构示意图，所述寄生PIN器件组合结构是由多个寄生PIN器件并联而成，各所述寄生PIN器件形成于一P型硅衬底上，有源区通过浅沟槽隔离氧化层进行隔离，各所述寄生PIN器件包括：一N型区，由形成于所述浅沟槽隔离氧化层底部并横向延伸进入所述有源区的一N型赝埋层组成，通过在所述浅沟槽隔离氧化层中做接触孔并填入金属引出所述N型区。所述N型赝埋层的杂质浓度范围为1e19cm-3～1e21cm-3，通过在所述浅沟槽隔离氧化层底部进行离子注入形成，该离子注入的注入剂量为1e14cm-2～1e16cm-2、注入能量小于30KeV、注入杂质为磷或砷或锑。一I型区，是由形成于有源区中的N型集电极注入区组成，和延伸入所述有源区的所述N型区相接触。所述I型区的集电极注入区的注入杂质为磷或砷、注入剂量为1e12cm-2～1e15cm-2、注入能量为100KeV～2000KeV。一P型区，由形成于所述有源区表面上的掺有P型杂质的本征基区外延层组成，和所述I型区相接触，所述P型区通过在其上部形成一金属接触引出。所述P型区的本征基区外延层为P型掺杂的硅外延、或锗硅外延、或锗硅碳外延，所述P型掺杂的杂质浓度范围为1e19cm-3～1e21cm-3，是通过在位P型掺杂和外基区离子注入形成，所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为1e14cm-2～5e15cm-2、注入能量为2KeV～30KeV。所述外基区离子注入的区域即图1所示的外基区注入区。
各所述寄生PIN器件的N型区都扩散进入所述有源区并实现各相邻的所述寄生PIN器件间的互相连接，从而实现由多个寄生PIN器件并联而成的所述寄生PIN器件组合结构。通过控制各所述有源区的长度或宽度使各所述寄生PIN器件的N型区都扩散进入所述有源区并实现各相邻的所述寄生PIN器件间的互相连接。
如图2A-图2D所示，是本发明实施例BiCMOS工艺中的寄生PIN器件组合结构的制造方法中各步骤的器件结构示意图。本发明实施例BiCMOS工艺中的寄生PIN器件组合结构的制造方法，包括如下步骤：
步骤一、如图2A所示，利用浅沟槽刻蚀工艺在轻掺杂的P型硅衬底上形成浅沟槽。
步骤二、如图2A所示，通过在所述浅沟槽底部进行N型的赝埋层离子注入形成各寄生PIN器件的N型赝埋层，并以各寄生PIN器件的N型赝埋层作为各寄生PIN器件的N型区。所述赝埋层离子注入的注入剂量为1e14cm-2～1e16cm-2、注入能量小于30KeV、注入杂质为磷或砷或锑。
步骤三、如图2A所示，在所述浅沟槽中填入氧化硅形成浅沟槽隔离氧化层。
步骤四、如图2B所示，所述浅沟槽隔离氧化层在所述P型衬底上隔离出有源区。在所述有源区中进行N型的集电极注入形成集电极注入区，以各所述集电极注入区作为各所述寄生PIN器件的I型区。所述集电极注入的注入杂质为磷或砷、注入剂量为1e12cm-2～1e15cm-2、注入能量为100KeV～2000KeV。
步骤五、如图2B所示，对所述P型硅衬底进行热退火，各所述集电极注入区和各所述寄生PIN器件的N型赝埋层在退火过程中会进行纵向扩散和横向扩散，各所述N型赝埋层还会延伸进入所述有源区中并和各所述集电极注入区相接触、同时和相邻的所述寄生PIN器件的N型赝埋层形成互相连接。从而形成所述寄生PIN器件的N型区互连的结构。
步骤六、如图2C所示，在所述P型硅衬底表面形成一本征基区外延层，所述本征基区外延层为硅外延、或锗硅外延、或锗硅碳外延。如图2D所示，在各所述寄生PIN器件对应的有源区表面定义离子注入窗口，通过所述离子注入窗口对形成于各所述有源区表面上的所述本征基区外延层进行P型的外基区离子注入形成各所述寄生PIN器件的P型区，各所述寄生PIN器件的P型区和各所述寄生PIN器件的I型区形成接触。所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为1e14cm-2～5e15cm-2、注入能量为2KeV～30KeV。所述外基区离子注入的区域即图2D所示的外基区注入区。
步骤七、如图1所示，在各所述寄生PIN器件的N型区上部的所述浅沟槽隔离氧化层中形成深阱接触引出各所述寄生PIN器件的N型区，在各所述寄生PIN器件的P型区上部做金属接触引出各所述寄生PIN器件的P型区。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (8)
1.一种BiCMOS工艺中的寄生PIN器件组合结构，其特征在于：寄生PIN器件组合结构是由多个寄生PIN器件并联而成，各所述寄生PIN器件形成于一P型硅衬底上，有源区通过浅沟槽隔离氧化层进行隔离，各所述寄生PIN器件包括：
一N型区，由形成于所述浅沟槽隔离氧化层底部并横向延伸进入所述有源区的一N型赝埋层组成，通过在所述浅沟槽隔离氧化层中做接触孔并填入金属引出所述N型区；
一I型区，是由形成于有源区中的N型集电极注入区组成，和延伸入所述有源区的所述N型区相接触；
一P型区，由形成于所述有源区表面上的掺有P型杂质的本征基区外延层组成，和所述I型区相接触，所述P型区通过在其上部形成一金属接触引出；
各所述寄生PIN器件的N型区都扩散进入所述有源区并实现各相邻的所述寄生PIN器件间的互相连接，从而实现由多个寄生PIN器件并联而成的所述寄生PIN器件组合结构；
通过控制各所述有源区的长度或宽度使各所述寄生PIN器件的N型区都扩散进入所述有源区并实现各相邻的所述寄生PIN器件间的互相连接。
2.如权利要求1所述的BiCMOS工艺中的寄生PIN器件组合结构，其特征在于：所述N型赝埋层的杂质浓度范围为1e19cm-3～1e21cm-3，通过在所述浅沟槽隔离氧化层底部进行离子注入形成，该离子注入的注入剂量为1e14cm-2～1e16cm-2、注入能量小于30KeV、注入杂质为磷或砷或锑。
3.如权利要求1所述的BiCMOS工艺中的寄生PIN器件组合结构，其特征在于：所述P型区的本征基区外延层为P型掺杂的硅外延、或锗硅外延、或锗硅碳外延，所述P型掺杂的杂质浓度范围为1e19cm-3～1e21cm-3，是通过在位P型掺杂和外基区离子注入形成，所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为1e14cm-2～5e15cm-2、注入能量为2KeV～30KeV。
4.如权利要求1所述的BiCMOS工艺中的寄生PIN器件组合结构，其特征在于：所述I型区的集电极注入区的注入杂质为磷或砷、注入剂量为1e12cm-2～1e15cm-2、注入能量为100KeV～2000KeV。
5.如权利要求1所述的BiCMOS工艺中的寄生PIN器件组合结构的制造方法，其特征在于，包括如下步骤：
步骤一、利用浅沟槽刻蚀工艺在一P型硅衬底上形成浅沟槽，并由所述浅沟槽隔离出有源区；
步骤二、通过在所述浅沟槽底部进行N型赝埋层离子注入形成各寄生PIN器件的N型区；
步骤三、在所述浅沟槽中填入氧化硅形成浅沟槽隔离氧化层；
步骤四、在有源区中进行P型的集电极注入形成各所述寄生PIN器件的I型区；
步骤五、对所述硅衬底进行热退火，各所述寄生PIN器件的N型区在退火过程中纵向扩散和横向扩散并延伸进入所述有源区并和各所述寄生PIN器件的I型区形成接触、同时和相邻的所述寄生PIN器件的N型区形成互相连接；
步骤六、在所述硅衬底表面上形成一本征基区外延层，在各所述寄生PIN器件对应的有源区上定义离子注入窗口、通过所述离子注入窗口对形成于各所述有源区表面上的所述本征基区外延层进行P型的外基区离子注入形成各所述寄生PIN器件的P型区，各所述寄生PIN器件的P型区和各所述寄生PIN器件的I型区形成接触；
步骤七、在各所述寄生PIN器件的N型区上部的所述浅沟槽隔离氧化层中形成深阱接触引出各所述寄生PIN器件的N型区，在各所述寄生PIN器件的P型区上部做金属接触引出各所述寄生PIN器件的P型区。
6.如权利要求5所述方法，其特征在于：步骤二中所述N型赝埋层离子注入的注入剂量为1e14cm-2～1e16cm-2、注入能量小于30KeV、注入杂质为磷或砷或锑。
7.如权利要求5所述方法，其特征在于：步骤四中所述集电极注入的注入杂质为磷或砷、注入剂量为1e12cm-2～1e15cm-2、注入能量为100KeV～2000KeV。
8.如权利要求5所述方法，其特征在于：步骤六中所述本征基区外延层为在位P型掺杂的硅外延、或锗硅外延、或锗硅碳外延，所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为1e14cm-2～5e15cm-2、注入能量为2KeV～30KeV。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010270116.9A CN102386183B (zh) | 2010-08-31 | 2010-08-31 | BiCMOS工艺中的寄生PIN器件组合结构及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010270116.9A CN102386183B (zh) | 2010-08-31 | 2010-08-31 | BiCMOS工艺中的寄生PIN器件组合结构及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102386183A CN102386183A (zh) | 2012-03-21 |
| CN102386183B true CN102386183B (zh) | 2014-04-16 |
Family
ID=45825439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010270116.9A Active CN102386183B (zh) | 2010-08-31 | 2010-08-31 | BiCMOS工艺中的寄生PIN器件组合结构及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102386183B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097437A (zh) * | 2014-05-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 形成应变硅层的方法、pmos器件的制作方法及半导体器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6015726A (en) * | 1997-03-24 | 2000-01-18 | Nec Corporation | Semiconductor device and method of producing the same |
| US6770952B2 (en) * | 2001-04-30 | 2004-08-03 | Texas Instruments Incorporated | Integrated process for high voltage and high performance silicon-on-insulator bipolar devices |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6284581B1 (en) * | 1999-02-18 | 2001-09-04 | Chartered Semiconductor Manufacturing Ltd. | Integration of bipolar and CMOS devices for sub-0.1 micrometer transistors |
-
2010
- 2010-08-31 CN CN201010270116.9A patent/CN102386183B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6015726A (en) * | 1997-03-24 | 2000-01-18 | Nec Corporation | Semiconductor device and method of producing the same |
| US6770952B2 (en) * | 2001-04-30 | 2004-08-03 | Texas Instruments Incorporated | Integrated process for high voltage and high performance silicon-on-insulator bipolar devices |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102386183A (zh) | 2012-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102110709B (zh) | BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法 | |
| CN102446965B (zh) | 锗硅异质结双极晶体管 | |
| CN102254946B (zh) | 一种射频横向扩散n型mos管及其制造方法 | |
| CN102376775B (zh) | BiCMOS工艺中的寄生PIN器件及制造方法 | |
| CN102487077B (zh) | BiCMOS工艺中的垂直寄生型PNP器件及制造方法 | |
| CN102412274B (zh) | 锗硅hbt工艺中垂直寄生型pnp器件及制造方法 | |
| CN102376776B (zh) | BiCMOS工艺中的寄生PIN二极管及制造方法 | |
| CN102544081B (zh) | 锗硅异质结npn三极管及制造方法 | |
| CN102386183B (zh) | BiCMOS工艺中的寄生PIN器件组合结构及制造方法 | |
| CN102386218B (zh) | BiCMOS工艺中的垂直寄生型PNP器件及其制造方法 | |
| US8907453B2 (en) | Parasitic lateral PNP transistor and manufacturing method thereof | |
| CN102544082B (zh) | 锗硅异质结npn三极管器件及制造方法 | |
| CN102569371B (zh) | BiCMOS工艺中的垂直寄生型PNP三极管及制造方法 | |
| CN102969349B (zh) | 锗硅hbt工艺中的横向寄生型pnp器件及制造方法 | |
| CN103178100B (zh) | 纵向pnp型三极管及其制造方法 | |
| CN102446978B (zh) | BiCMOS工艺中的PIN器件 | |
| CN102403343B (zh) | BiCMOS工艺中的垂直寄生型PNP器件及制造方法 | |
| CN102569370B (zh) | BiCMOS工艺中垂直寄生型PNP器件及制造方法 | |
| CN102412308A (zh) | BiCMOS工艺中的寄生PIN器件及制造方法 | |
| CN103066115A (zh) | 垂直寄生型pnp三极管及制造方法 | |
| CN103066119A (zh) | 锗硅异质结双极晶体管及制造方法 | |
| CN103137677B (zh) | 锗硅hbt工艺中的寄生横向型pnp三极管及制造方法 | |
| CN103050519A (zh) | 锗硅hbt器件及制造方法 | |
| CN103050517A (zh) | 一种采用SiGe HBT工艺的寄生PNP器件结构及其制作方法 | |
| CN103123931A (zh) | 一种BiCMOS工艺中寄生N-I-P型PIN器件结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140108 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140108 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |