CN102446978B

CN102446978B - BiCMOS工艺中的PIN器件

Info

Publication number: CN102446978B
Application number: CN 201010504077
Authority: CN
Inventors: 刘冬华; 钱文生; 胡君; 周正良
Original assignee: Shanghai Hua Hong NEC Electronics Co Ltd
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2010-10-12
Filing date: 2010-10-12
Publication date: 2013-09-11
Anticipated expiration: 2030-10-12
Also published as: CN102446978A

Abstract

本发明公开了一种的BiCMOS工艺中的PIN器件形成于P型硅衬底上，有源区通过浅槽场氧进行隔离，在俯视面上，所述PIN器件的版图结构为八边形、八边以上多变形、或圆形。在横截面上，所述PIN器件包括：一N型区，由形成于有源区两侧的所述浅槽场氧底部并和有源区相隔一横向距离的N型赝埋层组成并通过深孔接触引出所述N型区。一I型区，由形成于有源区中的N型集电极注入区组成。一P型区，由形成于有源区表面上的掺有P型杂质的本征基区外延层组成。本发明能有效地降低器件的串联电阻、提高器件的正向导通电流、能使器件的电流在各个方向上更均匀、提高器件的特性。

Description

BiCMOS工艺中的PIN器件

技术领域

本发明涉及一种半导体集成电路器件，特别是涉及一种BiCMOS工艺中的PIN器件。

背景技术

现有BiCMOS工艺中的双极型晶体管(Bipolar Transistor)采用高掺杂的集电区埋层，以降低集电区电阻，采用高浓度高能量N型注入，连接集电区埋层，形成集电极引出端(collector pick-up)。集电区埋层上外延中低掺杂的集电区，在位P型掺杂的外延形成基区，然后N型重掺杂多晶硅构成发射极，最终完成Bipolar Transistor的制作。如图1所示，为现有BiCMOS工艺中的第一种PIN器件横截面结构示意图。现有第一种PIN器件包括：一N型区、一I型区和一P型区；所述N型区由N型埋层即所述集电区埋层组成，通过一N型重掺杂区即所示集电极引出端引出所述N型埋层电极；所述I型区由N型外延层组成；所述P型区由外基区注入区组成即由形成于所述N型外延层上的在位P型掺杂的外延层并进行外基区注入后形成，直接通过一金属接触引出所述P型区电极。现有第一种PIN器件的正向导通时的电流方向为垂直向下的方法如图1中的箭头所示。现有第一种PIN器件的缺点是需要占用较大的器件面积，且外延层的制作成本较高。

如图2所示，为现有BiCMOS工艺中的第二种PIN器件横截面结构示意图。现有第二种PIN器件包括：一N型区，由形成于有源区两侧的所述浅槽场氧即浅沟槽隔离底部的N型赝埋层组成，所述N型赝埋层和所述有源区相隔一横向距离，通过在所述N型赝埋层顶部的所述浅槽场氧中形成的深孔接触引出所述N型区；一I型区，是由形成于有源区中的N型集电极注入区组成，所述I型区的深度大于所述浅槽场氧底部的深度、且所述I型区的底部横向延伸进入所述有源区两侧的所述浅槽场氧底部并和所述N型赝埋层形成接触；一P型区，由形成于所述有源区表面上的掺有P型杂质的本征基区外延层即图2所示外基区注入区组成，和所述I型区相接触，通过在所述P型区上部形成的一金属接触引出所述P型区；最后通过金属连线实现器件的互连。现有第二种PIN器件的电流方向如图2中的箭头曲线所示，电流方向并不完全垂直，不仅和P型区到N型区间的纵向距离有关、还和P型区到N型区间的横向距离有关。如果从器件的版图结构上来看，器件的P型区域到N型区域的横向距离不一致，将会导致电流的不均匀。

如图3所示，为现有BiCMOS工艺中的第二种PIN器件俯视面结构示意图，现有第二种PIN器件的版图结构为矩形或正方形，其中有源区边界一、有源区边界二、N型赝埋层边界一、N型赝埋层边界二都为矩形或正方形结构。所述有源区边界一内部区域为形成有源区的区域，所述有源区边界一和所述有源区边界二之间的区域为形成浅槽场氧的区域；所述有源区边界二之外的区域为形成其它有源区或浅槽场氧的区域；所述N型赝埋层边界一和所述N型赝埋层边界二之间的区域为形成所述N型赝埋层之间的区域。其中圆圈a所示区域为矩形或正方形的四个边角区域处、圆圈b所示区域为矩形或正方形各侧边区域处，由图3可知，圆圈a所示区域处的N型区和P型区间距离大于圆圈b所示区域处的N型区和P型区间距离。所以图3所示的矩形或正方形的四个边角区域处的串联电阻要比四个侧边处的串联电阻大，这样会使得现有第二种PIN器件的正向导体电流在各个方向不均匀。

发明内容

本发明所要解决的技术问题是提供一种BiCMOS工艺中的PIN器件，能有效地降低器件的串联电阻、提高器件的正向导通电流、能使器件的电流在各个方向上更均匀、提高器件的特性。

为解决上述技术问题，本发明提供的BiCMOS工艺中的PIN器件形成于P型硅衬底上，有源区通过浅槽场氧进行隔离，在俯视面上，所述PIN器件的版图结构为八边形、八边以上多变形、或圆形。在横截面上，所述PIN器件包括：

一N型区，由形成于有源区两侧的所述浅槽场氧底部的N型赝埋层组成，所述N型赝埋层和所述有源区相隔一横向距离，通过在所述N型赝埋层顶部的所述浅槽场氧中形成的深孔接触引出所述N型区。所述N型赝埋层是在所述浅槽场氧形成前在浅槽的底部进行离子注入形成，该离子注入的注入剂量为1e14cm^-2～1e16cm^-2、注入能量小于30KeV、注入杂质为磷或砷或锑。

一I型区，是由形成于有源区中的N型集电极注入区组成，所述I型区的深度大于所述浅槽场氧底部的深度、且所述I型区的底部横向延伸进入所述有源区两侧的所述浅槽场氧底部并和所述N型赝埋层形成接触。所述I型区的集电极注入区的注入杂质为磷或砷、注入剂量为1e12cm^-2～5e15cm^-2、注入能量为100KeV～2000KeV。

一P型区，由形成于所述有源区表面上的掺有P型杂质的本征基区外延层组成，和所述I型区相接触，通过在所述P型区上部形成的一金属接触引出所述P型区。所述P型区的本征基区外延层为P型掺杂的硅外延、或锗硅外延、或锗硅碳外延，所述本征基区外延层的P型掺杂是通过在位P型掺杂和外基区离子注入形成，所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为1e14cm^-2～5e15cm^-2、注入能量为2KeV～30KeV。

本发明能有效地降低器件的串联电阻、提高器件的正向导通电流、能使器件的电流在各个方向上更均匀、提高器件的特性。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有BiCMOS工艺中的第一种PIN器件横截面结构示意图；

图2是现有BiCMOS工艺中的第二种PIN器件横截面结构示意图；

图3是现有BiCMOS工艺中的第二种PIN器件俯视面结构示意图；

图4是本发明实施例BiCMOS工艺中的PIN器件俯视面结构示意图；

图5A-图5E是本发明实施例BiCMOS工艺中的PIN器件的制造方法过程中的器件横截面结构示意图。

具体实施方式

如图4所示，是本发明实施例PIN器件俯视面结构示意图；如图5E所述是本发明实施例PIN器件横截面结构示意图。本发明实施例BiCMOS工艺中的PIN器件形成于P型硅衬底上，有源区通过浅槽场氧进行隔离。

如图4所示，在俯视面上，本发明实施例PIN器件的版图结构为八边形。其中有源区边界一、有源区边界二、N型赝埋层边界一、N型赝埋层边界二都为八边形。所述有源区边界一内部区域为形成有源区的区域，所述有源区边界一和所述有源区边界二之间的区域为形成浅槽场氧的区域；所述有源区边界二之外的区域为形成其它有源区或浅槽场氧的区域；所述N型赝埋层边界一和所述N型赝埋层边界二之间的区域为形成所述N型赝埋层之间的区域。其中圆圈a所示区域为所述八边形各边角区域处、圆圈b所示区域为各侧边区域处。由图4可知，圆圈a所示区域处的N型区和P型区间距离和圆圈b所示区域处的N型区和P型区间距离的差值相对于图3所示的对应差值要大大减小，即圆圈a所示区域处的N型区和P型区间距离向圆圈b所示区域处的N型区和P型区间距离趋近；所以图4所示的边角区域处的串联电阻和各侧边处的串联电阻的差值相对于图3所示的对应差值要大大减小，也即各边角区域处的串联电阻向各侧边处的串联电阻趋近。

如图5E所示，在横截面上，本发明实施例PIN器件包括：

一N型区，由形成于有源区两侧的所述浅槽场氧即浅沟槽隔离底部的N型赝埋层组成，所述N型赝埋层和所述有源区相隔一横向距离，通过在所述N型赝埋层顶部的所述浅槽场氧中形成的深孔接触引出所述N型区。所述N型赝埋层是在所述浅槽场氧形成前在浅槽的底部进行离子注入形成，该离子注入的注入剂量为1e14cm^-2～1e16cm^-2、注入能量小于30KeV、注入杂质为磷或砷或锑。

一P型区，由形成于所述有源区表面上的掺有P型杂质的本征基区外延层即图5E所示外基区注入区组成，和所述I型区相接触，通过在所述P型区上部形成的一金属接触引出所述P型区。所述P型区的本征基区外延层为P型掺杂的硅外延、或锗硅外延、或锗硅碳外延，所述本征基区外延层的P型掺杂是通过在位P型掺杂和外基区离子注入形成，所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为1e14cm^-2～5e15cm^-2、注入能量为2KeV～30KeV。最后通过金属连线实现器件的互连。

图5A-图5E是本发明实施例BiCMOS工艺中的PIN器件的制造方法过程中的器件横截面结构示意图。本发明实施例BiCMOS工艺中的PIN器件的制造方法包括如下步骤：

步骤1、如图5A所示，选用轻掺杂的P型衬底硅片，用浅沟槽刻蚀作隔离工艺。在浅沟槽即浅槽刻蚀之后，在所述浅沟槽底部进行一道剂量为1e14cm^-2～1e16cm^-2、注入能量小于30KeV的N型杂质注入形成N型赝埋层，所述N型赝埋层和所述有源区相隔一横向距离。所述赝埋层能有效地实现N型区的低阻连接。

步骤2：如图5B所示，在所浅沟槽中填入氧化硅形成浅槽场氧即浅沟槽隔离，之后，在所述有源区中进行双极晶体管的集电极低掺杂注入即N型集电极注入，然后进行热退火。所述I型区的集电极注入区的注入杂质为磷或砷、注入剂量为1e12cm^-2～5e15cm^-2、注入能量为100KeV～2000KeV。

步骤3：如图5C所示，在所述P型硅衬底上生长双极晶体管的本征基区外延层，用以形成P型区，所述本征基区外延层能为硅外延或是锗硅外延或是锗硅碳外延。

步骤4：如图5D所示，在有源区定义窗口，并进行双极晶体管的外基区离子注入并刻蚀形成PIN器件的重掺杂P型区，即由所述外基区注入区形成所述P型区，所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为1e14cm^-2～5e15cm^-2、注入能量为2KeV～30KeV。

步骤5：如图5E所示，通过在所述浅槽场氧中刻出深孔，填入钛/氮化钛过渡金属层以及金属钨形成所述深孔接触连接所述膺埋层，实现所述N型区的引出。P型区采用现有金属接触工艺引出。最后形成金属连线实现器件的互连。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims

1.一种BiCMOS工艺中的PIN器件,形成于P型硅衬底上，有源区通过浅槽场氧进行隔离，其特征在于：

在俯视面上，所述PIN器件的版图结构为八边形、八边以上多边形、或圆形；

在横截面上，所述PIN器件包括：

一N型区，由形成于有源区两侧的所述浅槽场氧底部的N型赝埋层组成，所述N型赝埋层和所述有源区相隔一横向距离，通过在所述N型赝埋层顶部的所述浅槽场氧中形成的深孔接触引出所述N型区；

一I型区，是由形成于有源区中的N型集电极注入区组成，所述I型区的深度大于所述浅槽场氧底部的深度、且所述I型区的底部横向延伸进入所述有源区两侧的所述浅槽场氧底部并和所述N型赝埋层形成接触；

一P型区，由形成于所述有源区表面上的掺有P型杂质的本征基区外延层组成，和所述I型区相接触，通过在所述P型区上部形成的一金属接触引出所述P型区。

2.如权利要求1所述的BiCMOS工艺中的寄生PIN器件，其特征在于：所述N型赝埋层是在所述浅槽场氧形成前在浅槽的底部进行离子注入形成，该离子注入的注入剂量为1e14cm^-2～1e16cm^-2、注入能量小于30KeV、注入杂质为磷或砷或锑。

3.如权利要求1所述的BiCMOS工艺中的寄生PIN器件，其特征在于：所述P型区的本征基区外延层为P型掺杂的硅外延、或锗硅外延、或锗硅碳外延，所述本征基区外延层的P型掺杂是通过在位P型掺杂和外基区离子注入形成，所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为1e14cm^-2～5e15cm^-2、注入能量为2KeV～30KeV。

4.如权利要求1所述的BiCMOS工艺中的寄生PIN器件，其特征在于：所述I型区的集电极注入区的注入杂质为磷或砷、注入剂量为1e12cm^-2～5e15cm^-2、注入能量为100KeV～2000KeV。