CN102487077A - BiCMOS工艺中的垂直寄生型PNP器件及制造方法 - Google Patents

BiCMOS工艺中的垂直寄生型PNP器件及制造方法 Download PDF

Info

Publication number
CN102487077A
CN102487077A CN2010105733797A CN201010573379A CN102487077A CN 102487077 A CN102487077 A CN 102487077A CN 2010105733797 A CN2010105733797 A CN 2010105733797A CN 201010573379 A CN201010573379 A CN 201010573379A CN 102487077 A CN102487077 A CN 102487077A
Authority
CN
China
Prior art keywords
type
polysilicon
base
type ion
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105733797A
Other languages
English (en)
Other versions
CN102487077B (zh
Inventor
刘冬华
董金珠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201010573379.7A priority Critical patent/CN102487077B/zh
Publication of CN102487077A publication Critical patent/CN102487077A/zh
Application granted granted Critical
Publication of CN102487077B publication Critical patent/CN102487077B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种BiCMOS工艺中的垂直寄生型PNP器件,包括:集电区、基区、发射区以及P型赝埋层、N型多晶硅。赝埋层形成于集电区周围的浅槽场氧底部并和集电区形成接触,通过在赝埋层顶部形成的深孔接触引出集电极。N型多晶硅形成于基区上部并用来引出基极。发射区由形成于基区内P型浅结和基区上方的P型多晶硅组成。本发明还公开了一种BiCMOS工艺中的垂直寄生型PNP器件的制造方法。本发明器件能用作高速、高增益BiCMOS电路中的输出器件,为电路提供多一种器件选择。本发明能有效缩小器件面积、减小PNP管的集电极电阻、提高器件的频率性能、提高器件的增益。本发明方法无须额外的工艺条件,能够降低生产成本。

Description

BiCMOS工艺中的垂直寄生型PNP器件及制造方法
技术领域
本发明涉及半导体集成电路制造领域,特别是涉及一种BiCMOS工艺中的垂直寄生型PNP器件,本发明还涉及该BiCMOS工艺中的垂直寄生型PNP器件的制造方法。 
背景技术
在射频应用中,需要越来越高的器件特征频率。在BiCMOS工艺技术中,NPN三极管,特别是锗硅异质结三极管(SiGe HBT)或者锗硅碳异质结三极管(SiGeC HBT)则是超高频器件的很好选择。并且SiGe工艺基本与硅工艺相兼容,因此SiGe HBT已经成为超高频器件的主流之一。在这种背景下,其对输出器件的要求也相应地提高,比如具有不小于15的电流增益系数和截止频率。 
现有技术中输出器件能采用垂直型寄生PNP三极管,现有BiCMOS工艺中的垂直寄生型PNP器件的集电极的引出通常先由一形成于浅槽隔离(STI)即浅槽场氧底部的埋层或阱和器件的集电区相接触并将集电区引出到和集电区相邻的另一个有源区中、通过在该另一个有源区中形成金属接触引出集电极。这样的做法是由其器件的垂直结构特点所决定的。其缺点是器件面积大,集电极的连接电阻大。由于现有技术中的集电极的引出要通过一和集电区相邻的另一个有源区来实现、且该另一个有源区和集电区间需要用STI或者其他场氧来隔离,这样就大大限制了器件尺寸的进一 步缩小。 
发明内容
本发明所要解决的技术问题是提供一种BiCMOS工艺中的垂直寄生型PNP器件,能用作高速、高增益HBT电路中的输出器件,为电路提供多一种器件选择,能有效地缩小器件面积、减小PNP器件的集电极电阻、提高PNP器件的增益、提高器件的性能;本发明还提供该BiCMOS工艺中的垂直寄生型PNP器件的制造方法,无须额外的工艺条件,能够降低生产成本。 
为解决上述技术问题,本发明提供的BiCMOS工艺中的垂直寄生型PNP器件,形成于硅衬底上,有源区由浅槽场氧隔离,所述垂直寄生型PNP器件包括: 
一集电区,由形成于所述有源区中的一P型离子注入区组成,所述集电区的深度大于或等于所述浅槽场氧的底部深度。 
一赝埋层,由形成于所述集电区周围的所述浅槽场氧底部的P型离子注入区组成,所述赝埋层横向延伸进入所述有源区并和所述集电区形成接触,通过在所述赝埋层顶部的所述浅槽场氧中形成的深孔接触引出集电极。 
一基区,由形成于所述集电区上部并和所述集电区相接触的一N型离子注入区组成。 
一发射区,由形成于所述基区内的一P型浅结和所述基区上方的一P型多晶硅组成,直接通过一金属接触引出所述发射极。 
一N型多晶硅,所述N型多晶硅形成于所述基区上部并和所述基区相接触,通过在所述N型多晶硅上做金属接触引出基极。 
更进一步的改进,所述集电区的P型离子注入的注入杂质为硼,分两步注入实现:第一步注入剂量为1e11cm-2~5e13cm-2、注入能量为100keV~300keV;第二步注入剂量为5e11cm-2~1e13cm-2、注入能量为30keV~100keV。 
更进一步的改进,所述赝埋层是在浅沟槽形成后、浅槽场氧填入前通过P型离子注入并进行退火推进形成,所述赝埋层的P型离子注入的工艺条件为:注入剂量为1e14cm-2~1e16cm-2、能量为小于15keV、注入杂质为硼或二氟化硼。所述赝埋层的退火温度为900℃~1100℃,退火时间为10分钟~60分钟。 
更进一步的改进,所述基区是在浅沟槽形成后、浅槽场氧填入前通过N型离子注入形成,所述基区的N型离子注入要穿过所述有源区上的氮化硅硬质掩模,所述基区的N型离子注入的工艺条件为:注入杂质为磷或者砷、能量条件为100Kev~300Kev、剂量为1e14cm-2~1e16cm-2。所述氮化硅硬质掩模的厚度为300埃~800埃。 
更进一步的改进,所述N型多晶硅采用离子注入工艺进行掺杂,掺杂工艺条件为:注入剂量为1e13cm-2~1e16cm-2、能量为15keV~200keV、注入杂质为砷或磷。 
更进一步的改进,所述发射区的所述P型多晶硅是在多晶硅中进行P型离子注入形成,通过对所述P型多晶硅进行退火推进使所述P型多晶硅中的P型离子推进到所述基区中形成P型浅结;所述P型多晶硅的P型离子注入工艺条件为:注入剂量为大于1e15cm-2、注入能量为100keV~200keV、注入杂质为硼或二氟化硼。所述退火推进为快速热退火(RTA), 温度为1000℃,时间为30s。所述P型多晶硅和所述N型多晶硅通过第一介质层隔离,所述第一介质层为氧化硅、氮化硅、氧化硅加氮化硅或氮氧化硅加氮化硅。 
为解决上述技术问题,本发明提供的BiCMOS工艺中的垂直寄生型PNP器件的制造方法,包括如下步骤: 
步骤一、采用刻蚀工艺在硅衬底上形成有源区和浅沟槽。 
步骤二、在所述有源区进行N型离子注入形成基区;所述基区的深度小于所述浅沟槽的底部深度。 
步骤三、在所述浅沟槽底部进行P型离子注入形成赝埋层。 
步骤四、进行退火工艺,所述赝埋层横向和纵向扩散进入所述有源区中。 
步骤五、在所述浅沟槽中填入氧化硅形成浅槽场氧。 
步骤六、在所述有源区中进行P型离子注入形成集电区,所述集电区的深度大于或等于所述浅槽场氧的底部深度并和所述赝埋层形成接触。 
步骤七、在所述硅衬底上形成第一介质层,刻蚀所述第一介质层并在所述基区上方形成发射区窗口和基区引出区域;所述发射区窗口小于所述有源区大小,所述基区引出区域处于所述发射区窗口周围并通过所述第一介质层和所述发射区窗口隔离。 
步骤八、在所述硅衬底上形成一多晶硅,并刻蚀所述多晶硅形成互相隔离的第一多晶硅和第二多晶硅,所述第一多晶硅形成于所述发射区窗口上、所述第二多晶硅形成于所述基区接触区域上。 
步骤九、对所述第一多晶硅进行P型离子注入形成P型多晶硅,对所 述第二多晶硅进行N型离子注入形成N型多晶硅。 
步骤十、对所述硅衬底进行退火推进,退火时所述P型多晶硅内的P型离子推进到所述基区中形成P型浅结,由所述P型多晶硅和所述P型浅结组成发射区。 
步骤十一、在所述赝埋层顶部的所述浅槽场氧中形成深孔接触引出集电极;在所述N型多晶硅的顶部形成金属接触引出基极;在所述P型多晶硅的顶部形成金属接触引出发射极。 
进一步的改进是,步骤一中的刻蚀工艺采用氮化硅硬质掩模,所述氮化硅硬质掩模形成于所述硅衬底的所述有源区表面上,步骤二中的所述基区的N型离子注入是穿过所述氮化硅硬质掩模注入到所述有源区中,所述基区的N型离子注入的工艺条件为:注入杂质为磷或者砷、能量条件为100Kev~300Kev、剂量为1e14cm-2~1e16cm-2。 
进一步的改进是,步骤三中所述赝埋层的P型离子注入的工艺条件为:注入剂量为1e14cm-2~1e16cm-2、能量为小于15keV、注入杂质为硼或二氟化硼。 
进一步的改进是,步骤四中的退火的工艺条件为:温度为900℃~1100℃,时间为10分钟~100分钟。 
进一步的改进是,步骤六中所述集电区的P型离子注入的注入杂质为硼,分两步注入实现:第一步注入剂量为1e11cm-2~5e13cm-2、注入能量为100keV~300keV;第二步注入剂量为5e11cm-2~1e13cm-2、注入能量为30keV~100keV。 
进一步的改进是,步骤七中所述第一介质层为氧化硅、氮化硅、氧化 硅加氮化硅或氮氧化硅加氮化硅。 
进一步的改进是,步骤九中所述P型多晶硅的P型离子注入工艺条件为:注入剂量为大于1e15cm-2、注入能量为100keV~200keV、注入杂质为硼或二氟化硼。步骤十中的退火推进为快速热退火,温度为1000℃,时间为30s。步骤九中所述N型多晶硅的N型离子注入的工艺条件为:注入剂量为1e13cm-2~1e16cm-2、能量为15keV~200keV、注入杂质为砷或磷。 
本发明的BiCMOS工艺中的垂直寄生型PNP器件,具有较大的电流放大系数和较好的频率特性,能用作高速、高增益HBT电路中的输出器件,为电路提供多一种器件选择;本发明器件通过采用先进的深孔接触工艺与P型赝埋层直接接触,来引出本发明器件的集电极,使有效的减少器件的面积;另外由于引出位置到集电区的距离缩短,加上高掺杂的P型赝埋层,能使器件的集电极的电阻有效地减小,从而能提高PNP器件的频率特性;本发明器件通过采用多晶硅发射极,能够使器件的基极电流减小、而集电极电流不变,从而能够提高PNP器件的电流增益。本发明的制造方法采用现有BiCMOS工艺条件,能降低生产成本。 
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明: 
图1是本发明实施例BiCMOS工艺中的垂直寄生型PNP器件的结构示意图; 
图2A-图2G是本发明实施例的BiCMOS工艺中的垂直寄生型PNP器件在制造过程中的结构示意图; 
图3A是TCAD模拟的本发明实施例的BiCMOS工艺中的垂直寄生型PNP 器件的输入特性曲线; 
图3B是TCAD模拟的本发明实施例的BiCMOS工艺中的垂直寄生型PNP器件的增益曲线; 
图3C是本发明采用多晶硅接触的发射极和现有的采用金属接触的发射极的发射结处的电子浓度曲线比较图。 
具体实施方式
如图1所示,是本发明实施例BiCMOS工艺中的垂直寄生型PNP器件的结构示意图,本发明实施例BiCMOS工艺中的垂直寄生型PNP器件,形成于P型硅衬底1上并在所述P型硅衬底1上形成有N型深阱2,有源区由浅槽场氧3隔离即为浅沟槽隔离(STI),所述垂直寄生型PNP器件包括: 
一集电区7,由形成于所述有源区中的一P型离子注入区组成,所述集电区7的深度大于或等于所述浅槽场氧3的底部深度。所述集电区7的P型离子注入的注入杂质为硼,分两步注入实现:第一步注入剂量为1e11cm-2~5e13cm-2、注入能量为100keV~300keV;第二步注入剂量为5e11cm-2~1e13cm-2、注入能量为30keV~100keV。 
一赝埋层6,由形成于所述集电区7周围的所述浅槽场氧3底部的P型离子注入区组成,所述赝埋层6横向延伸进入所述有源区并和所述集电区7形成接触,通过在所述赝埋层6顶部的所述浅槽场氧3中形成的深孔接触引出集电极。所述赝埋层6是在浅沟槽形成后、浅槽场氧3填入前通过P型离子注入并进行退火推进形成,所述赝埋层6的P型离子注入的工艺条件为:注入剂量为1e14cm-2~1e16cm-2、能量为小于15keV、注入杂质为硼或二氟化硼。所述赝埋层6的退火温度为900℃~1100℃,退火时 间在10~60分钟之间。 
一基区5,由形成于所述集电区7上部并和所述集电区7相接触的一N型离子注入区组成。所述基区5是在浅沟槽形成后、浅槽场氧3填入前通过N型离子注入形成,所述基区5的N型离子注入要穿过所述有源区上的氮化硅硬质掩模,所述基区5的N型离子注入的工艺条件为:注入杂质为磷或者砷、能量条件为100Kev~300Kev、剂量为1e14cm-2~1e16cm-2。所述氮化硅硬质掩模的厚度为300埃~800埃。 
一发射区,由形成于所述基区5上方的一P型浅结10和一P型多晶硅9a组成,在所述P型多晶硅9a上形成有硅化物合金层11并直接通过一金属接触13引出所述发射极,并通过金属层14实现器件的互连。所述发射区的所述P型多晶硅9a是在多晶硅中进行P型离子注入形成,所述P型浅结10通过对所述P型多晶硅9a进行退火推进使所述P型多晶硅9a中的P型离子推进到所述基区5中形成;所述P型多晶硅9a的P型离子注入工艺条件为:注入剂量为大于1e15cm-2、注入能量为100keV~200keV、注入杂质为硼或二氟化硼。退火推进为快速热退火,温度为1000℃,时间为30s。所述P型多晶硅9a和所述N型多晶硅9B通过第一介质层8隔离,所述第一介质层8为氧化硅、氮化硅、氧化硅加氮化硅或氮氧化硅加氮化硅。 
一N型多晶硅9b,所述N型多晶硅9b形成于所述基区5上部并和所述基区5相接触,在所述N型多晶硅9b上形成有硅化物合金层11并通过一金属接触13引出所述基极,并通过金属层14实现器件的互连。所述N型多晶硅9b采用离子注入工艺进行掺杂,掺杂工艺条件为:注入剂量为 1e13cm-2~1e16cm-2、能量为15keV~200keV、注入杂质为砷或磷。 
如图2A-图2G所示,为本发明实施例的BiCMOS工艺中的垂直寄生型PNP器件在制造过程中的结构示意图,本发明实施例的BiCMOS工艺中的垂直寄生型PNP器件的制造方法包括如下工艺步骤: 
步骤一、如图2A所示,采用刻蚀工艺在P型硅衬底1上形成有源区和浅沟槽3。刻蚀工艺采用氮化硅硬质掩模4,所述氮化硅硬质掩模4的形成方法为首先在所述硅衬底上生长一氮化硅层、再通过光刻刻蚀工艺将要形成所述浅沟槽的区域的所述氮化硅去除、使所述氮化硅硬质掩模4只覆盖于所述硅衬底1的所述有源区表面上。所述浅沟槽3形成后,再通过N型深阱注入形成深阱2 
步骤二、如图2B所示,在所述有源区进行N型离子注入形成基区5,所述基区5的深度小于所述浅沟槽3的底部深度。所述基区5的N型离子注入是穿过所述氮化硅硬质掩模4注入到所述有源区中,所述基区5的N型离子注入的工艺条件为:注入杂质为磷或者砷、能量条件为100Kev~300Kev、剂量为1e14cm-2~1e16cm-2。所述基区5的N型离子注入同时注入到了所述浅沟槽3的底部。 
步骤三、如图2C所示,在所述浅沟槽3底部进行P型离子注入形成赝埋层6。所述赝埋层6的P型离子注入的工艺条件为:注入剂量为1e14cm-2~1e16cm-2、能量为小于15keV、注入杂质为硼或二氟化硼。 
步骤四、如图2D所示,进行退火工艺,所述赝埋层6横向和纵向扩散进入所述有源区中。所述退火的工艺条件为:温度为900℃~1100℃,时间为10分钟~100分钟。 
步骤五、如图2E所示,在所述浅沟槽3中填入氧化硅形成浅槽场氧3。 
步骤六、如图2E所示,在所述有源区中进行P型离子注入形成集电区7,所述集电区7的深度大于或等于所述浅槽场氧3的底部深度并和所述赝埋层6形成接触。所述集电区7的P型离子注入的采用现有的CMOSP阱注入工艺,注入杂质为硼,分两步注入实现:第一步注入剂量为1e11cm-2~5e13cm-2、注入能量为100keV~300keV;第二步注入剂量为5e11cm-2~1e13cm-2、注入能量为30keV~100keV。 
步骤七、如图2F所示,在所述硅衬底1上形成第一介质层8,所述第一介质层8为氧化硅、氮化硅、氧化硅加氮化硅或氮氧化硅加氮化硅。刻蚀所述第一介质层8并在所述基区5上方形成发射区窗口和基区引出区域;所述发射区窗口小于所述有源区大小,所述基区引出区域处于所述发射区窗口周围并通过所述第一介质层8和所述发射区窗口隔离。 
步骤八、如图2G所示,在所述硅衬底1上形成一多晶硅9,并刻蚀所述多晶硅9形成互相隔离的第一多晶硅和第二多晶硅,所述第一多晶硅形成于所述发射区窗口上、所述第二多晶硅形成于所述基区接触区域上。 
步骤九、如图2G所示,对所述第一多晶硅进行P型离子注入形成P型多晶硅9a,对所述第二多晶硅进行N型离子注入形成N型多晶硅9b。所述P型多晶硅9a的P型离子注入工艺条件为:注入剂量为大于1e15cm-2、注入能量为100keV~200keV、注入杂质为硼或二氟化硼。所述N型多晶硅9b的N型离子注入的工艺条件为:注入剂量为1e13cm-2~1e16cm-2、能量为15keV~200keV、注入杂质为砷或磷。 
步骤十、如图2G所示,对硅衬底1进行退火推进,退火时所述P型多晶硅9a的P型离子推进到所述基区5中形成P型浅结10,由所述P型多晶硅9a和所述P型浅结10组成发射区。退火推进为快速热退火,温度为1000℃,时间为30s。 
步骤十一、如图1所示,在所述P型多晶硅9a和所述N型多晶硅9b上形成硅化物合金层11;在所述赝埋层6顶部的所述浅槽场氧3中形成深孔接触12引出集电极;在所述N型多晶硅9b的顶部形成金属接触12引出基极;在所述P型多晶硅9a的顶部形成金属接触12引出发射极。最后形成金属层14实现器件的互连。 
如图3A和3B所示,分别为TCAD模拟的本发明实施例的BiCMOS工艺中的垂直寄生型PNP器件的输入特性曲线和增益曲线。从中可以看出,由于采用了先进的深孔接触工艺与P型赝埋层直接接触,来引出本器件的集电极,器件的面积与现有技术相比有效的减小了。并且由于引出位置到集电区的距离缩短,加上高掺杂的P型赝埋层,集电极的电阻也随之有效地减小,从而有助与提高器件的频率特性。另外,多晶硅发射极使PNP管的增益提高;而其他特性,比如输入特性却不会受影响。 
相对于现有的单晶硅发射极,多晶硅发射极可以使基极电流减小,而集电极电流不变,从而可以使PNP的电流增益得到提高。如图3C所示,是本发明采用多晶硅接触的发射极和现有的采用金属接触的发射极的发射结处的电子浓度曲线比较图。可以看出,同样的发射结宽度,采用金属接触(点划线)的电子浓度(在发射结内为少子)梯度较大,而采用多晶硅接触(实线)的电子浓度梯度较小。即采用多晶硅接触的发射极流向基 极的电流小于采用金属接触的发射极流向基极的电流。即采用多晶硅接触的发射极具有较大的电流增益。 
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。 

Claims (17)

1.一种BiCMOS工艺中的垂直寄生型PNP器件,形成于硅衬底上,有源区由浅槽场氧隔离,其特征在于,所述垂直寄生型PNP器件包括:
一集电区,由形成于所述有源区中的一P型离子注入区组成,所述集电区的深度大于或等于所述浅槽场氧的底部深度;
一赝埋层,由形成于所述集电区周围的所述浅槽场氧底部的P型离子注入区组成,所述赝埋层横向延伸进入所述有源区并和所述集电区形成接触,通过在所述赝埋层顶部的所述浅槽场氧中形成的深孔接触引出集电极;
一基区,由形成于所述集电区上部并和所述集电区相接触的一N型离子注入区组成;
一发射区,由形成于所述基区内的一P型浅结和所述基区上方的一P型多晶硅组成,直接通过一金属接触引出所述发射极;
一N型多晶硅,所述N型多晶硅形成于所述基区上部并和所述基区相接触,通过在所述N型多晶硅上做金属接触引出基极。
2.如权利要求1所述的BiCMOS工艺中的垂直寄生型PNP器件,其特征在于:所述集电区的P型离子注入的注入杂质为硼,分两步注入实现:第一步注入剂量为1e11cm-2~5e13cm-2、注入能量为100keV~300keV;第二步注入剂量为5e11cm-2~1e13cm-2、注入能量为30keV~100keV。
3.如权利要求1所述的BiCMOS工艺中的垂直寄生型PNP器件,其特征在于:所述赝埋层是在浅沟槽形成后、浅槽场氧填入前通过P型离子注入并进行退火推进形成,所述赝埋层的P型离子注入的工艺条件为:注入剂量为1e14cm-2~1e16cm-2、能量为小于15keV、注入杂质为硼或二氟化硼。
4.如权利要求3所述的BiCMOS工艺中的垂直寄生型PNP器件,其特征在于:所述赝埋层的退火温度为900℃~1100℃,退火时间为10分钟~60分钟。
5.如权利要求1所述的BiCMOS工艺中的垂直寄生型PNP器件,其特征在于:所述基区是在浅沟槽形成后、浅槽场氧填入前通过N型离子注入形成,所述基区的N型离子注入要穿过所述有源区上的氮化硅硬质掩模,所述基区的N型离子注入的工艺条件为:注入杂质为磷或者砷、能量条件为100Kev~300Kev、剂量为1e14cm-2~1e16cm-2
6.如权利要求5所述的BiCMOS工艺中的垂直寄生型PNP器件,其特征在于:所述氮化硅硬质掩模的厚度为300埃~800埃。
7.如权利要求1所述的BiCMOS工艺中的垂直寄生型PNP器件,其特征在于:所述N型多晶硅采用离子注入工艺进行掺杂,掺杂工艺条件为:注入剂量为1e13cm-2~1e16cm-2、能量为15keV~200keV、注入杂质为砷或磷。
8.如权利要求1所述的SiGe BiCMOS工艺中的PNP双极晶体管,其特征在于:所述发射区的所述P型多晶硅是在多晶硅中进行P型离子注入形成,通过对所述P型多晶硅进行退火推进使所述P型多晶硅中的P型离子推进到所述基区中形成P型浅结;所述P型多晶硅的P型离子注入工艺条件为:注入剂量为大于1e15cm-2、注入能量为100keV~200keV、注入杂质为硼或二氟化硼,所述P型多晶硅的退火推进为快速热退火,温度为1000℃,时间为30s。
9.如权利要求1所述的SiGe BiCMOS工艺中的PNP双极晶体管,其特征在于:所述P型多晶硅和所述N型多晶硅通过第一介质层隔离,所述第一介质层为氧化硅、氮化硅、氧化硅加氮化硅或氮氧化硅加氮化硅。
10.一种BiCMOS工艺中的垂直寄生型PNP器件的制造方法,其特征在于,包括如下步骤:
步骤一、采用刻蚀工艺在硅衬底上形成有源区和浅沟槽;
步骤二、在所述有源区进行N型离子注入形成基区;所述基区的深度小于所述浅沟槽的底部深度;
步骤三、在所述浅沟槽底部进行P型离子注入形成赝埋层;
步骤四、进行退火工艺,所述赝埋层横向和纵向扩散进入所述有源区中;
步骤五、在所述浅沟槽中填入氧化硅形成浅槽场氧;
步骤六、在所述有源区中进行P型离子注入形成集电区,所述集电区的深度大于或等于所述浅槽场氧的底部深度并和所述赝埋层形成接触;
步骤七、在所述硅衬底上形成第一介质层,刻蚀所述第一介质层并在所述基区上方形成发射区窗口和基区引出区域;所述发射区窗口小于所述有源区大小,所述基区引出区域处于所述发射区窗口周围并通过所述第一介质层和所述发射区窗口隔离;
步骤八、在所述硅衬底上形成一多晶硅,并刻蚀所述多晶硅形成互相隔离的第一多晶硅和第二多晶硅,所述第一多晶硅形成于所述发射区窗口上、所述第二多晶硅形成于所述基区接触区域上;
步骤九、对所述第一多晶硅进行P型离子注入形成P型多晶硅,对所述第二多晶硅进行N型离子注入形成N型多晶硅;
步骤十、对所述硅衬底进行退火推进,退火时所述P型多晶硅内的P型离子推进到所述基区中形成P型浅结,由所述P型多晶硅和所述P型浅结组成发射区;
步骤十一、在所述赝埋层顶部的所述浅槽场氧中形成深孔接触引出集电极;在所述N型多晶硅的顶部形成金属接触引出基极;在所述P型多晶硅的顶部形成金属接触引出发射极。
11.如权利要求10所述的方法,其特征在于:步骤一中的刻蚀工艺采用氮化硅硬质掩模,所述氮化硅硬质掩模形成于所述硅衬底的所述有源区表面上,步骤二中的所述基区的N型离子注入是穿过所述氮化硅硬质掩模注入到所述有源区中,所述基区的N型离子注入的工艺条件为:注入杂质为磷或者砷、能量条件为100Kev~300Kev、剂量为1e14cm-2~1e16cm-2
12.如权利要求10所述的方法,其特征在于:步骤三中所述赝埋层的P型离子注入的工艺条件为:注入剂量为1e14cm-2~1e16cm-2、能量为小于15keV、注入杂质为硼或二氟化硼。
13.如权利要求10所述的方法,其特征在于:步骤四中的退火的工艺条件为:温度为900℃~1100℃,时间为10分钟~100分钟。
14.如权利要求10所述的方法,其特征在于:步骤六中所述集电区的P型离子注入的注入杂质为硼,分两步注入实现:第一步注入剂量为1e11cm-2~5e13cm-2、注入能量为100keV~300keV;第二步注入剂量为5e11cm-2~1e13cm-2、注入能量为30keV~100keV。
15.如权利要求10所述的方法,其特征在于:步骤七中所述第一介质层为氧化硅、氮化硅、氧化硅加氮化硅或氮氧化硅加氮化硅。
16.如权利要求10所述的方法,其特征在于:步骤九中所述P型多晶硅的P型离子注入工艺条件为:注入剂量为大于1e15cm-2、注入能量为100keV~200keV、注入杂质为硼或二氟化硼;步骤十中的退火推进为快速热退火,温度为1000℃,时间为30s。
17.如权利要求10所述的方法,其特征在于:步骤九中所述N型多晶硅的N型离子注入的工艺条件为:注入剂量为1e13cm-2~1e16cm-2、能量为15keV~200keV、注入杂质为砷或磷。
CN201010573379.7A 2010-12-03 2010-12-03 BiCMOS工艺中的垂直寄生型PNP器件及制造方法 Active CN102487077B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010573379.7A CN102487077B (zh) 2010-12-03 2010-12-03 BiCMOS工艺中的垂直寄生型PNP器件及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010573379.7A CN102487077B (zh) 2010-12-03 2010-12-03 BiCMOS工艺中的垂直寄生型PNP器件及制造方法

Publications (2)

Publication Number Publication Date
CN102487077A true CN102487077A (zh) 2012-06-06
CN102487077B CN102487077B (zh) 2014-02-26

Family

ID=46152548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010573379.7A Active CN102487077B (zh) 2010-12-03 2010-12-03 BiCMOS工艺中的垂直寄生型PNP器件及制造方法

Country Status (1)

Country Link
CN (1) CN102487077B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569371A (zh) * 2010-12-15 2012-07-11 上海华虹Nec电子有限公司 BiCMOS工艺中的垂直寄生型PNP三极管及制造方法
CN103247674A (zh) * 2013-05-07 2013-08-14 上海华力微电子有限公司 一种在SiGe BiCMOS工艺中寄生的PNP管及其制造方法
CN103887330A (zh) * 2014-04-04 2014-06-25 哈尔滨工业大学 一种基于发射极电极接触方式的抗辐照双极器件及该双极器件的制备方法
CN103915388A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105097505A (zh) * 2014-04-21 2015-11-25 北大方正集团有限公司 晶体管的多晶硅发射极制造的方法
CN105097507A (zh) * 2014-05-15 2015-11-25 北大方正集团有限公司 一种多晶硅发射极晶体管及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040048428A1 (en) * 2002-08-15 2004-03-11 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
US20040099895A1 (en) * 2002-11-25 2004-05-27 International Business Machines Corporation High performance vertical PNP transistor and method
US20070134854A1 (en) * 2005-12-13 2007-06-14 Chartered Semiconductor Manufacturing, Ltd Self-aligned vertical PNP transistor for high performance SiGe CBiCMOS process
CN101459130A (zh) * 2007-12-14 2009-06-17 上海华虹Nec电子有限公司 BiCMOS工艺中寄生垂直PNP及制备方法
CN101764100A (zh) * 2008-12-25 2010-06-30 上海先进半导体制造股份有限公司 与bcd集成制造工艺兼容的垂直双极型器件制造工艺

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040048428A1 (en) * 2002-08-15 2004-03-11 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
US20040099895A1 (en) * 2002-11-25 2004-05-27 International Business Machines Corporation High performance vertical PNP transistor and method
US20070134854A1 (en) * 2005-12-13 2007-06-14 Chartered Semiconductor Manufacturing, Ltd Self-aligned vertical PNP transistor for high performance SiGe CBiCMOS process
CN101459130A (zh) * 2007-12-14 2009-06-17 上海华虹Nec电子有限公司 BiCMOS工艺中寄生垂直PNP及制备方法
CN101764100A (zh) * 2008-12-25 2010-06-30 上海先进半导体制造股份有限公司 与bcd集成制造工艺兼容的垂直双极型器件制造工艺

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569371A (zh) * 2010-12-15 2012-07-11 上海华虹Nec电子有限公司 BiCMOS工艺中的垂直寄生型PNP三极管及制造方法
CN103915388A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN103915388B (zh) * 2013-01-08 2016-05-25 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN103247674A (zh) * 2013-05-07 2013-08-14 上海华力微电子有限公司 一种在SiGe BiCMOS工艺中寄生的PNP管及其制造方法
CN103247674B (zh) * 2013-05-07 2016-03-23 上海华力微电子有限公司 一种在SiGe BiCMOS工艺中寄生的PNP管及其制造方法
CN103887330A (zh) * 2014-04-04 2014-06-25 哈尔滨工业大学 一种基于发射极电极接触方式的抗辐照双极器件及该双极器件的制备方法
CN103887330B (zh) * 2014-04-04 2016-09-14 哈尔滨工业大学 一种基于发射极电极接触方式的抗辐照双极器件及该双极器件的制备方法
CN105097505A (zh) * 2014-04-21 2015-11-25 北大方正集团有限公司 晶体管的多晶硅发射极制造的方法
CN105097505B (zh) * 2014-04-21 2017-10-20 北大方正集团有限公司 晶体管的多晶硅发射极制造的方法
CN105097507A (zh) * 2014-05-15 2015-11-25 北大方正集团有限公司 一种多晶硅发射极晶体管及其制作方法
CN105097507B (zh) * 2014-05-15 2018-06-05 北大方正集团有限公司 一种多晶硅发射极晶体管及其制作方法

Also Published As

Publication number Publication date
CN102487077B (zh) 2014-02-26

Similar Documents

Publication Publication Date Title
CN102117827B (zh) BiCMOS工艺中的寄生垂直型PNP器件
CN102110709B (zh) BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法
CN102097465B (zh) BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法
CN102487077B (zh) BiCMOS工艺中的垂直寄生型PNP器件及制造方法
CN102412274B (zh) 锗硅hbt工艺中垂直寄生型pnp器件及制造方法
CN102104064B (zh) SiGe HBT工艺中的寄生横向型PNP三极管及其制造方法
CN102403256B (zh) 赝埋层及制造方法、深孔接触及三极管
CN102386218B (zh) BiCMOS工艺中的垂直寄生型PNP器件及其制造方法
CN102544081B (zh) 锗硅异质结npn三极管及制造方法
CN102569371B (zh) BiCMOS工艺中的垂直寄生型PNP三极管及制造方法
CN102412284B (zh) 锗硅hbt工艺中垂直寄生型pnp三极管及其制造方法
CN102544082B (zh) 锗硅异质结npn三极管器件及制造方法
CN102969349B (zh) 锗硅hbt工艺中的横向寄生型pnp器件及制造方法
CN102412279B (zh) 锗硅bicmos工艺中垂直寄生型pnp三极管及制造方法
CN102569370B (zh) BiCMOS工艺中垂直寄生型PNP器件及制造方法
CN102403343B (zh) BiCMOS工艺中的垂直寄生型PNP器件及制造方法
CN103165667B (zh) 锗硅hbt工艺中垂直寄生型pnp三极管及制作方法
CN103066115B (zh) 垂直寄生型pnp三极管及制造方法
CN102386183B (zh) BiCMOS工艺中的寄生PIN器件组合结构及制造方法
CN102412280B (zh) 锗硅hbt工艺中的横向型寄生pnp器件
CN102376757B (zh) SiGe HBT工艺中的横向型寄生PNP器件及制造方法
CN103066056B (zh) BiCMOS工艺中的垂直寄生型PNP器件及其制造方法
CN103066057B (zh) BiCMOS工艺中的垂直寄生型PNP器件及其制造方法
CN103066118A (zh) 锗硅hbt工艺中垂直寄生型pnp三极管及制作方法
CN103117301A (zh) 锗硅hbt工艺中垂直寄生型pnp三极管及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140124

C14 Grant of patent or utility model
C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

GR01 Patent grant
TA01 Transfer of patent application right

Effective date of registration: 20140124

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.