CN101764100A - 与bcd集成制造工艺兼容的垂直双极型器件制造工艺 - Google Patents

Abstract

本发明揭示了一种与BCD集成制造工艺兼容的垂直双极型器件制造工艺，制造垂直双极型器件的集电区时，首先进行沟槽光刻步骤，之后在形成的沟槽中填充钨形成垂直双极型器件的集电区。该制造工艺能够成倍降低高耐压双极型晶体管的集电区串联电阻并缩小其面积，同时附加的工艺步骤也较少。

Description

与BCD集成制造工艺兼容的垂直双极型器件制造工艺

技术领域

本发明涉及半导体制造工艺，更具体地说，涉及BCD集成工艺中的垂直双极型器件制造工艺。

背景技术

BCD是一种单片集成工艺技术，这种技术能够在同一芯片上制作双极型晶体管(Bipolar Junction Transistor)，CMOS和DMOS器件。BCD工艺不仅综合了双极型器件高跨导、强负载驱动能力和CMOS集成度高、低功耗的优点，而且集成进了开关速度很快的DMOS功率器件。由于DMOS同时具有高速和大电流能力的特性，耐压通常也较高，因而用BCD工艺制造的电源管理芯片能工作在是高频、高压和大电流下，是制造高性能电源芯片的理想工艺。采用BCD工艺制造的单片集成芯片还可以提高系统性能，节省电路的封装费用，并具有更好的可靠性。BCD工艺的主要应用领域为电源管理(电源和电池控制)、显示驱动、汽车电子、工业控制等领域。由于BCD工艺的应用领域的不断扩大，对BCD工艺的要求越来越高。近来，BCD工艺主要朝着高压、高功率、高密度方向发展。

双极型器件是BCD工艺中重要的模拟信号处理器件，因而优化双极型晶体管结构和工艺以便获得更大的电流能力和更高的截止频率一直是BCD工艺的改进方向之一。当前流行的BCD工艺中双极型晶体管大都为pn结隔离和通过注入扩散方法引出其各个电极，其中的集电区不仅占居了相当大面积，而且造成双极型晶体管集电区串联电阻的增加，因而降低了截止频率。

发明内容

本发明旨在提出了一种集成在BCD工艺中的垂直双极型器件的制造工艺，在成倍降低高耐压双极型晶体管的集电区串联电阻并缩小其面积的同时附加的工艺步骤也较少。

根据本发明的实施例，提供一种与BCD集成制造工艺兼容的垂直双极型器件制造工艺，制造垂直双极型器件的集电区时，首先进行沟槽光刻步骤，之后在形成的沟槽中填充钨形成垂直双极型器件的集电区。

根据一实施例，上述的垂直双极型器件制造工艺包括：在衬底上形成N型埋层；生长N型外延层；进行局部氧化隔离；进行CMOS工艺的n/p阱制作、源漏区注入；利用CMOS工艺的n/p阱作为所述垂直双极型器件的基区；利用进行CMOS工艺的源漏区注入制作重掺杂区，重掺杂区作为垂直双极型器件的发射区和基区。

其中，在衬底上形成N型埋层是通过在衬底上注入砷As或者锑Sb来进行。

CMOS工艺的n阱作为垂直PNP器件的基区；CMOS工艺的p阱作为垂直NPN器件的基区。

本发明的集成在BCD工艺中的垂直双极型器件的制造工艺能够成倍降低高耐压双极型晶体管的集电区串联电阻并缩小其面积，同时附加的工艺步骤也较少。

附图说明

本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，在附图中，相同的附图标记始终表示相同的特征，其中：

图1-图3揭示了根据本发明的一实施例的垂直双极型器件制造工艺的工艺过程。

具体实施方式

BCD工艺可以集成多种双极型晶体管器件，比如垂直NPN管、垂直PNP管、横向PNP管等。然而垂直NPN/PNP晶体管由于其优越的电流处理能力，对BCD工艺更具有吸引力。

本发明着重针对集成在BCD工艺中的垂直双极型器件，比如垂直NPN/PNP晶体管的制造工艺，参考图1到图3所示的实施例，在标准的BCD工艺上只增加1道光刻步骤就可以完成此垂直双极型器件，且工艺和CMOS/DMOS器件工艺完全兼容。在图1到图3所示出的实施例中以垂直NPN晶体管为例，阐述其制作过程，需要理解的是，对于本领域的技术人员来说，垂直PNP晶体管完全可以参照类似的方式制作：

首先，在衬底，此处是P型衬底P-sub上通过注入砷As或者锑Sb来形成N型埋层BNL，该N型埋层BNL用于降低DMOS漏端电阻和垂直NPN集电区电阻。然后生长N型外延层N-EPI，完成N型外延层N-EPI的制作后，其制作过程与传统的CMOS工艺完全兼容，即进行CMOS工艺的局部氧化隔离LOCOS，形成的结构如图1所示。

制作完成局部氧化隔离后LOCOS，进行CMOS工艺的n/p阱、源漏区注入。如果对双极型器件无特殊要求，CMOS器件的p阱P-well可作为垂直N PN器件的基区(类似的，CMOS器件的n阱可作为垂直PNP器件的基区)。通过CMOS工艺的源漏区注入形成重掺杂区P+、N+，这些重掺杂区P+、N+被用作双极型器件的发射区和基区，形成的结构如图2所示。

在传统的BiCMOS和BCD工艺中，垂直NPN/PNP晶体管的集电区时通过注入和扩散引出的。这种结构不仅增加了集电区串联电阻，还占用了较大的平面面积。在本发明中，垂直NPN/PNP晶体管的集电区是通过下述工艺制作：首先进行沟槽光刻步骤形成沟槽Trench，之后在形成的沟槽Trench中填充钨Tungsten形成垂直双极型器件，比如垂直NPN/PNP晶体管的集电区，其结构如图3所示。比起传统的通过注入扩散来形成的集电区，这种结构的优势是横向占有的面积小，并且串联电阻低，因而能提高截止频率，更好地发挥垂直NPN/PNP晶体管的性能。

本发明的集成在BCD工艺中的垂直双极型器件的制造工艺能够成倍降低高耐压双极型晶体管的集电区串联电阻并缩小其面积，同时附加的工艺步骤也较少。

上述实施例是提供给熟悉本领域内的人员来实现或使用本发明的，熟悉本领域的人员可在不脱离本发明的发明思想的情况下，对上述实施例做出种种修改或变化，因而本发明的保护范围并不被上述实施例所限，而应该是符合权利要求书提到的创新性特征的最大范围。

Claims (4)

1.一种与BCD集成制造工艺兼容的垂直双极型器件制造工艺，其特征在于，

制造垂直双极型器件的集电区时，首先进行沟槽光刻步骤，之后在形成的沟槽中填充钨形成所述垂直双极型器件的集电区。

2.如权利要求1所述的与BCD集成制造工艺兼容的垂直双极型器件制造工艺，其特征在于，包括：

在衬底上形成N型埋层；

生长N型外延层；

进行局部氧化隔离；

进行CMOS工艺的n/p阱制作、源漏区注入；

利用CMOS工艺的n/p阱作为所述垂直双极型器件的基区；

利用进行CMOS工艺的源漏区注入制作重掺杂区，重掺杂区作为垂直双极型器件的发射区和基区。

3.如权利要求2所述的与BCD集成制造工艺兼容的垂直双极型器件制造工艺，其特征在于，

所述在衬底上形成N型埋层是通过在衬底上注入砷As或者锑Sb来进行。

4.如权利要求2所述的与BCD集成制造工艺兼容的垂直双极型器件制造工艺，其特征在于，

所述CMOS工艺的n阱作为垂直PNP器件的基区；

所述CMOS工艺的p阱作为垂直NPN器件的基区。

Images