CN103137662A - 锗硅异质结双极晶体管及制造方法 - Google Patents

锗硅异质结双极晶体管及制造方法 Download PDF

Info

Publication number
CN103137662A
CN103137662A CN2011103768847A CN201110376884A CN103137662A CN 103137662 A CN103137662 A CN 103137662A CN 2011103768847 A CN2011103768847 A CN 2011103768847A CN 201110376884 A CN201110376884 A CN 201110376884A CN 103137662 A CN103137662 A CN 103137662A
Authority
CN
China
Prior art keywords
silicon
layer
cap layer
single crystal
dusts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103768847A
Other languages
English (en)
Other versions
CN103137662B (zh
Inventor
陈雄斌
陈帆
薛恺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201110376884.7A priority Critical patent/CN103137662B/zh
Publication of CN103137662A publication Critical patent/CN103137662A/zh
Application granted granted Critical
Publication of CN103137662B publication Critical patent/CN103137662B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种锗硅异质结双极晶体管,基区由硅缓冲层、锗硅单晶层和硅帽层中的本征硅部分组成基区,发射区由N型多晶硅和N型掺杂的硅帽层两部分组成。通过增加发射区的位于硅帽层中的部分的厚度,能使发射区中起作用部分的主要为硅帽层中的N型掺杂区,而N型多晶硅在发射区中主要起连接作用,这样就能显著减少硅帽层和N型多晶硅的交界面的界面态对器件的性能的影响,使器件的电流放大能力保持稳定,从而能显著的提高器件的稳定型,同一硅衬底上形成的所有器件的性能的片内的标准偏差能从15%降低到5%左右,有利于实现量产。本发明公开了一种锗硅异质结双极晶体管的制造方法。

Description

锗硅异质结双极晶体管及制造方法
技术领域
本发明涉及半导体集成电路制造领域,特别是涉及一种锗硅异质结双极晶体管。本发明还涉及一种锗硅异质结双极晶体管的制造方法。
背景技术
在射频应用中,需要越来越高的器件特征频率,RFCMOS虽然在先进的工艺技术中可实现较高频率,但还是难以完全满足射频要求,如很难实现40GHz以上的特征频率,而且先进工艺的研发成本也是非常高;化合物半导体可实现非常高的特征频率器件,但由于材料成本高、尺寸小的缺点,加上大多数化合物半导体有毒,限制了其应用。锗硅(SiGe)异质结双极晶体管(HBT)则是超高频器件的很好选择,首先其利用SiGe与Si的能带差别,提高发射区的载流子注入效率,增大器件的电流放大倍数;其次利用SiGe基区的高掺杂,降低基区电阻,提高特征频率;另外SiGe工艺基本与硅工艺相兼容,因此SiGe HBT已经成为超高频器件的主力军。
为了最大化器件性能和集成度以及最小化功耗,越来越多的应用希望能够把三极管和场效应管结合,形成BiCMOS工艺。既利用了场效应管高集成度,低功耗的优点,又利用了三极管高速度,高增益的特点。
现有三极管中有比较好性能的类型为异质结三极管,而能够和CMOS兼容的为SiGe异质结三极管,因此更为重要。为了提高器件的性能,现有锗硅异质结三极管往往非常薄,尤其是锗硅基区宽度,往往小于800埃的厚度。同时还掺入碳元素以进一步抑制基区硼参杂在高温下的扩散导致的基区展宽。这是因为基区只有在足够薄的情况下,器件的工作截止频率才有可能达到比较理想的值。但是由于器件的基区非常薄,容易导致器件的波动比较大,片内均匀性以及片间均匀性比较差。如图1所示,是现有锗硅异质结双极晶体管的结构示意图;图1中显示了现有锗硅异质结双极晶体管的基区和发射区的结构。基区由由下往上依次形成于有源区表面的硅缓冲层1、锗硅单晶层2和硅帽层3组成;所述硅缓冲层1和所述硅帽层3为本征硅,所述硅缓冲层1和形成于所述有源区中的集电区接触,所述硅缓冲层1和所述硅帽层3的厚度在满足使所述锗硅单晶层不产生晶格失配的条件下越小越好。所述锗硅单晶层2中掺入有中性的碳杂质和P型杂质。在所述硅帽层3上形成有一发射区窗口,所述发射区窗口由发射区窗口介质层5刻蚀后形成的,所述发射所区窗口露出述硅帽层3。
在所述发射区窗口中填充有N型多晶硅6,该N型多晶硅6的顶部还延伸到所述发射区窗口外的所述发射区窗口介质层5上;在所述发射区窗口底部所述硅帽层3和所述N型多晶硅6相接触,所述N型多晶硅6中的N型杂质会扩散到所述硅帽层3中形成一N型掺杂区4。由所述N型多晶硅6和所述硅帽层3的N型掺杂区4一起组成发射区。在所述硅帽层3和所述N型多晶硅6的交界面处,存在着界面态,由于所述发射区还延伸到所述硅帽3中,而所述硅帽层3的N型掺杂区4为从而所述N型多晶硅6中的N型杂质扩散后得到,故N型掺杂区4的很薄,这样界面态对器件性能的影响很大,电流放大能力beta可以从正常值波动2~4倍,无法进行量产。
发明内容
本发明所要解决的技术问题是提供一种锗硅异质结双极晶体管,能减少基区和发射区的交界面的界面态对器件的性能的影响,使器件的电流放大能力保持稳定,能实现量产。本发明还提供一种锗硅异质结双极晶体管的制造方法。
为解决上述技术问题,本发明提供一种锗硅异质结双极晶体管,在有源区表面由下往上依次形成有硅缓冲层、锗硅单晶层和硅帽层;所述锗硅单晶层中掺入有中性的碳杂质和P型杂质。所述硅帽层上形成有一发射区窗口,所述发射区窗口由发射区窗口介质层刻蚀后形成的,所述发射区窗口露出所述硅帽层。在所述发射区窗口中填充有N型多晶硅,该N型多晶硅的顶部还延伸到所述发射区窗口外的所述发射区窗口介质层上。在所述发射区窗口底部所述硅帽层和所述N型多晶硅相接触,在所述硅帽层和所述N型多晶硅的接触面的正下方、且深度为50埃到100埃的所述硅帽层中掺入有N型杂质,其它区域的所述硅帽层为本征硅;在所述硅帽层的N型掺杂区的底部到所述硅帽层和所述锗硅单晶层的接触面之间的距离在满足使所述锗硅单晶层不产生晶格失配的条件下越小越好。所述硅缓冲层为本征硅,所述硅缓冲层和形成于所述有源区中的集电区接触,所述硅缓冲层的厚度在满足使所述锗硅单晶层不产生晶格失配的条件下越小越好。由所述硅缓冲层、所述锗硅单晶层和所述硅帽层中的本征硅部分组成基区;由所述硅帽层的N型掺杂区和所述N型多晶硅组成发射区。
进一步的改进是,所述基区的厚度为200埃至800埃,所述硅缓冲层的厚度为50埃至200埃,所述硅帽层的厚度为100埃至300埃。
进一步的改进是,所述基区的所述锗硅单晶层的锗硅合金的含量比例为10%~20%,所述锗硅单晶层的碳杂质含量比例为小于5%;所述锗硅单晶层的P型杂质为硼,硼的浓度为3E19cm-3~6E19cm-3
进一步的改进是,所述发射区的N型多晶硅的厚度为1000埃~4000埃、N型杂质浓度为1E19cm-3~1E22cm-3;所述硅帽层中掺入的N型杂质为砷。
为解决上述技术问题,本发明提供一种锗硅异质结双极晶体管的制造方法,采用如下步骤形成锗硅异质结双极晶体管的基区和发射区:
步骤一、在有源区表面由下往上依次形成硅缓冲层、锗硅单晶层和硅帽层;所述硅缓冲层为本征硅,所述硅缓冲层和形成于所述有源区中的集电区接触,所述硅缓冲层的厚度在满足使所述锗硅单晶层不产生晶格失配的条件下越小越好;所述锗硅单晶层中掺入有中性的碳杂质和P型杂质;所述硅帽层为本征硅,所述硅缓冲层的厚度等于由在满足使所述锗硅单晶层不产生晶格失配的条件下越小越好时的取值加上一50埃到100埃的值。
步骤二、在所述硅帽层上形成发射区窗口介质层,对所述发射区窗口介质层进行刻蚀形成发射区窗口,所述发射区窗口露出所述硅帽层。
步骤三、所述发射区窗口形成后,采用离子注入工艺在所述发射区窗口底部的所述硅帽层中注入N型杂质,该离子注入的注入深度为50埃到100埃。
步骤四、淀积N型多晶硅,所述N型多晶硅完全填充所述发射区窗口且所述N型多晶硅的顶部还延伸到所述发射区窗口外的所述发射区窗口介质层上;在所述发射区窗口底部所述硅帽层的N型掺杂区和所述N型多晶硅相接触,由所述硅帽层的N型掺杂区和所述N型多晶硅组成发射区;由所述硅缓冲层、所述锗硅单晶层和所述硅帽层中的本征硅部分组成基区。
进一步的改进是,所述基区的厚度为200埃至800埃,所述硅缓冲层的厚度为50埃至200埃,所述硅帽层的厚度为100埃至300埃。
进一步的改进是,所述锗硅单晶层的锗硅合金的含量比例为10%~20%,所述锗硅单晶层的碳杂质含量比例为小于5%;所述锗硅单晶层的P型杂质为硼,硼的浓度为3E19cm-3~6E19cm-3
进一步的改进是,所述发射区的N型多晶硅的厚度为1000埃~4000埃、N型杂质浓度为1E19cm-3~1E22cm-3
进一步的改进是,步骤三中所述硅帽层中的注入的N型杂质为砷、注入的剂量为1E14cm-2~1E15cm-2
本发明的发射区由N型多晶硅和N型掺杂的硅帽层两部分组成,通过增加发射区的位于硅帽层中的部分的厚度,能使发射区中起作用部分的主要为硅帽层中的N型掺杂区,而N型多晶硅在发射区中主要起连接作用,这样就能显著减少硅帽层和N型多晶硅的交界面的界面态对器件的性能的影响,使器件的电流放大能力保持稳定,从而能显著的提高器件的稳定型,同一硅衬底上形成的所有器件的性能的片内的标准偏差能从15%降低到5%左右,有利于实现量产。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有锗硅异质结双极晶体管的结构示意图;
图2是本发明实施例锗硅异质结双极晶体管的结构示意图。
具体实施方式
如图2所示,是本发明实施例锗硅异质结双极晶体管的结构示意图。本发明实施例锗硅异质结双极晶体管的基区和发射区的结构如下:在有源区表面由下往上依次形成有硅缓冲层101、锗硅单晶层102和硅帽层103。
所述锗硅单晶层102中掺入有中性的碳杂质和P型杂质。所述基区的所述锗硅单晶层102的锗硅合金的含量比例为10%~20%,所述锗硅单晶层102的碳杂质含量比例为小于5%;所述锗硅单晶层102的P型杂质为硼,硼的浓度为3E19cm-3~6E19cm-3
所述硅帽层103上形成有一发射区窗口,所述发射区窗口由发射区窗口介质层105刻蚀后形成的,所述发射区窗口露出所述硅帽层103。在所述发射区窗口中填充有N型多晶硅106,该N型多晶硅106的顶部还延伸到所述发射区窗口外的所述发射区窗口介质层105上。所述N型多晶硅106的厚度为1000埃~4000埃、N型杂质浓度为1E19cm-3~1E22cm-3
在所述发射区窗口底部所述硅帽层103和所述N型多晶硅106相接触,在所述硅帽层103和所述N型多晶硅106的接触面的正下方、且深度为50埃到100埃的所述硅帽层103中掺入有N型杂质即形成一N型掺杂区104,其它区域的所述硅帽层103为本征硅。所述硅帽层103的N型掺杂区104为一离子注入掺杂区,注入的N型杂质为砷、注入的剂量为1E14cm-2~1E15cm-2。在所述硅帽层103的N型掺杂区104的底部到所述硅帽层103和所述锗硅单晶层102的接触面之间的距离在满足使所述锗硅单晶层102不产生晶格失配的条件下越小越好。较佳为,所述硅帽层103的总厚度为100埃至300埃;所述硅帽层103的N型掺杂区104的厚度为50埃到100埃。
所述硅缓冲层101为本征硅,所述硅缓冲层101和形成于所述有源区中的集电区接触,所述硅缓冲层101的厚度在满足使所述锗硅单晶层102不产生晶格失配的条件下越小越好。较佳为,所述硅缓冲层101的厚度为50埃至200埃。
由所述硅缓冲层101、所述锗硅单晶层102和所述硅帽层103中的本征硅部分组成基区。所述基区的总厚度为200埃至800埃。
由所述硅帽层103的N型掺杂区104和所述N型多晶硅106组成发射区。
如图2所示,本发明实施例锗硅异质结双极晶体管的制造方法采用如下步骤形成锗硅异质结双极晶体管的基区和发射区:
步骤一、在有源区表面由下往上依次形成硅缓冲层101、锗硅单晶层102和硅帽层103;所述硅缓冲层101为本征硅,所述硅缓冲层101和形成于所述有源区中的集电区接触,所述缓冲层的厚度在满足使所述锗硅单晶层102不产生晶格失配的条件下越小越好,即需要由所述锗硅单晶层102的厚度和掺杂浓度确定;在本发明实施例中,所述硅缓冲层101的较佳厚度为50埃至200埃。
所述锗硅单晶层102中掺入有中性的碳杂质和P型杂质。所述锗硅单晶层102的锗硅合金的含量比例为10%~20%,所述锗硅单晶层102的碳杂质含量比例为小于5%;所述锗硅单晶层102的P型杂质为硼,硼的浓度为3E19cm-3~6E19cm-3。所述锗硅单晶层102的厚度根据最后形成的基区的厚度进行设定,本发明实施例中,所述基区的厚度为200埃至800埃。
所述硅帽层103为本征硅,所述缓冲层的厚度等于由在满足使所述锗硅单晶层102不产生晶格失配的条件下越小越好时的取值加上一50埃到100埃的值。在本发明实施例中,所述硅帽层103的较佳厚度为100埃至300埃。
步骤二、在所述硅帽层103上形成发射区窗口介质层105,对所述发射区窗口介质层105进行刻蚀形成发射区窗口,所述发射区窗口露出所述硅帽层103。
步骤三、所述发射区窗口形成后,采用离子注入工艺在所述发射区窗口底部的所述硅帽层103中注入N型杂质形成N型掺杂区104,该离子注入的注入深度为50埃到100埃。N型杂质为砷、注入的剂量为1E14cm-2~1E15cm-2
步骤四、淀积N型多晶硅106,所述N型多晶硅106完全填充所述发射区窗口且所述N型多晶硅106的顶部还延伸到所述发射区窗口外的所述发射区窗口介质层105上;所述发射区的N型多晶硅106的厚度为1000埃~4000埃、N型杂质浓度为1E19cm-3~1E22cm-3
在所述发射区窗口底部所述硅帽层103的N型掺杂区104和所述N型多晶硅106相接触,由所述硅帽层103的N型掺杂区104和所述N型多晶硅106组成发射区;由所述硅缓冲层101、所述锗硅单晶层102和所述硅帽层103中的本征硅部分组成基区。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。

Claims (9)

1.一种锗硅异质结双极晶体管,其特征在于:
在有源区表面由下往上依次形成有硅缓冲层、锗硅单晶层和硅帽层;所述锗硅单晶层中掺入有中性的碳杂质和P型杂质;
所述硅帽层上形成有一发射区窗口,所述发射区窗口由发射区窗口介质层刻蚀后形成的,所述发射区窗口露出所述硅帽层;
在所述发射区窗口中填充有N型多晶硅,该N型多晶硅的顶部还延伸到所述发射区窗口外的所述发射区窗口介质层上;
在所述发射区窗口底部所述硅帽层和所述N型多晶硅相接触,在所述硅帽层和所述N型多晶硅的接触面的正下方、且深度为50埃到100埃的所述硅帽层中掺入有N型杂质,其它区域的所述硅帽层为本征硅;在所述硅帽层的N型掺杂区的底部到所述硅帽层和所述锗硅单晶层的接触面之间的距离在满足使所述锗硅单晶层不产生晶格失配的条件下越小越好;
所述硅缓冲层为本征硅,所述硅缓冲层和形成于所述有源区中的集电区接触,所述硅缓冲层的厚度在满足使所述锗硅单晶层不产生晶格失配的条件下越小越好;
由所述硅缓冲层、所述锗硅单晶层和所述硅帽层中的本征硅部分组成基区;由所述硅帽层的N型掺杂区和所述N型多晶硅组成发射区。
2.如权利要求1所述的锗硅异质结双极晶体管,其特征在于:所述基区的厚度为200埃至800埃,所述硅缓冲层的厚度为50埃至200埃,所述硅帽层的厚度为100埃至300埃。
3.如权利要求1所述的锗硅异质结双极晶体管,其特征在于:所述基区的所述锗硅单晶层的锗硅合金的含量比例为10%~20%,所述锗硅单晶层的碳杂质含量比例为小于5%;所述锗硅单晶层的P型杂质为硼,硼的浓度为3E19cm-3~6E19cm-3
4.如权利要求1所述的锗硅异质结双极晶体管,其特征在于:所述发射区的N型多晶硅的厚度为1000埃~4000埃、N型杂质浓度为1E19cm-3~1E22cm-3;所述硅帽层中掺入的N型杂质为砷。
5.一种锗硅异质结双极晶体管的制造方法,其特征在于,采用如下步骤形成锗硅异质结双极晶体管的基区和发射区:
步骤一、在有源区表面由下往上依次形成硅缓冲层、锗硅单晶层和硅帽层;所述硅缓冲层为本征硅,所述硅缓冲层和形成于所述有源区中的集电区接触,所述硅缓冲层的厚度在满足使所述锗硅单晶层不产生晶格失配的条件下越小越好;所述锗硅单晶层中掺入有中性的碳杂质和P型杂质;所述硅帽层为本征硅,所述硅缓冲层的厚度等于由在满足使所述锗硅单晶层不产生晶格失配的条件下越小越好时的取值加上一50埃到100埃的值;
步骤二、在所述硅帽层上形成发射区窗口介质层,对所述发射区窗口介质层进行刻蚀形成发射区窗口,所述发射区窗口露出所述硅帽层;
步骤三、所述发射区窗口形成后,采用离子注入工艺在所述发射区窗口底部的所述硅帽层中注入N型杂质,该离子注入的注入深度为50埃到100埃;
步骤四、淀积N型多晶硅,所述N型多晶硅完全填充所述发射区窗口且所述N型多晶硅的顶部还延伸到所述发射区窗口外的所述发射区窗口介质层上;在所述发射区窗口底部所述硅帽层的N型掺杂区和所述N型多晶硅相接触,由所述硅帽层的N型掺杂区和所述N型多晶硅组成发射区;由所述硅缓冲层、所述锗硅单晶层和所述硅帽层中的本征硅部分组成基区。
6.如权利要求5所述的锗硅异质结双极晶体管的制造方法,其特征在于:所述基区的厚度为200埃至800埃,所述硅缓冲层的厚度为50埃至200埃,所述硅帽层的厚度为100埃至300埃。
7.如权利要求5所述的锗硅异质结双极晶体管的制造方法,其特征在于:所述锗硅单晶层的锗硅合金的含量比例为10%~20%,所述锗硅单晶层的碳杂质含量比例为小于5%;所述锗硅单晶层的P型杂质为硼,硼的浓度为3E19cm-3~6E19cm-3
8.如权利要求5所述的锗硅异质结双极晶体管的制造方法,其特征在于:所述发射区的N型多晶硅的厚度为1000埃~4000埃、N型杂质浓度为1E19cm-3~1E22cm-3
9.如权利要求5所述的锗硅异质结双极晶体管的制造方法,其特征在于:步骤三中所述硅帽层中的注入的N型杂质为砷、注入的剂量为1E14cm-2~1E15cm-2
CN201110376884.7A 2011-11-23 2011-11-23 锗硅异质结双极晶体管及制造方法 Active CN103137662B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110376884.7A CN103137662B (zh) 2011-11-23 2011-11-23 锗硅异质结双极晶体管及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110376884.7A CN103137662B (zh) 2011-11-23 2011-11-23 锗硅异质结双极晶体管及制造方法

Publications (2)

Publication Number Publication Date
CN103137662A true CN103137662A (zh) 2013-06-05
CN103137662B CN103137662B (zh) 2015-08-19

Family

ID=48497251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110376884.7A Active CN103137662B (zh) 2011-11-23 2011-11-23 锗硅异质结双极晶体管及制造方法

Country Status (1)

Country Link
CN (1) CN103137662B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659085A (zh) * 2013-11-21 2015-05-27 上海华虹宏力半导体制造有限公司 硅基npn器件及制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243407A (ja) * 2002-02-13 2003-08-29 Alps Electric Co Ltd ヘテロ接合バイポーラトランジスタの製造方法
CN1449056A (zh) * 2002-04-01 2003-10-15 松下电器产业株式会社 半导体器件的制造方法
TW200723525A (en) * 2005-11-04 2007-06-16 Atmel Corp Bandgap engineered mono-crystalline silicon cap layers for Si-Ge HBT performance enhancement
US20090065804A1 (en) * 2007-09-10 2009-03-12 International Business Machines Corporation Bipolar transistor with low resistance base contact and method of making the same
CN102129994A (zh) * 2010-01-13 2011-07-20 Nxp股份有限公司 制造异质结双极晶体管的方法和异质结双极晶体管

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243407A (ja) * 2002-02-13 2003-08-29 Alps Electric Co Ltd ヘテロ接合バイポーラトランジスタの製造方法
CN1449056A (zh) * 2002-04-01 2003-10-15 松下电器产业株式会社 半导体器件的制造方法
TW200723525A (en) * 2005-11-04 2007-06-16 Atmel Corp Bandgap engineered mono-crystalline silicon cap layers for Si-Ge HBT performance enhancement
US20090065804A1 (en) * 2007-09-10 2009-03-12 International Business Machines Corporation Bipolar transistor with low resistance base contact and method of making the same
CN102129994A (zh) * 2010-01-13 2011-07-20 Nxp股份有限公司 制造异质结双极晶体管的方法和异质结双极晶体管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659085A (zh) * 2013-11-21 2015-05-27 上海华虹宏力半导体制造有限公司 硅基npn器件及制造方法
CN104659085B (zh) * 2013-11-21 2018-02-06 上海华虹宏力半导体制造有限公司 硅基npn器件及制造方法

Also Published As

Publication number Publication date
CN103137662B (zh) 2015-08-19

Similar Documents

Publication Publication Date Title
US8962436B2 (en) Lateral bipolar transistors having partially-depleted intrinsic base
JP5160071B2 (ja) ヘテロ接合バイポーラトランジスタ
CN102522425A (zh) 超高压锗硅hbt晶体管器件的结构及制备方法
CN102412274B (zh) 锗硅hbt工艺中垂直寄生型pnp器件及制造方法
JP3507830B1 (ja) 半導体装置
US8759880B2 (en) Ultra-high voltage SIGE HBT device and manufacturing method of the same
CN103137662B (zh) 锗硅异质结双极晶体管及制造方法
CN109830528A (zh) 锗硅hbt器件及制造方法
US8866189B2 (en) Silicon-germanium heterojunction bipolar transistor and manufacturing method thereof
CN102931220A (zh) 锗硅异质结双极型三极管功率器件及制造方法
CN102104063A (zh) 一种soi纵向双极晶体管及其制作方法
CN102420243B (zh) 锗硅异质结双极晶体管及制造方法
CN101764100A (zh) 与bcd集成制造工艺兼容的垂直双极型器件制造工艺
CN102544082B (zh) 锗硅异质结npn三极管器件及制造方法
CN108054203B (zh) 一种绝缘体上硅锗衬底的异质结双极晶体管及其制造方法
CN102386218A (zh) BiCMOS工艺中的垂直寄生型PNP器件及其制造方法
JP3643100B2 (ja) 半導体装置
CN102412279B (zh) 锗硅bicmos工艺中垂直寄生型pnp三极管及制造方法
CN103165667B (zh) 锗硅hbt工艺中垂直寄生型pnp三极管及制作方法
CN103035748B (zh) 锗硅BiCMOS工艺中的齐纳二极管及制造方法
CN102376757B (zh) SiGe HBT工艺中的横向型寄生PNP器件及制造方法
CN102412280B (zh) 锗硅hbt工艺中的横向型寄生pnp器件
CN103137677B (zh) 锗硅hbt工艺中的寄生横向型pnp三极管及制造方法
CN103117301B (zh) 锗硅hbt工艺中垂直寄生型pnp三极管及制作方法
CN102403343B (zh) BiCMOS工艺中的垂直寄生型PNP器件及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140110

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140110

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant