CN104659085A - 硅基npn器件及制造方法 - Google Patents

硅基npn器件及制造方法 Download PDF

Info

Publication number
CN104659085A
CN104659085A CN201310594896.6A CN201310594896A CN104659085A CN 104659085 A CN104659085 A CN 104659085A CN 201310594896 A CN201310594896 A CN 201310594896A CN 104659085 A CN104659085 A CN 104659085A
Authority
CN
China
Prior art keywords
type
region
emitter
base
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310594896.6A
Other languages
English (en)
Other versions
CN104659085B (zh
Inventor
陈曦
周正良
潘嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310594896.6A priority Critical patent/CN104659085B/zh
Publication of CN104659085A publication Critical patent/CN104659085A/zh
Application granted granted Critical
Publication of CN104659085B publication Critical patent/CN104659085B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种硅基NPN器件，基区由对有源区中的N型外延层进行P型离子注入形成的P型注入区组成，集电区由位于基区底部的N型外延层组成；发射区由N型注入区和N型多晶硅组成，N型注入区由在基区的部分区域中进行N型离子注入形成，N型注入区的底部和基区接触；N型多晶硅的底部和N型注入区接触；外基区由形成于发射区外部的基区表面的P型离子注入区组成。本发明发射区的N型多晶硅的引入，使得发射区带电离子分布的梯度减小，发射区带电离子浓度增加，降低了发射区电阻；同时能降低基区电流，在得到相同器件放大倍数的情况下，基区可以掺杂更多的离子，降低了基区电阻并能改善器件的高频性能。

Description

硅基NPN器件及制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种硅基NPN器件，本发明还涉及一种硅基NPN器件的制造方法。
背景技术
由于现代通信对高频带下高性能、低噪声和低成本的RF组件的需求，传统的NPN器件无法满足性能规格、输出功率和线性度新的要求，因此需要对传统NPN结构进行改进。
国际上目前已经广泛采用硅基作为高频大功率功放器件应用于无线通讯产品，如城市有线电视放大和数字电视高频头等。硅基技术和CMOS工艺有良好的兼容性，为功放与逻辑控制电路的集成提供极大的便利，也降低了工艺成本。因此如何在硅基上开发出满足应用要求的高频器件越来越成为BJT器件的研究热点。
发明内容
本发明所要解决的技术问题是提供一种硅基NPN器件，能降低发射区电阻，同时能降低基区电流并降低基区电阻，能改善器件的高频性能。为此，本发明还提供一种硅基NPN器件的制造方法。
为解决上述技术问题，本发明提供的硅基NPN器件包括：
硅衬底，在所述硅衬底上形成有N型外延层，在所述N型外延层上形成有局部氧化层，由所述局部氧化层隔离出有源区。
基区，由对所述有源区中的所述N型外延层进行P型离子注入形成的P型注入区组成。
集电区，由位于所述基区底部的N型外延层组成；所述基区的底部和所述集电区接触。
发射区，由N型注入区和N型多晶硅组成，所述N型注入区由在所述基区的部分区域中进行N型离子注入形成，所述N型注入区的位置由发射极窗口定义，所述发射极窗口由发射极介质层刻蚀后围成，所述N型注入区的底部和所述基区接触；所述N型多晶硅的底部和所述N型注入区接触，所述N型多晶硅的顶部延伸到所述发射极介质层上方。
外基区，由形成于所述发射区外部的所述基区表面的P型离子注入区组成，所述外基区的掺杂浓度大于所述基区的掺杂浓度并用于引出所述基区。
进一步的改进是，所述基区的P型离子注入的注入能量为35KeV～100KeV，注入剂量为1E13cm-2～1E15cm-2。
进一步的改进是，所述发射区的所述N型注入区的N型离子注入的注入能量为40KeV～200KeV，注入剂量为1E15cm-2～1E16cm-2。
进一步的改进是，所述发射区的所述N型多晶硅的N型杂质由N型离子注入形成，该N型离子注入的注入能量为40KeV～200KeV，注入剂量为1E15cm-2～1E16cm-2。
进一步的改进是，所述外基区的P型离子注入的注入能量为35KeV～100KeV，注入剂量为1E15cm-2～1E16cm-2。
为解决上述技术问题，本发明提供的硅基NPN器件的制造方法包括步骤：
步骤一、在硅衬底上形成有N型外延层，在所述N型外延层上形成局部氧化层，由所述局部氧化层隔离出有源区。
步骤二、对所述有源区中的所述N型外延层进行P型离子注入形成的P型注入区，由该P型注入区组成基区；由位于所述基区底部的所述N型外延层组成集电区，所述基区的底部和所述集电区接触。
步骤三、淀积发射极介质层，对所述发射极介质层进行光刻刻蚀形成由所述发射极介质层刻蚀后围成发射极窗口，所述发射极窗口将所述基区的部分区域露出；进行N型离子注入在所述发射极窗口所定义的区域中形成N型注入区，所述N型注入区的底部和所述基区接触。
步骤四、淀积多晶硅，对所述多晶硅进行N型离子注入形成N型多晶硅，在所述发射极窗口区域的所述N型多晶硅的底部和所述N型注入区接触。
步骤五、对所述N型多晶硅进行光刻刻蚀，由所述N型注入区和刻蚀后的所述N型多晶硅组成发射区，刻蚀后的所述N型多晶硅的底部和所述N型注入区接触、所述N型多晶硅的顶部延伸到所述发射极介质层上方；所述发射区的顶部宽度小于所述基区的宽度并将所述发射区外部的所述基区表面露出。
步骤六、进行P型离子注入在所述发射区外部的所述基区表面形成外基区，所述外基区的掺杂浓度大于所述基区的掺杂浓度并用于引出所述基区。
进一步的改进是，步骤二中所述基区的P型离子注入的注入能量为35KeV～100KeV，注入剂量为1E13cm-2～1E15cm-2。
进一步的改进是，步骤三中所述N型注入区的N型离子注入的注入能量为40KeV～200KeV，注入剂量为1E15cm-2～1E16cm-2。
进一步的改进是，步骤四中所述N型多晶硅的N型离子注入的注入能量为40KeV～200KeV，注入剂量为1E15cm-2～1E16cm-2。
进一步的改进是，步骤六中所述外基区的P型离子注入的注入能量为35KeV～100KeV，注入剂量为1E15cm-2～1E16cm-2。
本发明器件的发射区是由一次N型注入形成的N型注入区加上N型掺杂的多晶硅共同形成，N型多晶硅的引入，使得发射区带电离子分布的梯度减小，发射区带电离子浓度增加，降低了发射区电阻；同时可以降低基区电流，在得到相同器件放大倍数的情况下，基区可以掺杂更多的离子，降低了基区电阻；发射区电阻和基区电阻的降低能改善器件的高频性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例硅基NPN器件的结构示意图；
图2A-图2E是本发明实施例方法的各步骤中的器件结构示意图。
具体实施方式
如图1所示，是本发明实施例硅基NPN器件的结构示意图；本发明实施例硅基NPN器件包括：
硅衬底1，在所述硅衬底1上形成有N型外延层2，在所述N型外延层2上形成有局部氧化层3，由所述局部氧化层3隔离出有源区。
基区4，由对所述有源区中的所述N型外延层2进行P型离子注入形成的P型注入区组成。较佳为，所述基区4的P型离子注入的注入能量为35KeV～100KeV，注入剂量为1E13cm-2～1E15cm-2。
集电区，由位于所述基区4底部的N型外延层2组成；所述基区4的底部和所述集电区接触。
发射区，由N型注入区8和N型多晶硅9组成，所述N型注入区8由在所述基区4的部分区域中进行N型离子注入形成，所述N型注入区8的位置由发射极窗口定义，所述发射极窗口由发射极介质层刻蚀后围成，所述N型注入区8的底部和所述基区4接触；所述N型多晶硅9的底部和所述N型注入区8接触，所述N型多晶硅9的顶部延伸到所述发射极介质层上方。本发明实施例中所述发射极介质层由依次形成于所述N型外延层2表面的第一氧化层5和第二氮化硅层6组成。较佳为，所述发射区的所述N型注入区8的N型离子注入的注入能量为40KeV～200KeV，注入剂量为1E15cm-2～1E16cm-2。所述发射区的所述N型多晶硅9的N型杂质由N型离子注入形成，该N型离子注入的注入能量为40KeV～200KeV，注入剂量为1E15cm-2～1E16cm-2。
外基区4，由形成于所述发射区外部的所述基区4表面的P型离子注入区组成，所述外基区4的掺杂浓度大于所述基区4的掺杂浓度并用于引出所述基区4。较佳为，所述外基区4的P型离子注入的注入能量为35KeV～100KeV，注入剂量为1E15cm-2～1E16cm-2。
在所述硅衬底1的正面形成有层间膜11，所述层间膜11覆盖所述N型多晶硅9、所述外基区和所述局部氧化层3。在所述集电区顶部形成有和所述集电区相接触的接触孔12，该接触孔12引出集电极；在所述N型多晶硅9的顶部形成有和所述N型多晶硅9相接触的接触孔12，该接触孔12引出发射极；在所述外基区10的顶部形成有和所述外基区10相接触的接触孔12，该接触孔12引出基极。上述接触孔12都分别穿过所述层间膜11和底部的掺杂区相连接。所述接触孔12的顶部和正面金属层连接并分别引出所述集电极、所述发射极和所述基极。
如图2A至图2E所示，是本发明实施例方法的各步骤中的器件结构示意图。本发明实施例硅基NPN器件的制造方法包括步骤：
步骤一、如图2A所示，在硅衬底1上形成有N型外延层2，在所述N型外延层2上形成局部氧化层3，由所述局部氧化层3隔离出有源区。
步骤二、如图2B所示，在所述有源区的表面形成第一氧化层5，所述第一氧化层5用于后续离子注入中的注入阻断层；对所述有源区中的所述N型外延层2进行P型离子注入形成的P型注入区，由该P型注入区组成基区4；较佳为，所述基区4的P型离子注入的注入能量为35KeV～100KeV，注入剂量为1E13cm-2～1E15cm-2。
由位于所述基区4底部的所述N型外延层2组成集电区，所述基区4的底部和所述集电区接触
步骤三、如图2C所示，淀积第二氮化硅层6，由所述第一氧化层5和所述第二氮化硅层6组成发射极介质层，对所述发射极介质层进行光刻刻蚀形成由所述发射极介质层刻蚀后围成发射极窗口，所述发射极窗口将所述基区4的部分区域露出；进行N型离子注入在所述发射极窗口所定义的区域中形成N型注入区8，所述N型注入区8的底部和所述基区4接触。较佳为，所述N型注入区8的N型离子注入的注入能量为40KeV～200KeV，注入剂量为1E15cm-2～1E16cm-2。
步骤四、如图2D所示，淀积多晶硅9，对所述多晶硅9进行N型离子注入形成N型多晶硅9，在所述发射极窗口区域的所述N型多晶硅9的底部和所述N型注入区8接触。较佳为，所述N型多晶硅9的N型离子注入的注入能量为40KeV～200KeV，注入剂量为1E15cm-2～1E16cm-2。
步骤五、如图2E所示，对所述N型多晶硅9进行光刻刻蚀，由所述N型注入区8和刻蚀后的所述N型多晶硅9组成发射区，刻蚀后的所述N型多晶硅9的底部和所述N型注入区8接触、所述N型多晶硅9的顶部延伸到所述发射极介质层上方；所述发射区的顶部宽度小于所述基区4的宽度并将所述发射区外部的所述基区4表面露出。
步骤六、如图2E所示，进行P型离子注入在所述发射区外部的所述基区4表面形成外基区4，所述外基区4的掺杂浓度大于所述基区4的掺杂浓度并用于引出所述基区4。较佳为，所述外基区4的P型离子注入的注入能量为35KeV～100KeV，注入剂量为1E15cm-2～1E16cm-2。
最后，还包括在所述硅衬底1的正面形成层间膜11，所述层间膜11覆盖所述N型多晶硅9、所述外基区和所述局部氧化层3。
形成多个接触孔12，各所述接触孔12都分别穿过所述层间膜11和底部的所述集电区、所述N型多晶硅9和所述外基区相接触。
形成正面金属层，所述接触孔12的顶部和所述正面金属层连接并分别引出集电极、发射极和基极。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种硅基NPN器件，其特征在于，包括：
硅衬底，在所述硅衬底上形成有N型外延层，在所述N型外延层上形成有局部氧化层，由所述局部氧化层隔离出有源区；
基区，由对所述有源区中的所述N型外延层进行P型离子注入形成的P型注入区组成，
集电区，由位于所述基区底部的N型外延层组成；所述基区的底部和所述集电区接触；
发射区，由N型注入区和N型多晶硅组成，所述N型注入区由在所述基区的部分区域中进行N型离子注入形成，所述N型注入区的位置由发射极窗口定义，所述发射极窗口由发射极介质层刻蚀后围成，所述N型注入区的底部和所述基区接触；所述N型多晶硅的底部和所述N型注入区接触，所述N型多晶硅的顶部延伸到所述发射极介质层上方；
外基区，由形成于所述发射区外部的所述基区表面的P型离子注入区组成，所述外基区的掺杂浓度大于所述基区的掺杂浓度并用于引出所述基区。
2.如权利要求1所述的硅基NPN器件，其特征在于：所述基区的P型离子注入的注入能量为35KeV～100KeV，注入剂量为1E13cm-2～1E15cm-2。
3.如权利要求1所述的硅基NPN器件，其特征在于：所述发射区的所述N型注入区的N型离子注入的注入能量为40KeV～200KeV，注入剂量为1E15cm-2～1E16cm-2。
4.如权利要求1所述的硅基NPN器件，其特征在于：所述发射区的所述N型多晶硅的N型杂质由N型离子注入形成，该N型离子注入的注入能量为40KeV～200KeV，注入剂量为1E15cm-2～1E16cm-2。
5.如权利要求1所述的硅基NPN器件，其特征在于：所述外基区的P型离子注入的注入能量为35KeV～100KeV，注入剂量为1E15cm-2～1E16cm-2。
6.一种硅基NPN器件的制造方法，其特征在于，包括步骤：
步骤一、在硅衬底上形成有N型外延层，在所述N型外延层上形成局部氧化层，由所述局部氧化层隔离出有源区；
步骤二、对所述有源区中的所述N型外延层进行P型离子注入形成的P型注入区，由该P型注入区组成基区；由位于所述基区底部的所述N型外延层组成集电区，所述基区的底部和所述集电区接触；
步骤三、淀积发射极介质层，对所述发射极介质层进行光刻刻蚀形成由所述发射极介质层刻蚀后围成发射极窗口，所述发射极窗口将所述基区的部分区域露出；进行N型离子注入在所述发射极窗口所定义的区域中形成N型注入区，所述N型注入区的底部和所述基区接触；
步骤四、淀积多晶硅，对所述多晶硅进行N型离子注入形成N型多晶硅，在所述发射极窗口区域的所述N型多晶硅的底部和所述N型注入区接触；
步骤五、对所述N型多晶硅进行光刻刻蚀，由所述N型注入区和刻蚀后的所述N型多晶硅组成发射区，刻蚀后的所述N型多晶硅的底部和所述N型注入区接触、所述N型多晶硅的顶部延伸到所述发射极介质层上方；所述发射区的顶部宽度小于所述基区的宽度并将所述发射区外部的所述基区表面露出；
步骤六、进行P型离子注入在所述发射区外部的所述基区表面形成外基区，所述外基区的掺杂浓度大于所述基区的掺杂浓度并用于引出所述基区。
7.如权利要求6所述的方法，其特征在于：步骤二中所述基区的P型离子注入的注入能量为35KeV～100KeV，注入剂量为1E13cm-2～1E15cm-2。
8.如权利要求6所述的方法，其特征在于：步骤三中所述N型注入区的N型离子注入的注入能量为40KeV～200KeV，注入剂量为1E15cm-2～1E16cm-2。
9.如权利要求6所述的方法，其特征在于：步骤四中所述N型多晶硅的N型离子注入的注入能量为40KeV～200KeV，注入剂量为1E15cm-2～1E16cm-2。
10.如权利要求6所述的方法，其特征在于：步骤六中所述外基区的P型离子注入的注入能量为35KeV～100KeV，注入剂量为1E15cm-2～1E16cm-2。
CN201310594896.6A 2013-11-21 2013-11-21 硅基npn器件及制造方法 Active CN104659085B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310594896.6A CN104659085B (zh) 2013-11-21 2013-11-21 硅基npn器件及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310594896.6A CN104659085B (zh) 2013-11-21 2013-11-21 硅基npn器件及制造方法

Publications (2)

Publication Number Publication Date
CN104659085A true CN104659085A (zh) 2015-05-27
CN104659085B CN104659085B (zh) 2018-02-06

Family

ID=53250004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310594896.6A Active CN104659085B (zh) 2013-11-21 2013-11-21 硅基npn器件及制造方法

Country Status (1)

Country Link
CN (1) CN104659085B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010042900A1 (en) * 2000-05-22 2001-11-22 Nec Corporation Bipolar transistor in which impurities are introduced from emitter electrode material to form emitter region
CN102569371A (zh) * 2010-12-15 2012-07-11 上海华虹Nec电子有限公司 BiCMOS工艺中的垂直寄生型PNP三极管及制造方法
CN103137662A (zh) * 2011-11-23 2013-06-05 上海华虹Nec电子有限公司 锗硅异质结双极晶体管及制造方法
CN103296072A (zh) * 2013-06-25 2013-09-11 江苏博普电子科技有限责任公司 一种提高了BVcbo的双极型晶体管及其生产工艺

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010042900A1 (en) * 2000-05-22 2001-11-22 Nec Corporation Bipolar transistor in which impurities are introduced from emitter electrode material to form emitter region
CN102569371A (zh) * 2010-12-15 2012-07-11 上海华虹Nec电子有限公司 BiCMOS工艺中的垂直寄生型PNP三极管及制造方法
CN103137662A (zh) * 2011-11-23 2013-06-05 上海华虹Nec电子有限公司 锗硅异质结双极晶体管及制造方法
CN103296072A (zh) * 2013-06-25 2013-09-11 江苏博普电子科技有限责任公司 一种提高了BVcbo的双极型晶体管及其生产工艺

Also Published As

Publication number Publication date
CN104659085B (zh) 2018-02-06

Similar Documents

Publication Publication Date Title
CN103035727B (zh) Rfldmos器件及制造方法
CN109860300B (zh) 半导体器件及其制造方法
US8748238B2 (en) Ultra high voltage SiGe HBT and manufacturing method thereof
CN104979344A (zh) 用于创建具有降低表面电场效果的具有在体衬底上的横向集电极的高电压互补bjt的方法
CN104134688A (zh) 制造双极晶体管的方法、双极晶体管和集成电路
CN102254946B (zh) 一种射频横向扩散n型mos管及其制造方法
CN108666364A (zh) Rfldmos器件及制造方法
US8759880B2 (en) Ultra-high voltage SIGE HBT device and manufacturing method of the same
CN103035532B (zh) 射频横向双扩散场效应晶体管及其制造方法
US5106783A (en) Process for fabricating semiconductor devices with self-aligned contacts
US8907453B2 (en) Parasitic lateral PNP transistor and manufacturing method thereof
US8637959B2 (en) Vertical parasitic PNP device in a BiCMOS process and manufacturing method of the same
US8866189B2 (en) Silicon-germanium heterojunction bipolar transistor and manufacturing method thereof
CN113270474B (zh) 一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管及其制作方法
CN103035724B (zh) 射频横向双扩散场效应晶体管及其制造方法
US4992848A (en) Self-aligned contact technology
CN104659085A (zh) 硅基npn器件及制造方法
CN104465372A (zh) 双极型三极管的制造方法及结构
CN103050518B (zh) 锗硅异质结双极型晶体管及其制造方法
CN103050519B (zh) 锗硅hbt器件及制造方法
US8785977B2 (en) High speed SiGe HBT and manufacturing method thereof
CN102386183B (zh) BiCMOS工艺中的寄生PIN器件组合结构及制造方法
CN103035748B (zh) 锗硅BiCMOS工艺中的齐纳二极管及制造方法
CN103050520B (zh) 一种SiGe HBT器件及其制造方法
CN103730354A (zh) 锗硅异质结双极晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant