CN104716177A - 一种改善漏电的射频ldmos器件及其制造方法 - Google Patents
一种改善漏电的射频ldmos器件及其制造方法 Download PDFInfo
- Publication number
- CN104716177A CN104716177A CN201310671894.2A CN201310671894A CN104716177A CN 104716177 A CN104716177 A CN 104716177A CN 201310671894 A CN201310671894 A CN 201310671894A CN 104716177 A CN104716177 A CN 104716177A
- Authority
- CN
- China
- Prior art keywords
- adhesion layer
- metal
- layer
- radio frequency
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 230000005611 electricity Effects 0.000 title abstract 4
- 229910052751 metal Inorganic materials 0.000 claims abstract description 96
- 239000002184 metal Substances 0.000 claims abstract description 96
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 71
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 71
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 55
- 230000004888 barrier function Effects 0.000 claims abstract description 30
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000010936 titanium Substances 0.000 claims abstract description 12
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 28
- 238000001259 photo etching Methods 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 2
- 238000001459 lithography Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 3
- 108091006146 Channels Proteins 0.000 description 15
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 206010010144 Completed suicide Diseases 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Abstract
本申请公开了一种改善漏电的射频LDMOS器件，在栅氧化层之上具有硅化物阻挡层，在硅化物阻挡层之上具有屏蔽环阻挡层。在漏极之上具有引出端粘附层，在引出端粘附层之上具有漏极引出端。在屏蔽环介质层上具有屏蔽环粘附层，在屏蔽环粘附层上具有金属法拉第屏蔽环。所述引出端粘附层和屏蔽环粘附层为相同的多晶硅或钛材料。所述漏极引出端和金属法拉第屏蔽环为相同的金属或金属硅化物材料。本申请还公开了所述射频LDMOS器件的制造方法。本申请可以得到更小的漏电并且加强屏蔽作用，改善产品可靠性。
Description
技术领域
本申请涉及一种半导体器件，特别是涉及一种LDMOS（横向扩散MOS晶体管）器件。
背景技术
请参阅图1，这是一种现有的射频LDMOS器件。在p型硅衬底1之上具有p型轻掺杂外延层2。在该外延层2中具有n型漂移区6和p型沟道区7。在漂移区6中具有n型重掺杂漏极8b，在漏极8b之上具有漏极金属硅化物11b。在沟道区7中具有n型重掺杂源极8a和p型重掺杂体区引出端9，这两者之上具有源极金属硅化物11a。除了源极金属硅化物11a、漏极金属硅化物11b的位置，在外延层2、漂移区6、沟道区7、源极8a、漏极8b和体区引出端9之上都具有栅氧化层3。在部分的栅氧化层3之上具有多晶硅栅极4，其在部分外延层2、部分漂移区6和部分沟道区7的正上方。除了源极金属硅化物11a、漏极金属硅化物11b和栅极4的位置，在栅氧化层3之上具有硅化物阻挡层10。在栅极4的两侧具有侧墙10a。硅化物阻挡层10与侧墙10a连为一体。在栅极4之上具有栅极金属硅化物11c。在硅化物阻挡层10和侧墙10a、源极金属硅化物11a、漏极金属硅化物11b、栅极金属硅化物11c之上具有屏蔽环介质层12。在部分的屏蔽环介质层12上具有金属法拉第屏蔽环14a。金属法拉第屏蔽环14a的第一部分在靠近漏极8b的部分栅极4的正上方，第二部分在靠近漏极8b的侧墙10a的正上方，第三部分在部分漂移区6的正上方。前述所有结构都被金属前介质15所覆盖。
将上述器件的各部分结构的掺杂类型变为相反，也是可行的。
所述金属法拉第屏蔽环通常采用硅化钨（WSi2）材料。其设置在漏端一侧，其作用是利用场板效应，降低尖峰电场，增加耐压，提高热载流子注入抵抗力，降低密勒电容。但是金属法拉第屏蔽环位于栅极之上的部分较高、位于漂移区之上的部分较低，呈现台阶状。由于现有制造方法将金属法拉第屏蔽环直接形成于屏蔽环介质层之上，使得其往往在台阶处断裂而存在缝隙，有时在台阶处金属法拉第屏蔽环与屏蔽环介质层之间还会出现空洞，导致屏蔽不完全，从而影响整个器件的可靠性。
在射频LDMOS器件中，为了获得较小的栅极电阻，需要将栅极上的金属硅化物做厚。由于源极、漏极和栅极上的金属硅化物是同一步骤中淀积和形成的，导致源极和漏极上的金属硅化物过厚，大量消耗了源极和漏极的n型重掺杂硅，从而导致射频LDMOS器件在反向击穿时有较大的漏电流，击穿电压也不够稳定，使得器件可靠性降低。
发明内容
本申请所要解决的技术问题是提供一种新型的射频LDMOS器件结构，可以解决台阶状金属法拉第屏蔽环的屏蔽不完全的问题，还能保证栅极电阻较低而又避免漏极的重掺杂硅被大量消耗而导致漏电。
为解决上述技术问题，本申请改善漏电的射频LDMOS器件在栅氧化层之上具有硅化物阻挡层，在硅化物阻挡层之上具有屏蔽环阻挡层；
在漏极之上具有引出端粘附层，在引出端粘附层之上具有漏极引出端；
在屏蔽环介质层上具有屏蔽环粘附层，在屏蔽环粘附层上具有金属法拉第屏蔽环；
所述引出端粘附层和屏蔽环粘附层为相同的多晶硅或钛材料；
所述漏极引出端和金属法拉第屏蔽环为相同的金属或金属硅化物材料。
本申请改善漏电的射频LDMOS器件的制造方法包括如下步骤：
第1步，在第一掺杂类型的硅衬底上外延生长出第一掺杂类型的外延层；
第2步，在外延层上先热氧化生长出栅氧化层，再淀积一层多晶硅；
第3步，采用光刻和刻蚀工艺将多晶硅刻蚀成多晶硅栅极，对多晶硅栅极两侧或漏端一侧下方的外延层注入第二掺杂类型的杂质，形成漂移区；
第4步，采用光刻和离子注入工艺对多晶硅栅极源端一侧下方的外延层注入第一掺杂类型的型杂质，形成沟道区；
第5步，采用光刻和离子注入工艺，在沟道区、漂移区中分别形成第二掺杂类型的源极、漏极，还在沟道区中形成第一掺杂类型的体区引出端；
第6步，淀积硅化物阻挡层，对其干法反刻在多晶硅栅极的两侧形成侧墙，在多晶硅栅极和栅氧化层上仍保留硅化物阻挡层；
第7步，采用光刻和刻蚀工艺暴露源极和体区引出端的至少部分表面、多晶硅栅极的至少部分表面，在这些表面分别形成源极金属硅化物、栅极金属硅化物；
第8步，淀积屏蔽环介质层；
第9步，采用光刻和刻蚀工艺暴露漏极的至少部分表面；
第10步，淀积粘附层，至少将漏极上方的沟槽或孔填充满；
第11步，淀积一层金属；
第12步，采用光刻和刻蚀工艺将金属硅化物和粘附层均刻蚀出两部分结构；第一部分在部分多晶硅栅极之上并向漏端方向延伸到部分漂移区之上，作为金属法拉第屏蔽环和屏蔽环粘附层；第二部分在漏极之上，作为漏极引出端和引出端粘附层；
第13步，淀积金属前介质，再采用平坦化工艺将其表面研磨平整。
本申请将漏极8b通过多晶硅或钛的引出端粘附层13b、金属或金属硅化物的漏极引出端14b对外引出，这样形成的射频LDMOS器件既能在多晶硅栅极4上方形成较厚的栅极金属硅化物11c以保证较低的栅极电阻，又不用担心漏极8b处的硅被大量消耗而影响器件性能，因而可以得到更小的漏电并且性能更加稳定。本申请还使金属法拉第屏蔽环14a制造在多晶硅或钛等粘附层13之上，从而使得金属法拉第屏蔽环14a即便在台阶处也没有缝隙，可以很好地起到屏蔽作用，改善产品可靠性。
附图说明
图1是一种现有的射频LDMOS器件的结构示意图；
图2是本申请改善漏电的射频LDMOS器件的结构示意图；
图3a～图3l是本申请改善漏电的射频LDMOS器件的制造方法的各步骤示意图。
图中附图标记说明：
1为硅衬底；2为外延层；3为栅氧化层；4为多晶硅栅极；5为光刻胶；6为漂移区；7为沟道区；8a为源极；8b为漏极；9为体区引出端；10为硅化物阻挡层；10a为侧墙；11a为源极金属硅化物；11b为漏极金属硅化物；11c为栅极金属硅化物；12为屏蔽环介质层；13为粘附层；13a为屏蔽环粘附层；13b为引出端粘附层；14为金属或金属硅化物；14a为金属法拉第屏蔽环；14b为漏极引出端；15为金属前介质。
具体实施方式
请参阅图2，这是本申请改善漏电的射频LDMOS器件。在p型硅衬底1之上具有p型轻掺杂外延层2，在该外延层2中具有n型漂移区6和p型沟道区7，两者的侧面可以相互接触，也可以不接触。在漂移区6中具有n型重掺杂漏极8b。在沟道区7中具有侧面相互接触的n型重掺杂源极8a和p型重掺杂体区引出端9。除了源极金属硅化物11a、引出端粘附层13b的位置，在外延层2、漂移区6、沟道区7、源极8a、漏极8b和体区引出端9之上具有栅氧化层3。在部分的栅氧化层3之上具有多晶硅栅极4。如果漂移区6和沟道区7的侧面之间被外延层2所隔离，那么多晶硅栅极4在水平方向上可以分为三部分：第一部分相隔栅氧化层3而在部分沟道区7的正上方，第二部分相隔栅氧化层3而在部分外延层2的正上方，第三部分相隔栅氧化层3而在部分漂移区6的正上方。如果漂移区6和沟道区7的侧面相接触，那么多晶硅栅极4在水平方向上可以分为两部分：第一部分相隔栅氧化层3而在部分沟道区7的正上方，第二部分相隔栅氧化层3而在部分漂移区6的正上方。除了源极金属硅化物11a、引出端粘附层13b、多晶硅栅极4的位置，在栅氧化层3之上具有硅化物阻挡层10。在多晶硅栅极4的两侧具有侧墙10a。硅化物阻挡层10与侧墙10a为相同的介质材料，且连为一体。在源极8a和体区引出端9之上具有源极金属硅化物11a，其穿透了硅化物阻挡层10和栅氧化层3。在栅极4之上具有栅极金属硅化物11c。除了引出端粘附层13b的位置，在硅化物阻挡层10和侧墙10、源极金属硅化物11a、栅极金属硅化物11c之上具有屏蔽环介质层12。在漏极8b之上具有引出端粘附层13b，为多晶硅或金属钛，其在垂直方向上分为两部分：第一部分穿透屏蔽环介质层12、硅化物阻挡层10和栅氧化层3，而与漏极8b的表面相接触，第二部分在屏蔽环介质层12之上。显然，引出端粘附层13b的第二部分的横截面大于第一部分。在引出端粘附层13b之上具有漏极引出端14b，其为金属或金属硅化物。在部分的屏蔽环介质层12上具有屏蔽环粘附层13，其为多晶硅或钛。在屏蔽环粘附层13a上具有金属法拉第屏蔽环14a，其为金属或金属硅化物。金属法拉第屏蔽环14a在水平方向和垂直方向均可分为如下三部分：第一部分在靠近漏极8b的部分栅极4的正上方，第二部分在靠近漏极8b的侧墙10a的正上方，第三部分在部分漂移区6的正上方。金属法拉第屏蔽环14a的第一部分位置最高，第三部分位置最低，第二部分起到过渡作用。屏蔽环粘附层13a可以分为相同的三部分。前述所有结构都被金属前介质15所覆盖。
与图1所示的现有的射频LDMOS器件相比，本申请在结构上主要有如下两点创新：
其一，在金属法拉第屏蔽环14a和屏蔽环介质层12之间新增了屏蔽环粘附层13a。这使得金属法拉第屏蔽环14a即便在台阶处也没有缝隙，可以很好地起到屏蔽作用，改善产品可靠性。
其二，漏极8b不再由漏极金属硅化物11b引出，而改为由引出端粘附层13b和漏极引出端14b引出。这便既能在多晶硅栅极4上方形成较厚的栅极金属硅化物11c以保证较低的栅极电阻，又不用担心漏极8b处的硅被大量消耗而影响器件性能，因而可以得到更小的漏电并且性能更加稳定。
本申请改善漏电的射频LDMOS器件的制造方法包括如下步骤：
第1步，请参阅图3a，在p型重掺杂硅衬底1上采用外延工艺生长出p型轻掺杂外延层2。
第2步，请参阅图3b，在外延层2上先采用热氧化工艺生长一层栅氧化层3，再在栅氧化层3上淀积一层多晶硅4。
第3步，请参阅图3c，采用光刻和刻蚀工艺将多晶硅层4刻蚀成多晶硅栅极4。保留多晶硅栅极4上方的光刻胶5，对多晶硅栅极4两侧下方的外延层2中注入n型杂质，形成n型轻掺杂区6。
或者，第二次采用光刻和离子注入工艺，仅对多晶硅栅极4的漏端下方的外延层2中注入n型杂质，形成n型轻掺杂区6（即漂移区）。
第4步，请参阅图3d，采用光刻和离子注入工艺对多晶硅栅极4源端一侧下方的外延层2中注入p型杂质，使得该区域的外延层2（或n型轻掺杂区6）转变为p型沟道区7。然后采用高温炉退火或快速热退火（RTA）工艺。退火工艺使得多晶硅栅极4漏端一侧的n型轻掺杂区6（即漂移区）、源端一侧的p型沟道区7稍向外、向下扩展。
第5步，请参阅图3e，采用光刻和离子注入工艺在沟道区7、漂移区6中分别形成n型重掺杂源极8a、n型重掺杂漏极8b。
再采用光刻和离子注入工艺在沟道区7中形成p型重掺杂体区引出端9。体区引出端9与源极8a相邻，两者的侧面可以接触或不接触。
该步骤中的两次光刻和离子注入工艺的顺序可以互换。最后采用退火工艺。
第6步，请参阅图3f，在整个硅片上淀积一层氧化硅作为硅化物阻挡层10，其厚度例如为然后对该层硅化物阻挡层10进行干法反刻，在多晶硅栅极4之上、栅氧化层3之上仍保留一定厚度的硅化物阻挡层10，同时在多晶硅栅极4的两侧形成侧墙10a。
第7步，请参阅图3g，采用光刻和刻蚀工艺去除掉部分硅化物阻挡层10和栅氧化层3，而使源极8a和体区引出端9至少部分表面暴露出来。同一步光刻和刻蚀工艺还去除掉部分的硅化物阻挡层10，使多晶硅栅极4的至少部分表面暴露出来。再在整个硅片上淀积一层用于形成硅化物的金属，例如钛。接着进行高温退火使得该层金属与硅材料接触的位置形成金属硅化物11，分别是在源极8a和体区引出端9之上形成源极金属硅化物11a、多晶硅栅极4之上形成栅极金属硅化物11c。最后去除所淀积的金属。
第8步，请参阅图3h，在整个硅片上淀积一层氧化硅作为屏蔽环介质层12，其厚度例如为
第9步，请参阅图3i，采用光刻和刻蚀工艺去除掉部分的屏蔽环介质层12、硅化物阻挡层10和栅氧化层3，使漏极8b的至少部分表面暴露出来。
第10步，请参阅图3j，在整个硅片上淀积一层多晶硅或金属钛，作为粘附层13。其至少将漏极8b上方的沟槽或孔填充满。如果是淀积多晶硅，可在淀积同时原位掺杂n型杂质，或在淀积之后注入n型杂质。如果是淀积钛，就不用进行掺杂。
第11步，请参阅图3k，在整个硅片上淀积一层金属，例如为钨。如果该层金属下方的粘附层13是多晶硅，则通过高温退火使该层金属与多晶硅13反应而形成金属硅化物14。如果该层金属下方的粘附层13是钛，则进行高温退火工艺，该层金属标为14。
第12步，请参阅图3l，采用光刻和刻蚀工艺将金属硅化物14和粘附层13均刻蚀为两部分。第一部分在部分多晶硅栅极4之上并向漏端方向延伸到部分漂移区6之上，作为金属法拉第屏蔽环14a和屏蔽环粘附层13a。第二部分在漏极8b之上，作为漏极引出端14b和引出端粘附层13b。
第13步，请参阅图2，在整个硅片淀积一层金属前介质（PMD）15，至少将最高位置的金属法拉第屏蔽环14a覆盖。再采用化学机械研磨（CMP）等平坦化工艺将金属前介质15的表面研磨平整。
将上述器件的各部分结构的掺杂类型变为相反，各步骤离子注入工艺的杂质类型变为相反，也是可行的。
以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种改善漏电的射频LDMOS器件，在栅氧化层之上具有硅化物阻挡层，在硅化物阻挡层之上具有屏蔽环阻挡层；其特征是：
在漏极之上具有引出端粘附层，在引出端粘附层之上具有漏极引出端；
在屏蔽环介质层上具有屏蔽环粘附层，在屏蔽环粘附层上具有金属法拉第屏蔽环；
所述引出端粘附层和屏蔽环粘附层为相同的多晶硅或钛材料；
所述漏极引出端和金属法拉第屏蔽环为相同的金属或金属硅化物材料。
2.根据权利要求1所述的改善漏电的射频LDMOS器件，其特征是，所述引出端粘附层在垂直方向上分为两部分：第一部分穿透屏蔽环介质层、硅化物阻挡层和栅氧化层，与漏极的表面相接触；第二部分在屏蔽环介质层之上。
3.根据权利要求2所述的改善漏电的射频LDMOS器件，其特征是，所述引出端粘附层在的第二部分的横截面大于第一部分。
4.根据权利要求1所述的改善漏电的射频LDMOS器件，其特征是，所述屏蔽环粘附层分为三部分：第一部分在靠近漏极的部分栅极的正上方，位置最高；第二部分在靠近漏极的侧墙的正上方，连接第一部分和第三部分；第三部分在部分漂移区的正上方，位置最低。
5.一种改善漏电的射频LDMOS器件的制造方法，其特征是，包括如下步骤：
第1步，在第一掺杂类型的硅衬底上外延生长出第一掺杂类型的外延层；
第2步，在外延层上先热氧化生长出栅氧化层，再淀积一层多晶硅；
第3步，采用光刻和刻蚀工艺将多晶硅刻蚀成多晶硅栅极，对多晶硅栅极两侧或漏端一侧下方的外延层注入第二掺杂类型的杂质，形成漂移区；
第4步，采用光刻和离子注入工艺对多晶硅栅极源端一侧下方的外延层注入第一掺杂类型的型杂质，形成沟道区；
第5步，采用光刻和离子注入工艺，在沟道区、漂移区中分别形成第二掺杂类型的源极、漏极，还在沟道区中形成第一掺杂类型的体区引出端；
第6步，淀积硅化物阻挡层，对其干法反刻在多晶硅栅极的两侧形成侧墙，在多晶硅栅极和栅氧化层上仍保留硅化物阻挡层；
第7步，采用光刻和刻蚀工艺暴露源极和体区引出端的至少部分表面、多晶硅栅极的至少部分表面，在这些表面分别形成源极金属硅化物、栅极金属硅化物；
第8步，淀积屏蔽环介质层；
第9步，采用光刻和刻蚀工艺暴露漏极的至少部分表面；
第10步，淀积粘附层，至少将漏极上方的沟槽或孔填充满；
第11步，淀积一层金属；
第12步，采用光刻和刻蚀工艺将金属硅化物和粘附层均刻蚀出两部分结构；第一部分在部分多晶硅栅极之上并向漏端方向延伸到部分漂移区之上，作为金属法拉第屏蔽环和屏蔽环粘附层；第二部分在漏极之上，作为漏极引出端和引出端粘附层；
第13步，淀积金属前介质，再采用平坦化工艺将其表面研磨平整。
6.根据权利要求5所述的改善漏电的射频LDMOS器件的制造方法，其特征是，所述方法第5步中，两次光刻和离子注入工艺的顺序互换。
7.根据权利要求5所述的改善漏电的射频LDMOS器件的制造方法，其特征是，所述方法第6步中，硅化物阻挡层为氧化硅，厚度为
8.根据权利要求5所述的改善漏电的射频LDMOS器件的制造方法，其特征是，所述方法第8步中，屏蔽环介质层为氧化硅，厚度为
9.根据权利要求5所述的改善漏电的射频LDMOS器件的制造方法，其特征是，所述方法第10步中，粘附层为多晶硅或钛；
当粘附层为多晶硅，在淀积多晶硅的同时原位掺杂第二掺杂类型的杂质，或在淀积之后注入第二掺杂类型的杂质。
10.根据权利要求5所述的改善漏电的射频LDMOS器件的制造方法，其特征是，所述方法第11步中，当该层金属下方的粘附层是多晶硅，则通过退火工艺使该层金属与多晶硅反应而形成金属硅化物；
当该层金属下方的粘附层是钛，则进行退火。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310671894.2A CN104716177B (zh) | 2013-12-11 | 2013-12-11 | 一种改善漏电的射频ldmos器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310671894.2A CN104716177B (zh) | 2013-12-11 | 2013-12-11 | 一种改善漏电的射频ldmos器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104716177A true CN104716177A (zh) | 2015-06-17 |
| CN104716177B CN104716177B (zh) | 2017-10-24 |
Family
ID=53415327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310671894.2A Active CN104716177B (zh) | 2013-12-11 | 2013-12-11 | 一种改善漏电的射频ldmos器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104716177B (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106057683A (zh) * | 2016-08-16 | 2016-10-26 | 上海华虹宏力半导体制造有限公司 | 改善rfldmos击穿电压的工艺方法 |
| CN107611031A (zh) * | 2017-08-15 | 2018-01-19 | 上海华虹宏力半导体制造有限公司 | 改善法拉第环电阻的方法 |
| CN107785428A (zh) * | 2016-08-30 | 2018-03-09 | 无锡华润上华科技有限公司 | 具有分离式平面场板结构的半导体器件及其制造方法 |
| CN109979821A (zh) * | 2017-12-28 | 2019-07-05 | 无锡华润上华科技有限公司 | 一种半导体器件及其制作方法 |
| CN111128893A (zh) * | 2019-12-20 | 2020-05-08 | 华虹半导体(无锡)有限公司 | 基于cmos双阱工艺的edmos制作方法及其结构 |
| CN111370493A (zh) * | 2020-04-30 | 2020-07-03 | 上海华虹宏力半导体制造有限公司 | Rfldmos器件及其制造方法 |
| CN112582459A (zh) * | 2019-09-27 | 2021-03-30 | 无锡华润上华科技有限公司 | 一种横向双扩散金属氧化物半导体器件及其制作方法 |
| CN113380627A (zh) * | 2021-08-12 | 2021-09-10 | 晶芯成(北京)科技有限公司 | 一种ldmos晶体管及其形成方法 |
| CN113506819A (zh) * | 2021-06-28 | 2021-10-15 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制作方法 |
| CN113540214A (zh) * | 2021-06-28 | 2021-10-22 | 上海华虹宏力半导体制造有限公司 | 屏蔽盾的刻蚀方法 |
| CN113921591A (zh) * | 2021-09-24 | 2022-01-11 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6274489B1 (en) * | 1996-05-31 | 2001-08-14 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor apparatus |
| JP2005079206A (ja) * | 2003-08-28 | 2005-03-24 | Semiconductor Leading Edge Technologies Inc | 半導体装置及び半導体装置の製造方法 |
| US20070034944A1 (en) * | 2005-08-12 | 2007-02-15 | Shuming Xu | Power LDMOS transistor |
| US20080003703A1 (en) * | 2003-11-14 | 2008-01-03 | Gammel Peter L | Control of hot carrier injection in a metal-oxide semiconductor device |
| US20080308862A1 (en) * | 2005-12-14 | 2008-12-18 | Nxp B.V. | Mos Transistor and Method of Manufacturing a Mos Transistor |
| CN102656697A (zh) * | 2009-11-02 | 2012-09-05 | 维西埃-硅化物公司 | 半导体装置 |
-
2013
- 2013-12-11 CN CN201310671894.2A patent/CN104716177B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6274489B1 (en) * | 1996-05-31 | 2001-08-14 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor apparatus |
| JP2005079206A (ja) * | 2003-08-28 | 2005-03-24 | Semiconductor Leading Edge Technologies Inc | 半導体装置及び半導体装置の製造方法 |
| US20080003703A1 (en) * | 2003-11-14 | 2008-01-03 | Gammel Peter L | Control of hot carrier injection in a metal-oxide semiconductor device |
| US20070034944A1 (en) * | 2005-08-12 | 2007-02-15 | Shuming Xu | Power LDMOS transistor |
| US20080308862A1 (en) * | 2005-12-14 | 2008-12-18 | Nxp B.V. | Mos Transistor and Method of Manufacturing a Mos Transistor |
| CN102656697A (zh) * | 2009-11-02 | 2012-09-05 | 维西埃-硅化物公司 | 半导体装置 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106057683A (zh) * | 2016-08-16 | 2016-10-26 | 上海华虹宏力半导体制造有限公司 | 改善rfldmos击穿电压的工艺方法 |
| CN106057683B (zh) * | 2016-08-16 | 2019-10-11 | 上海华虹宏力半导体制造有限公司 | 改善rfldmos击穿电压的工艺方法 |
| CN107785428A (zh) * | 2016-08-30 | 2018-03-09 | 无锡华润上华科技有限公司 | 具有分离式平面场板结构的半导体器件及其制造方法 |
| CN107611031A (zh) * | 2017-08-15 | 2018-01-19 | 上海华虹宏力半导体制造有限公司 | 改善法拉第环电阻的方法 |
| CN109979821A (zh) * | 2017-12-28 | 2019-07-05 | 无锡华润上华科技有限公司 | 一种半导体器件及其制作方法 |
| WO2021057345A1 (zh) * | 2019-09-27 | 2021-04-01 | 无锡华润上华科技有限公司 | 一种横向双扩散金属氧化物半导体器件及其制作方法 |
| CN112582459A (zh) * | 2019-09-27 | 2021-03-30 | 无锡华润上华科技有限公司 | 一种横向双扩散金属氧化物半导体器件及其制作方法 |
| CN112582459B (zh) * | 2019-09-27 | 2022-04-08 | 无锡华润上华科技有限公司 | 一种横向双扩散金属氧化物半导体器件及其制作方法 |
| CN111128893A (zh) * | 2019-12-20 | 2020-05-08 | 华虹半导体(无锡)有限公司 | 基于cmos双阱工艺的edmos制作方法及其结构 |
| CN111128893B (zh) * | 2019-12-20 | 2022-04-05 | 华虹半导体(无锡)有限公司 | 基于cmos双阱工艺的edmos制作方法及其结构 |
| CN111370493A (zh) * | 2020-04-30 | 2020-07-03 | 上海华虹宏力半导体制造有限公司 | Rfldmos器件及其制造方法 |
| CN113506819A (zh) * | 2021-06-28 | 2021-10-15 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制作方法 |
| CN113540214A (zh) * | 2021-06-28 | 2021-10-22 | 上海华虹宏力半导体制造有限公司 | 屏蔽盾的刻蚀方法 |
| CN113540214B (zh) * | 2021-06-28 | 2024-04-19 | 上海华虹宏力半导体制造有限公司 | 屏蔽盾的刻蚀方法 |
| CN113380627A (zh) * | 2021-08-12 | 2021-09-10 | 晶芯成(北京)科技有限公司 | 一种ldmos晶体管及其形成方法 |
| CN113921591A (zh) * | 2021-09-24 | 2022-01-11 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104716177B (zh) | 2017-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
| CN107204372B (zh) | 一种优化终端结构的沟槽型半导体器件及制造方法 | |
| CN102386211B (zh) | Ldmos器件及其制造方法 | |
| CN105070759A (zh) | Nldmos器件及其制造方法 | |
| CN102931090B (zh) | 一种超结mosfet的制造方法 | |
| CN104377244A (zh) | 一种降低ldmos导通电阻的器件结构 | |
| CN116110944A (zh) | 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法 | |
| CN104716179A (zh) | 一种具有深孔的ldmos器件及其制造方法 | |
| CN105140289A (zh) | N型ldmos器件及工艺方法 | |
| CN108110045A (zh) | 平面型垂直双扩散金属氧化物晶体管及其制作方法 | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| CN103151380A (zh) | 一种沟槽型半导体功率器件及其制造方法和终端保护结构 | |
| CN111244177A (zh) | 一种沟槽型mos器件的结构、制作工艺以及电子装置 | |
| CN104183632A (zh) | Rf-ldmos自对准的漏端场板结构及制作方法 | |
| CN104218080B (zh) | 射频ldmos器件及其制造方法 | |
| CN104037206A (zh) | 超级结器件及制造方法 | |
| CN113659011A (zh) | 基于超结mosfet的集成器件及其制造方法 | |
| CN208336233U (zh) | 能提高耐压能力的半导体器件终端结构 | |
| CN108365010B (zh) | 一种具有超结结构的vdmos器件及其制作方法 | |
| CN112635548A (zh) | 一种沟槽mosfet器件的终端结构及制造方法 | |
| CN203277388U (zh) | 量子场分布的Trench MOSFET沟槽终端结构 | |
| CN203118956U (zh) | 一种沟槽型半导体功率器件及其终端保护结构 | |
| CN203260588U (zh) | 一种功率mosfet的沟槽终端结构 | |
| CN115172466B (zh) | 一种超结vdmos新结构及其制备方法 | |
| CN104701371B (zh) | 射频ldmos器件及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |