CN113921591A - Ldmos器件及其形成方法 - Google Patents

Ldmos器件及其形成方法 Download PDF

Info

Publication number
CN113921591A
CN113921591A CN202111119049.5A CN202111119049A CN113921591A CN 113921591 A CN113921591 A CN 113921591A CN 202111119049 A CN202111119049 A CN 202111119049A CN 113921591 A CN113921591 A CN 113921591A
Authority
CN
China
Prior art keywords
region
doped region
heavily doped
sti structure
well region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111119049.5A
Other languages
English (en)
Inventor
张晗
杨新杰
金锋
乐薇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202111119049.5A priority Critical patent/CN113921591A/zh
Publication of CN113921591A publication Critical patent/CN113921591A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Abstract

本申请公开了一种LDMOS器件及其形成方法，该器件包括：外延层，其形成有环绕设置的第一STI结构和环绕设置的第二STI结构，第二STI结构位于第一STI结构的外周侧；栅极，其形成于外延层上方，栅极位于第一STI结构所绕的区域内，栅极和外延层之间形成有栅介电层；外延层中形成有阱区和轻掺杂区，阱区和轻掺杂区接触；栅极两侧的外延层中形成有第一重掺杂区和第二重掺杂区，第一重掺杂区形成于所述第一STI结构所环绕的区域内的阱区中，第二重掺杂区形成于轻掺杂区中，阱区中还形成有口袋注入区，口袋注入区沿横向方向位于第一重掺杂区和栅极之间；第一STI结构和第二STI结构之间的外延层中还形成有第三重掺杂区和第四重掺杂区，第三重掺杂区形成于所述阱区中。

Description

LDMOS器件及其形成方法
技术领域
本申请涉及半导体制造技术领域，具体涉及一种横向扩散金属氧化物半导体(laterally-diffused metal-oxide semiconductor，LDMOS)器件及其形成方法。
背景技术
参考图1，其示出了相关技术中提供的互补金属氧化物半导体(complementarymetal-oxide-semiconductor，CMOS)器件的剖面示意图。如图1所示，外延层110中形成有环绕设置的第一浅槽隔离(shallow trench isolation，STI)结构131和第二STI结构132，第二STI结构132位于第一STI结构131的外周侧，其定义了器件的有源区(active area，AA)；外延层110上形成有栅极120，栅极120和外延层110之间形成有栅介电层(图1中未示出)，栅极120的两侧形成有侧墙121。
其中，外延层110中形成有阱区111，栅极120两侧的阱区111中形成有第一轻掺杂区112和第二轻掺杂区113，第一轻掺杂区112和第二轻掺杂区113位于第一STI结构131环绕的区域内，第一轻掺杂区112中形成有第一重掺杂区1141，第二轻掺杂区113中形成有第二重掺杂区1142，第一STI结构131和第二STI结构132环绕的区域之间的阱区111中形成有第三重掺杂区2151和第四重掺杂区2152。
然而，将相关技术中提供的CMOS器件由于其击穿电压(breakdown voltage，BV)难以满足高压(5伏特及以上)应用；同时，由于其沟道长度与栅极的长度相关，为了避免隧道结穿通(punch through)，难以对栅极的长度进行缩小，从而导致器件的尺寸较大。
发明内容
本申请提供了一种LDMOS器件及其形成方法，可以解决相关技术中提供的CMOS器件高压特性较差且难以缩小尺寸的问题。
一方面，本申请实施例提供了一种LDMOS器件，其特征在于，包括：
外延层，所述外延层中形成有环绕设置的第一STI结构和环绕设置的第二STI结构，所述第二STI结构位于所述第一STI结构的外周侧；
栅极，所述栅极形成于所述外延层上方，所述栅极位于所述第一STI结构所绕的区域内，所述栅极和所述外延层之间形成有栅介电层；
其中，所述外延层中形成有阱区和轻掺杂区，所述阱区包覆所述栅介电层底部的预定区域、所述第一STI结构和所述第二STI结构的预定区域，所述轻掺杂区包覆所述栅介电层底部的剩余区域，所述阱区和所述轻掺杂区接触；
所述栅极两侧的外延层中形成有第一重掺杂区和第二重掺杂区，所述第一重掺杂区形成于所述第一STI结构所环绕的区域内的阱区中，所述第二重掺杂区形成于所述轻掺杂区中，所述阱区中还形成有口袋注入区，所述口袋注入区沿横向方向位于所述第一重掺杂区和所述栅极之间；
所述第一STI结构和所述第二STI结构之间的外延层中还形成有第三重掺杂区和第四重掺杂区，所述第三重掺杂区形成于所述阱区中。
可选的，所述栅极的两侧形成有侧墙。
可选的，所述第一重掺杂区和所述第二重掺杂区中包含的杂质类型和所述阱区中包含的杂质类型不同，所述轻掺杂区中包含的杂质类型和所述阱区中包含的杂质类型不同，所述口袋注入区中包含的杂质类型和所述阱区中包含的杂质类型相同，所述第三重掺杂区和所述第四重掺杂区中包含的杂质类型和所述阱区中包含的杂质类型相同。
可选的，所述LDMOS器件应用于高压工作环境。
另一方面，本申请实施例提供了一种LDMOS器件的形成方法，包括：
在栅介电层上形成多晶硅层，所述栅介电层形成于外延层上，所述外延层中形成有环绕设置的第一STI结构、环绕设置的第二STI结构和阱区，所述第二STI结构位于所述第一STI结构的外周侧，所述阱区包覆所述第一STI结构环绕的预定区域、所述第一STI结构和所述第二STI结构的预定区域；
进行刻蚀，去除除目标区域以外其它区域的多晶硅层和栅介电层，剩余的多晶硅层形成所述器件的栅极，所述栅极形成于所述第一STI结构环绕的区域内；
进行第一次离子注入，在所述外延层中形成轻掺杂区，所述轻掺杂区形成于所述第一STI结构环绕的区域内；
进行第二次离子注入，在所述栅极两侧的外延层中形成口袋注入区，所述轻掺杂区和所述阱区交叠的区域被反型，成为所述阱区的区域；
进行第三次离子注入，在所述栅极两侧的外延层中形成第一重掺杂区和第二重掺杂区，所述第一重掺杂区形成于所述栅极一侧的口袋注入区和第一STI结构之间，所述第二重掺杂区取代所述栅极另一侧的口袋注入区所在的区域；
进行第四次离子注入，形成第三重掺杂区和第四重掺杂区，所述第一STI结构和所述第二STI结构之间的外延层中，所述第三重掺杂区形成于所述阱区中。
可选的，在所述进行第三次离子注入之前，还包括：
在所述栅极的两侧形成侧墙。
可选的，所述第一重掺杂区和所述第二重掺杂区中包含的杂质类型和所述阱区中包含的杂质类型不同，所述轻掺杂区中包含的杂质类型和所述阱区中包含的杂质类型不同，所述口袋注入区中包含的杂质类型和所述阱区中包含的杂质类型相同，所述第三重掺杂区和所述第四重掺杂区中包含的杂质类型和所述阱区中包含的杂质类型相同。
可选的，所述LDMOS器件应用于高压工作环境。
本申请技术方案，至少包括如下优点：
本申请提供的LDMOS器件，由于在其轻掺杂区形成过程中的离子注入是隔着栅极进行的注入，其能量能够打穿栅极，栅极下方的轻掺杂区和阱区的交叠区域会被反型，形成沟道，从而缩短了沟道的距离，同时由于第一重掺杂区和第二重掺杂区之间存在口袋注入区，因此降低了隧道结穿通，因此能够缩短栅极的长度，从而减小器件的尺寸；同时，由于轻掺杂区的形成过程中的离子注入的能量较大，浓度较小，因此提高了器件的击穿电压。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术中提供的CMOS器件的剖面示意图；
图2是本申请一个示例性实施例提供的LDMOS器件的剖面示意图；
图3是本申请一个示例性实施例提供的LDMOS器件的形成方法的流程图；
图4至图7是本申请一个示例性实施例提供的LDMOS器件的形成过程示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
如图1所示，在相关技术中提供的CMOS器件的制造工艺中，在形成阱区111的过程中，需要进行浓度较大的反穿通离子注入(anti-punch through ion implantation)，从而限制了器件的击穿电压的提高；在轻掺杂区(第一轻掺杂区112和第二轻掺杂区113)的形成过程中，由于轻掺杂离子注入是隔着栅极120进行的，因此不能提高注入能量，从而使形成的轻掺杂区的注入深度较低，限制了器件的击穿电压的提高；同时，器件的沟道形成于栅极120下方的阱区111中，其长度Lch与栅极120的长度相同，若栅极120的长度减小，会导致沟道的长度Lch降低，从而有较大的几率发生隧道结穿通，因此难以降低栅极120的长度，从而导致器件的尺寸较大。
参考图2，其示出了本申请一个示例性实施例提供的LDMOS器件的剖面示意图，如图2所示，该LDMOS器件的栅极220从俯视角度观察为矩形，定义该矩形的一条边所在的方向为X轴，定义该矩形另一条边所在的方向为Y轴，X轴和Y轴形成的平面与外延层210的表面所在的平面平行，定义栅极220的高所在的方向为Z轴，对本申请实施例进行说明，该LDMOS器件可应用于高压工作环境，其包括：
外延层210，其中形成有环绕设置的第一STI结构231和环绕设置的第二STI结构232，第二STI结构232位于第一STI结构231的外周侧。
栅极220，其形成于外延层210上方，其位于第一STI结构231所绕的区域内，栅极220和外延层210之间形成有栅介电层(图2中未示出)。可选的，栅极220的的两侧形成有侧墙221。
其中，外延层210中形成有阱区211和轻掺杂区212，阱区211包覆栅介电层底部的预定区域、第一STI结构231和第二STI结构232的预定区域，轻掺杂区212包覆栅介电层底部的剩余区域，阱区211和轻掺杂区212接触。
栅极220两侧的外延层211中形成有第一重掺杂区2141和第二重掺杂区2142，第一重掺杂区2141形成于第一STI结构231所环绕的区域内的阱区211中，第二重掺杂区2142形成于轻掺杂区212中，阱区211中还形成有口袋注入区213，口袋注入区213沿横向方向(X轴)位于第一重掺杂区2141和栅极220之间。
第一STI结构231和第二STI结构232之间的外延层211中还形成有第三重掺杂区2151和第四重掺杂区2152，第三重掺杂区2151形成于阱区211中。
其中，第一重掺杂区2141、第二重掺杂区2142、第三重掺杂区2151和第四重掺杂区2152中的杂质浓度大于阱区211、轻掺杂区212和口袋注入区213中的杂质浓度。
第一重掺杂区2141和第二重掺杂区2142中包含的杂质类型和阱区211中包含的杂质类型不同，轻掺杂区212中包含的杂质类型和阱区211中包含的杂质类型不同，口袋注入区213中包含的杂质类型和阱区211中包含的杂质类型相同，第三重掺杂区2151和第四重掺杂区2152中包含的杂质类型和阱区211中包含的杂质类型相同。
当阱区211中包含的杂质类型为N(negative)型时，第一重掺杂区2141和第二重掺杂区2142中包含的杂质类型为P(positive)型，轻掺杂区212中包含的杂质类型为P型，口袋注入区213中包含的杂质类型为N型，第三重掺杂区2151和第四重掺杂区2152中包含的杂质类型为N型。
当阱区211中包含的杂质类型为P型时，第一重掺杂区2141和第二重掺杂区2142中包含的杂质类型为N型，轻掺杂区212中包含的杂质类型为N型，口袋注入区213中包含的杂质类型为P型，第三重掺杂区2151和第四重掺杂区2152中包含的杂质类型为P型。
本申请实施例中，在该LDMOS器件的形成过程中，是先形成阱区，再通过离子注入形成轻掺杂区，由于在其轻掺杂区形成过程中的离子注入是隔着栅极进行的注入，其注入能量需要满足能够打穿栅极，因此该能量较大，同时，为了使轻掺杂区和阱区的交叠区域反型，需要控制一个较小的浓度，因此能够提高器件的击穿电压，且器件的沟道形成于口袋注入区和轻掺杂区之间，由于口袋注入区的存在，降低了隧道结穿通，从而能够缩短了沟道的距离Lch，进而能够缩短栅极的长度，减小器件的尺寸。
参考图3，其示出了本申请一个示例性实施例提供的LDMOS器件的形成方法，该方法可用于制备上述实施例中提供的LDMOS器件，该方法包括：
步骤301，在栅介电层上形成多晶硅层。
参考图4，其示出了形成多晶硅层的剖面示意图。如图4所示，栅介电层(图4中未示出)形成于外延层210上，外延层210中形成有环绕设置的第一STI结构231、环绕设置的第二STI结构232(图4中未示出，可参考图2)和阱区211，第二STI结构232位于第一STI结构231的外周侧，阱区211包覆第一STI结构231环绕的预定区域、第一STI结构231和第二STI结构232的预定区域。
示例性的，可通过CVD工艺(例如，可采用等离子体增强化学气相沉积(plasmaenhanced chemical vapor deposition，PE CVD)工艺)在栅介电层上沉积形成多晶硅层220。
本申请实施例中，在步骤301之前，还包括：在衬底上形成外延层210；在外延层210中形成第一STI结构231和第二STI结构232；通过离子注入形成阱区211。
步骤302，进行刻蚀，去除除目标区域以外其它区域的多晶硅层和栅介电层，剩余的多晶硅层形成器件的栅极，该栅极形成于第一STI结构环绕的区域内。
参考图5，其示出了刻蚀形成栅极的剖面示意图。示例性的，如图5所示，步骤302包括但不限于：通过光刻工艺在目标区域(该目标区域是栅极220对应的区域)覆盖光阻，暴露出其它区域，进行刻蚀，去除除目标区域以外其它区域的多晶硅层220和栅介电层，剩余的多晶硅层220形成LDMOS器件的栅极，去除光阻。
步骤303，进行第一次离子注入，在外延层中形成轻掺杂区，轻掺杂区形成于第一STI结构环绕的区域内。
第一次离子注入的杂质类型和阱区211中包含的杂质类型不同。可选的，第一次离子注入的能量大于150千电子伏特(KeV)，离子注入的剂量小于1×1013每平方厘米(/cm2)。
步骤304，进行第二次离子注入，在栅极两侧的外延层中形成口袋注入区，轻掺杂区和阱区交叠的区域被反型，成为阱区的区域。
第二次离子注入的杂质类型和阱区211中包含的杂质类型相同。可选的，第二次离子注入的能量小于50千电子伏特，离子注入的剂量大于1×1013每平方厘米。
参考图6，其示出了进行第一次离子和第二次离子注入(图6中箭头为离子注入的示意)后的剖面示意图；参考图7，其示出了轻掺杂区和阱区交叠的区域被反型后的剖面示意图。
示例性的，如图6和图7所述，步骤303和步骤304包括但不限于：通过光刻工艺覆盖光阻302，暴露出第一STI结构231环绕的区域，进行第一次离子注入，形成轻掺杂区212，进行第二次离子注入，形成口袋注入区213和214，由于第一次离子注入的能量较大(大于150千电子伏特)，浓度较低(其剂量小于1×1013每平方厘米)，轻掺杂区212和阱区211交叠的区域被反型，成为阱区211的区域，去除光阻302。其中，第二次离子注入可通过口袋(pocket)注入工艺或晕环(halo)注入工艺进行注入。
步骤305，进行第三次离子注入，在栅极两侧的外延层中形成第一重掺杂区和第二重掺杂区，第一重掺杂区形成于栅极一侧的口袋注入区和第一STI结构之间，第二重掺杂区取代栅极另一侧的口袋注入区所在的区域。
可选的，步骤305之前，还包括：在栅极的两侧形成侧墙。
第三次离子注入的杂质类型和阱区211中包含的杂质类型不同。由于第三次离子注入为重掺杂，离子浓度较高，因此形成的第一重掺杂区将阱区211中的口袋注入区213向栅极220的方向挤压，第二重掺杂区取代栅极220另一侧的口袋注入区214。口袋注入区213和轻掺杂区212之间的长度即为器件的沟道长度Lch。
步骤306，进行第四次离子注入，形成第三重掺杂区和第四重掺杂区，第一STI结构和第二STI结构之间的外延层中，第三重掺杂区形成于阱区中。
第四次离子注入的杂质类型和阱区211中包含的杂质类型相同。形成得到的LDMOS器件可参考图2。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (8)

1.一种LDMOS器件，其特征在于，包括：
外延层，所述外延层中形成有环绕设置的第一STI结构和环绕设置的第二STI结构，所述第二STI结构位于所述第一STI结构的外周侧；
栅极，所述栅极形成于所述外延层上方，所述栅极位于所述第一STI结构所绕的区域内，所述栅极和所述外延层之间形成有栅介电层；
其中，所述外延层中形成有阱区和轻掺杂区，所述阱区包覆所述栅介电层底部的预定区域、所述第一STI结构和所述第二STI结构的预定区域，所述轻掺杂区包覆所述栅介电层底部的剩余区域，所述阱区和所述轻掺杂区接触；
所述栅极两侧的外延层中形成有第一重掺杂区和第二重掺杂区，所述第一重掺杂区形成于所述第一STI结构所环绕的区域内的阱区中，所述第二重掺杂区形成于所述轻掺杂区中，所述阱区中还形成有口袋注入区，所述口袋注入区沿横向方向位于所述第一重掺杂区和所述栅极之间；
所述第一STI结构和所述第二STI结构之间的外延层中还形成有第三重掺杂区和第四重掺杂区，所述第三重掺杂区形成于所述阱区中。
2.根据权利要求1所述的器件，其特征在于，所述栅极的两侧形成有侧墙。
3.根据权利要求2所述的器件，其特征在于，所述第一重掺杂区和所述第二重掺杂区中包含的杂质类型和所述阱区中包含的杂质类型不同，所述轻掺杂区中包含的杂质类型和所述阱区中包含的杂质类型不同，所述口袋注入区中包含的杂质类型和所述阱区中包含的杂质类型相同，所述第三重掺杂区和所述第四重掺杂区中包含的杂质类型和所述阱区中包含的杂质类型相同。
4.根据权利要求1至3任一所述的器件，其特征在于，所述LDMOS器件应用于高压工作环境。
5.一种LDMOS器件的形成方法，其特征在于，包括：
在栅介电层上形成多晶硅层，所述栅介电层形成于外延层上，所述外延层中形成有环绕设置的第一STI结构、环绕设置的第二STI结构和阱区，所述第二STI结构位于所述第一STI结构的外周侧，所述阱区包覆所述第一STI结构环绕的预定区域、所述第一STI结构和所述第二STI结构的预定区域；
进行刻蚀，去除除目标区域以外其它区域的多晶硅层和栅介电层，剩余的多晶硅层形成所述器件的栅极，所述栅极形成于所述第一STI结构环绕的区域内；
进行第一次离子注入，在所述外延层中形成轻掺杂区，所述轻掺杂区形成于所述第一STI结构环绕的区域内；
进行第二次离子注入，在所述栅极两侧的外延层中形成口袋注入区，所述轻掺杂区和所述阱区交叠的区域被反型，成为所述阱区的区域；
进行第三次离子注入，在所述栅极两侧的外延层中形成第一重掺杂区和第二重掺杂区，所述第一重掺杂区形成于所述栅极一侧的口袋注入区和第一STI结构之间，所述第二重掺杂区取代所述栅极另一侧的口袋注入区所在的区域；
进行第四次离子注入，形成第三重掺杂区和第四重掺杂区，所述第一STI结构和所述第二STI结构之间的外延层中，所述第三重掺杂区形成于所述阱区中。
6.根据权利要求5所述的方法，其特征在于，在所述进行第三次离子注入之前，还包括：
在所述栅极的两侧形成侧墙。
7.根据权利要求6所述的方法，其特征在于，所述第一重掺杂区和所述第二重掺杂区中包含的杂质类型和所述阱区中包含的杂质类型不同，所述轻掺杂区中包含的杂质类型和所述阱区中包含的杂质类型不同，所述口袋注入区中包含的杂质类型和所述阱区中包含的杂质类型相同，所述第三重掺杂区和所述第四重掺杂区中包含的杂质类型和所述阱区中包含的杂质类型相同。
8.根据权利要求5至7任一所述的方法，其特征在于，所述LDMOS器件应用于高压工作环境。
CN202111119049.5A 2021-09-24 2021-09-24 Ldmos器件及其形成方法 Pending CN113921591A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111119049.5A CN113921591A (zh) 2021-09-24 2021-09-24 Ldmos器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111119049.5A CN113921591A (zh) 2021-09-24 2021-09-24 Ldmos器件及其形成方法

Publications (1)

Publication Number Publication Date
CN113921591A true CN113921591A (zh) 2022-01-11

Family

ID=79235975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111119049.5A Pending CN113921591A (zh) 2021-09-24 2021-09-24 Ldmos器件及其形成方法

Country Status (1)

Country Link
CN (1) CN113921591A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070108520A1 (en) * 2005-11-07 2007-05-17 Macronix International Co., Ltd. Laterally double-diffused metal oxide semiconductor transistor and method for fabricating the same
US20080166849A1 (en) * 2007-01-04 2008-07-10 Hongning Yang LDMOS device and method
CN101819937A (zh) * 2009-05-29 2010-09-01 杭州矽力杰半导体技术有限公司 横向双扩散金属氧化物半导体晶体管的制造方法
CN104409500A (zh) * 2014-11-11 2015-03-11 上海华虹宏力半导体制造有限公司 射频ldmos及其制作方法
CN104716177A (zh) * 2013-12-11 2015-06-17 上海华虹宏力半导体制造有限公司 一种改善漏电的射频ldmos器件及其制造方法
CN104900591A (zh) * 2014-03-06 2015-09-09 美格纳半导体有限公司 低成本半导体器件制造方法
CN105448725A (zh) * 2014-08-26 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110767551A (zh) * 2019-10-17 2020-02-07 上海华力集成电路制造有限公司 Ldmos器件及其制作方法及调节其电性参数的方法
CN111883484A (zh) * 2020-08-14 2020-11-03 上海华虹宏力半导体制造有限公司 开关ldmos器件的制造方法
CN112185817A (zh) * 2020-09-28 2021-01-05 华虹半导体(无锡)有限公司 Ldmos器件的形成方法和ldmos器件

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070108520A1 (en) * 2005-11-07 2007-05-17 Macronix International Co., Ltd. Laterally double-diffused metal oxide semiconductor transistor and method for fabricating the same
US20080166849A1 (en) * 2007-01-04 2008-07-10 Hongning Yang LDMOS device and method
CN101819937A (zh) * 2009-05-29 2010-09-01 杭州矽力杰半导体技术有限公司 横向双扩散金属氧化物半导体晶体管的制造方法
CN104716177A (zh) * 2013-12-11 2015-06-17 上海华虹宏力半导体制造有限公司 一种改善漏电的射频ldmos器件及其制造方法
CN104900591A (zh) * 2014-03-06 2015-09-09 美格纳半导体有限公司 低成本半导体器件制造方法
CN105448725A (zh) * 2014-08-26 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN104409500A (zh) * 2014-11-11 2015-03-11 上海华虹宏力半导体制造有限公司 射频ldmos及其制作方法
CN110767551A (zh) * 2019-10-17 2020-02-07 上海华力集成电路制造有限公司 Ldmos器件及其制作方法及调节其电性参数的方法
CN111883484A (zh) * 2020-08-14 2020-11-03 上海华虹宏力半导体制造有限公司 开关ldmos器件的制造方法
CN112185817A (zh) * 2020-09-28 2021-01-05 华虹半导体(无锡)有限公司 Ldmos器件的形成方法和ldmos器件

Similar Documents

Publication Publication Date Title
US8399921B2 (en) Metal oxide semiconductor (MOS) structure and manufacturing method thereof
JP5607109B2 (ja) 半導体装置およびその製造方法
US8030705B2 (en) Semiconductor device and method of fabricating the same
CN104979390B (zh) 高压金属氧化物半导体晶体管及其制造方法
CN111697081B (zh) Ldmos器件及其制造方法
US9892974B2 (en) Vertical power MOSFET and methods of forming the same
US20110309464A1 (en) Semiconductor device including cell region and peripheral region having high breakdown voltage structure
JP2013143565A (ja) 半導体装置とその製造方法
CN106653612B (zh) 一种采用化学机械抛光技术制造ldmos器件的方法
US9099435B2 (en) Method of manufacturing semiconductor device
JP2009076762A (ja) 半導体装置およびその製造方法
JP2020107703A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN110838445B (zh) 半导体器件及其形成方法
CN110120346B (zh) Ldmos晶体管及其制造方法
JP5378925B2 (ja) 半導体装置およびその製造方法
CN116364755A (zh) 屏蔽栅沟槽型mosfet器件及其制作方法
CN113921591A (zh) Ldmos器件及其形成方法
CN111883484B (zh) 开关ldmos器件的制造方法
CN114388440A (zh) 半导体器件的制作方法、半导体器件、存储器及存储系统
KR100848242B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
TWI571939B (zh) 橫向擴散金屬氧化半導體元件及其製造方法
CN110660852A (zh) 金属氧化物半导体元件及其制造方法
JP2012160601A (ja) 半導体装置の製造方法
CN114639737B (zh) Ldmos器件及其制作方法
CN111883595A (zh) Ldmos器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination