CN101819937A - 横向双扩散金属氧化物半导体晶体管的制造方法 - Google Patents

横向双扩散金属氧化物半导体晶体管的制造方法 Download PDF

Info

Publication number
CN101819937A
CN101819937A CN201010154520.XA CN201010154520A CN101819937A CN 101819937 A CN101819937 A CN 101819937A CN 201010154520 A CN201010154520 A CN 201010154520A CN 101819937 A CN101819937 A CN 101819937A
Authority
CN
China
Prior art keywords
zone
type
region
doped
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010154520.XA
Other languages
English (en)
Other versions
CN101819937B (zh
Inventor
游步东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silergy Semiconductor Technology Ltd
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Silergy Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd, Silergy Corp filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Publication of CN101819937A publication Critical patent/CN101819937A/zh
Application granted granted Critical
Publication of CN101819937B publication Critical patent/CN101819937B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种横向双扩散金属氧化物半导体晶体管，即LDMOS晶体管，及其结构、制造方法以及应用。依据本发明实施例的一种制造在基底上具有源极、漏极和栅极区域的LDMOS晶体管的方法，包括，生成P型掩埋层和n型掩埋层区域；在NBL/PBL区域生长外延层；在PBL区域上形成p型掺杂深p-阱区域；在外延层形成一阱区；形成掺杂体区域；在掺杂体区域形成后，形成有源区域和场氧化)区域，并且形成LDMOS晶体管源极区域和漏极区域之间的漏极氧化层；在掺杂体区域形成后，形成临近源极和漏极区域的栅极氧化层，并且在栅极氧化层和部分漏极氧化层上形成栅极；然后形成掺杂漏极区域，以及第一掺杂源极区域和第二掺杂源极区域。

Description

横向双扩散金属氧化物半导体晶体管的制造方法
技术领域
本发明涉及半导体器件领域。更具体的说，依据本发明的实施例涉及横向双扩散金属氧化物半导体晶体管(LDMOS)。
背景技术
电压调节器，例如DC-DC直流-直流电压转换器，用于为各种各样的电子系统提供稳定的电压源。低压设备(如笔记本电脑、手机等)的电池管理尤其需要高效率的DC-DC直流-直流变换器。开关型电压调节器通过把输入直流电压转换成高频电压，然后再对其进行滤波而产生直流输出电压。具体来说，开关调节器包括一个开关、一个输出滤波器和一个控制器，所述开关用以使直流输入电压源(如电池)和负载(如集成电路IC)交替性的连接和断开连接。所述输出滤波器典型地包括一个电感和电容，连接到输入电压源和负载之间，以对输出进行滤波，进而提供直流输出电压。所述控制器(如脉宽调节器，脉冲频率调节器等)用以控制所述开关以获得基本恒定的直流输出电压。
横向双扩散金属氧化物半导体(LDMOS)晶体管由于其在导通电阻(Rdson)和漏源击穿电压(BVds)之间的平衡性能而广泛应用于开关型调节器中的功率开关，而CMOS晶体管则广泛应用于控制和驱动设计。在一片硅片上集成LDMOS和CMOS的半导体制造工艺，例如BCD(Bipolar-CMOS-DMOS)工艺，可以实现功率型调节器的单片集成以达到较好的性能，所述功率调节器包括功率开关、驱动器和控制器。
漏极和体区域的形成和优化是制造LDMOS晶体管的关键工艺步骤。传统的制造LDMOS晶体管的方法，其漏极区域和体区域与CMOS晶体管不共享工艺步骤，这增加了BCD工艺的总步骤以及相关的制造成本。另外，为了达到漏极区域和体区域的最优化而增加的热处理工艺打断了CMOS工艺流程，从而增加了BCD工艺的集成复杂性。
发明内容
针对上述缺陷，本发明的目的是提供一种横向双扩散金属氧化物半导体晶体管，以及其制造方法和应用，以解决现有技术的工艺复杂、成本过高等问题。
依据本发明实施例的一种横向双扩散金属氧化物半导体晶体管的制造方法，所述LDMOS晶体管的基底上具有源极区域、漏极区域和栅极区域，包括，
(1)将p型掺杂物注入所述基底的一表层以形成p型掩埋层区域，将n型掺杂物注入所述基底的所述表层以形成n型掩埋层区域；
(2)在所述n型掩埋层和p型掩埋层区域生长n型外延层；
(3)将p型掺杂物注入所述基底的所述表层以在所述p型掩埋层区域上形成p型掺杂深p阱区域；
(4)在所述n型外延层区域形成一阱区域；
(5)在所述源极区域注入掺杂物以形成一掺杂体区域；
(6)在所述掺杂体区域形成后，形成一有源区域和一场氧化层区域，以实现所述晶体管的隔离，并且在所述晶体管的所述源极区域和所述漏极区域之间形成漏极氧化层；
(7)在所述掺杂体区域形成后，形成靠近所述源极区域和所述漏极区域的栅极氧化层，并且使用导电材料涂覆所述栅极氧化层和一部分所述漏极氧化层以形成栅极；
(8)在所述漏极和源极区域注入掺杂物以形成掺杂漏极区域、第一掺杂源极区域和第二掺杂源极区域。
依据本发明实施例的另一横向双扩散金属氧化物半导体晶体管的制造方法，所述晶体管在基底上具有源极区域、漏极区域和栅极区域，包括，
(1)在所述基底的一表层注入p型掺杂物以形成p型掩埋层区域，在所述基底的所述表层注入n型掺杂物以形成n型掩埋层区域；
(2)在所述n型掩埋层和p型掩埋层区域生长n型外延层；
(3)在所述基底的所述表层注入p型掺杂物以在所述PBL区域上形成p型掺杂深p阱区域；
(4)在所述n型外延层层形成一阱域；
(5)形成一有源区域和一场氧化层区域，以实现所述晶体管的隔离，并且在所述晶体管的所述源极区域和所述漏极区域之间形成一漏极氧化层；
(6)形成靠近所述源极区域和所述漏极区域的栅极氧化层，使用导电材料涂覆所述栅极氧化层和部分漏极氧化层以形成栅极；
(7)在所述场氧化层、有源区域和栅极氧化层形成后，在所述源极区域注入掺杂物以形成一掺杂体区域；
(8)在所述漏极区域和所述源极区域注入掺杂物以形成一掺杂漏极区域、第一掺杂源极区域和第二掺杂源极区域。
依据本发明实施例的一种在基底上具有源极区域、漏极区域和栅极区域的横向双扩散金属氧化物半导体晶体管，包括，
(1)基底上的p型掩埋层区域和n型掩埋层区域，所述p型掩埋层区域和n型掩埋层区域相邻，或者有间距；
(2)在所述p型掩埋层区域和所述n型掩埋层区域上的n型外延层；
(3)在所述p型掩埋层区域上的p型掺杂深p阱区域；
(4)在所述n型外延层内的一阱区域；
(5)一场氧化层区域，以实现所述晶体管的隔离；
(6)所述晶体管的所述源极区域和所述漏极区域之间的漏极氧化层；
(7)邻近所述源极区域和所述漏极区域的栅极氧化层；
(8)所述栅极氧化层和部分漏极氧化层上的导电栅极；
(9)所述源极区域内的掺杂体区域，所述掺杂体区域与所述阱区域部分重叠；
(10)所述漏极区域内的掺杂漏极区域；
(11)在所述掺杂体区域的所述源极区域内相邻的第一掺杂源极区域和第二掺杂源极区域。
依据本发明的实施例可以方便的实现：(1)在LDMOS和CMOS结构或者器件之间共用阱，从而以简化制造工艺，减小总的制造成本；(2)在场氧化层/有源区域形成之前生成NWELL/PWELL或者PBODY/NBODY，以优化NWELL/PWELL或者PBODY/NBODY的推进时间，而不影响FOX/有源区域形成之后的其他的工艺步骤，从而以简化工艺集成；(3)PBODY或者NBODY区域的另一种生成方法，可以使用自对准硅栅工艺形成PBODY和NBODY区域，以提供改进的器件沟道长度的控制。
附图说明
图1所示为一示例n型LDMOS晶体管的剖面图；
图2所示为一示例p型LDMOS晶体管的剖面图；
图3所示为依据本发明实施例的第一示例LDMOS晶体管的制造方法流程图；
图4A-4H所示为依据本发明实施例的图3所示LDMOS晶体管的制造方法工艺步骤对应的剖面图；
图5所示为依据本发明实施例的使用图3所示的第一示例方法制造的LDMOS晶体管的剖面图；
图6所示为依据本发明实施例的第二示例LDMOS晶体管的制造方法流程图；
图7A-7D所示为依据本发明实施例的图6所示LDMOS晶体管的制造方法工艺步骤对应的剖面图；
图8A所示为依据本发明实施例的制造方法所制造的一示例LDMOS晶体管结构的剖面图；
图8B所示为依据本发明实施例的制造方法所制造的一示例袋隔离结构的剖面图；
图9所示为依据本发明实施例的一应用LDMOS晶体管的开关型电压调节器的方框图。
具体实施方式
以下结合附图对本发明的几个优选实施例进行详细描述，但本发明并不仅仅限于这些实施例。本发明涵盖任何在本发明的精髓和范围上做的替代、修改、等效方法以及方案。为了使公众对本发明有彻底的了解，在以下本发明优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。另外，为了避免对本发明的实质造成不必要的混淆，并没有详细说明众所周知的方法、过程、流程、元件和电路等。
下面以相关技术领域人员所熟知的过程、流程、逻辑模块、功能模块，处理，电路图、代码、数据位、数据流、信号，或者计算机、处理器、控制器、存储器波形的形式对本发明内容进行详尽描述。
这些过程、流程、逻辑块、功能等，一般被认为是达到理想或者预期的结果的步骤或指示的自洽序列。步骤一般包括物理量的物理操纵。通常情况下，尽管不一定是，这些数量常采取电、磁、光学或量子信号等形式，它们能够被储存，转让，合并，比较，并以其他方式被计算机或数据处理系统所控制。事实证明，有时候为了方便起见，鉴于共享的原因，把这些信号称作为位、波、波形、流、值、元素、符号、字母、术语、数字等类似的名称，在计算机程序或软件中称之为代码(可能是目标代码，源代码或二进制代码)。
但是应当指出，所有这些术语以及其类似的术语都与相应的物理量或者信号有关，并且仅仅是方便于这些物理量或者信号的标识。除非特别声明，否则在以下的描述中，所使用的术语诸如“处理”，“操作”，“计算”，“决定”，“操纵”，“变换”以及类似的均指计算机或数据处理系统中的行为和进程，或类似的处理装置(例如，一个电子，光学或量子计算或处理装置或电路)，由计算机、数据处理系统或者类似处理装置操纵和变换以物理量表示(如电子)的数据。这些术语把控制和变换电路、系统或结构(例如，寄存器、存储器、其他这样的信息存储、传输或显示设备)元件中的物理量的处理设备的行为和进程看作为其他相似的数据，并用相同或者不同的系统或结构的组成部分之中的物理量表示。
此外，在本应用中，“电线”、“绕线”、“引线”、“信号”、“导线”和“总线”指的是任何已知的结构、构造、布局、技术、方法或者过程以用来在物理上把电路中的信号从一个点传到另一个点。除另有说明否则使用文本的上下文中，通常情况下，“已知”、“固定”、“给定”、“肯定”和“预定”指的是一个值另有说明的除外；数量、参数、约束条件、条件、状态、流程、过程、方法、实施，或各种组合等在理论上是可变的，但是提前设定后，在后续使用中保持不变。
在某些实施例中，可以形成具有双阱结构(NWELL/PWELL)的横向双扩散金属氧化物半导体(LDMOS)晶体管。例如，CMOS器件也可以应用同样的阱结构，以来通过减少工艺步骤而简化整个的工艺流程。另外，掺杂体区域(如p型掺杂p型体(PBODY)和n型掺杂n型体(NBODY))可以在场氧化层(FOX)，有源区域，和栅极氧化层(GOX)形成之前或者之后进行制造。如果PBODY和NBODY结构在FOX形成之前制造，这样的体结构也同样可以作为CMOS器件的双阱。
本发明进一步涉及现有结构、方法和电路的硬件实施。依据本发明的实施例可以方便的实现：(1)在LDMOS和CMOS结构或者器件之间共用阱(如NWELL/PWELL或者PBODY/NBODY)，从而以简化制造工艺，减小总的制造成本；(2)在FOX/有源区域形成之前生成NWELL/PWELL或者PBODY/NBODY，以优化NWELL/PWELL或者PBODY/NBODY的推进时间，而不影响FOX/有源区域形成之后的其他的工艺步骤，从而以简化工艺集成；(3)PBODY或者NBODY区域的另一种生成方法，可以使用自对准硅栅工艺形成PBODY和NBODY区域，以提供改进的器件沟道长度的控制。
以下结合优选实施例从各个方面对本发明进行详细的描述。
参考图1，示意图100所示为一示例n型LDMOS晶体管的剖面图。在该示例中，N-LDMOS的漏极区域可以由NWELL118形成，也可以是PMOS晶体管的阱。高浓度掺杂n型n+区域110在NWELL118内形成，n+区域110和漏极电极(如金属)间的n型欧姆接触用以连接到其他电路。在特定实施例中，p型掺杂p型体区域(PBODY)114可以在FOX116和有源区域形成前或者栅极102(如多晶硅)形成之后形成。
n型掩埋层以下简称NBL，P型掩埋层以下简称PBL n型外延层简称N-EPI，P型体区域简称PBODY，场氧化层简称FOX，n型体区域简称NBODY；依次类推，不一一列举。
p型基底124可以支撑n型掩埋层(NBL)122，n型外延层(N-EPI)126在NBL上生长。在N-EPI 126内，形成PBODY114，然后在PBODY114内形成p+区域106和n+区域110。P型体区域和源极电极间的p型欧姆接触可以通过区域106和110形成。进一步，PBODY114超出n+区域110Lgb的距离。距离Lgb的数值范围可以为0.1um-1.0um，包括0.2um-0.8um，更确切的为0.6um。NWELL118超出漏极氧化层(如部分在栅极102下的FOX区域116)Lgd的距离。距离Lgd的数值范围可以为0um-1.0um，包括0.2um-0.8um，更确切的为0.5um。
参考图2，200所示为一示例p型LDMOS晶体管(P-LDMOS)的剖面图。在该示例中，P-LDMOS的漏极区域通过阱218形成，所述阱218也可以是NMOS晶体管的阱。在特定实施例中，n型掺杂n型体区域(NBODY)214可以在FOX116和有源区域形成之前或者栅极102(如多晶硅)形成之后生成。
LDMOS晶体管的第一优选制造方法。
一种制造在基底上具有源极区域、漏极区域和栅极区域的LDMOS晶体管的优选方法，包括：
(1)将p型掺杂物注入所述基底的一表层以形成p型掩埋层(PBL)区域，将n型掺杂物注入所述基底的所述表层以形成n型掩埋层(NBL)区域；
(2)在所述NBL和PBL区域生长n型外延层(N-EPI)；
(3)将p型掺杂物注入所述基底的所述表层以在所述PBL区域上形成p型掺杂深p阱(DPW)区域；
(4)在所述N-EPI区域形成一阱区域；
(5)在所述源极区域注入掺杂物以形成一掺杂体区域；
(6)在所述掺杂体区域形成后，形成一有源区域和一场氧化层(FOX)区域，以实现所述LDMOS晶体管的隔离，并且在所述LDMOS晶体管的所述源极区域和所述漏极区域之间形成漏极氧化层；
(7)在所述掺杂体区域形成后，形成靠近所述源极区域和所述漏极区域的栅极氧化层，并且使用导电材料涂覆所述栅极氧化层和一部分所述漏极氧化层以形成栅极；
(8)在所述漏极和源极区域注入掺杂物以形成掺杂漏极区域、第一掺杂源极区域和第二掺杂源极区域。
参考图3，300所示为依据本发明实施例的LDMOS晶体管第一示例制造方法流程图。在该特定实施例中，在FOX、有源区域和GOX形成之前形成NWELL/PWELL或者PBODY/NBODY。这种方法允许NWELL/PWELL或者PBODY/NBODY的独立优化，而不会影响CMOS工艺步骤，例如CMOS阈值电压调节，其注入工艺在FOX和有源区域生成和生成栅极氧化层和多晶硅栅之间进行。
其方法流程如下：
S304：基底上注入p型掺杂物以形成PBL区域，注入n型掺杂物形成NBL区域。
S306：在NBL和PBL区域上生长N-EPI。
S308：基底上注入p型掺杂物以在PBL区域上形成DPW区域。
S310：在N-EPI层内形成阱区域(如NWELL/PWELL)。
S312：源极区域注入掺杂物以形成掺杂体区域(如PBODY/NBODY)。
S314：掺杂体区域形成后，有源区域和FOX区域生产以实现LDMOS晶体管的隔离，以及生成LDMOS晶体管源极区域和漏极区域之间的漏极氧化层。
S316：同样掺杂体区域形成后，邻近源极和漏极区域的栅极氧化层和栅极形成。
多晶硅材料覆盖栅极氧化层和部分漏极氧化层形成栅极。然后漏极和源极区域注入掺杂物以形成掺杂漏极区域、第一掺杂源极区域和第二掺杂源极区域。
采用这种实现方式，可以在基于BCD工艺流程的最前面增加NBL、PBL和N-EPI层的形成步骤。另外，在工艺流程中可以增加深PWELL(DPW)以实现N-EPI的袋隔离，以应用于有源器件(如N-LDMOS/P-LDMOS/CMOS/双极晶体管等)。进一步，除非顺序是固定的，这里所述的工艺流程步骤的顺序在某些实施例中可以适应性的改变。例如，源极和漏极n+/p+区域的形成可以颠倒，或者更改。进一步，采用相似的工艺流程，结合相应的注入掺杂物可以形成p型或者n型LDMOS晶体管。
图4A-4H所示为依据本发明的图3所示的第一示例制造LDMOS晶体管的示例工艺流程剖面图。该示例工艺流程，漏极氧化层区域和FOX区域使用相同的氧化工艺形成。但是，在某些特定实施例中，也可以使用不同的局部选择性氧化工艺形成漏极氧化层区域和FOX区域。图4A(400A)中，掩埋层NBL122和PBL402通过对基底124的注入来形成。图4B(400B)中，N-EPI126覆盖掩埋层NBL122和PBL402。图4C(400C)中，深p型阱404在PBL402上形成以提供器件隔离。
图4D(400D)中，形成NWELL118和PWELL218区域。在图4E(400E)中，形成PBODY114和NBODY214区域。图4F(400F)中，形成FOX116区域。图4G(400G)，通过蚀刻栅极氧化层上的沉积多晶硅来形成栅极氧化层104和栅极102区域。图4H(400H)中，注入n型掺杂物形成n+区域110，注入p型掺杂物形成p+区域106.
例如，n+区域110可以在N-LDMOS器件的n型漏极区域和PBODY114区域内形成，同样源极/漏极的形成以及CMOS器件的阱接触也是如此。类似的，p+区域106可以在P-LDMOS器件的p型漏极区域和NBODY214区域内形成，同样，源极/漏极形成以及CMOS器件的阱接触也是如此。另外，LDMOS和CMOS器件的制造工艺步骤或者顺序如上所述，这样的工艺也可以加入其它的工艺步骤。在这样的例子中，在如上所述的工艺流程顺序中，可以有增加的或者其他的工艺步骤。
在图4A-4H所示的示例流程中，CMOS部分在NWELL/PWELL结构之上。但是，这样的CMOS部分也可以在NBODY/PBODY之上，而不是NWELL/PWELL。而且，NBODY/PBODY和NWELL/PWELL形成顺序可以根据热处理工艺损失或者热推进引起的其他的副效应而作改变。相关的NWELL/PWELL或者PBODY/NBODY的形成可以改变。
同样，在第一示例LDMOS晶体管制造方法中，也可以包括具有倒掺杂阱(如在FOX和有源区域形成后)的另一种传统的CMOS工艺，所述CMOS工艺与LDMOS晶体管的NWELL/PWELL或者PBODY/NBODY不同。由于NWELL/PWELL或者PBODY/NBODY可以在FOX和有源区域之前形成，所以它们的热处理工艺优化对倒掺杂CMOS阱具有很小或者没有影响，所述倒掺杂CMOS阱在FOX和有源区域形成之后生成。另外，特定实施例也可以根据上述的LDMOS晶体管的第一优选制造方法，或者任何其他的合适的方法制造N-LDMOS或者P-LDMOS晶体管，同样使用其他的合适的方法可以制造其他的P-LDMOS或者N-LDMOS晶体管。进一步，特定实施例可以与P-LDMOS晶体管的NBODY共享N-LDMOS晶体管的NWELL，或者与N-LDMOS晶体管的PBODY共享P-LDMOS晶体管的PWELL与，或者任何其他合适的组合。
LDMOS晶体管结构的优选实施例。
基底上具有源极区域、漏极区域和栅极区域的一示例LDMOS晶体管，包括：
(1)基底上的p型掩埋层(PBL)区域和n型掩埋层(NBL)区域，所述PBL区域和NBL区域相邻；
(2)在所述PBL区域和所述NBL区域上的n型外延层(N-EPI)；
(3)在所述PBL区域上的p型掺杂深p阱(DPW)区域；
(4)在所述N-EPI层内的一阱区域；
(5)一场氧化层(FOX)区域，以实现所述LDMOS晶体管的隔离；
(6)所述LDMOS晶体管的所述源极区域和所述漏极区域之间的漏极氧化层；
(7)临近所述源极区域和所述漏极区域的栅极氧化层；
(8)所述栅极氧化层和部分漏极氧化层上的导电栅极；
(9)所述源极区域内的掺杂体区域，所述掺杂体区域与所述阱区域部分重叠；
(10)所述漏极区域内的掺杂漏极区域；
(11)在所述掺杂体区域的所述源极区域内相邻的第一掺杂源极区域和第二掺杂源极区域。
参考图5，500所示为依据本发明实施例的采用图3所示的第一示例制造方法制造的LDMOS晶体管的剖面图。例如，结合上述图4A-4H所示的工艺步骤或者合适的变化可以制造图5所示的结构。除了PBODY114和NWELL118重叠以形成重叠区域502，该特定实施例与图1类似。PBODY114和NWELL118的重叠形成“P型屏蔽”区域504，其为GOX104下面超出NWELL118的区域。P型屏蔽区域504可以避免GOX104下的NWELL区域118相对较强的场效应，并且提供电场缓冲技术保护(RESURF)以获得在该区域的较好的导通电阻Rdson和击穿电压(BV)的平衡。
第二优选实施例LDMOS晶体管的制造方法。
一种横向双扩散金属氧化物半导体(LDMOS)晶体管的制造方法，所述LDMOS晶体管在基底上具有源极区域、漏极区域和栅极区域，包括，
(1)在所述基底的一表层注入p型掺杂物以形成p型掩埋层(PBL)区域，在所述基底的所述表层注入n型掺杂物以形成n型掩埋层(NBL)区域；
(2)在所述NBL和PBL区域生长n型外延层(N-EPI)；
(3)在所述基底的所述表层注入p型掺杂物以在所述PBL区域上形成p型掺杂深p阱(DPW)区域；
(4)在所述N-EPI层形成一阱域；
(5)形成一有源区域和一场氧化层(FOX)区域，以实现所述LDMOS晶体管的隔离，并且在所述LDMOS晶体管的所述源极区域和所述漏极区域之间形成一漏极氧化层；
(6)形成靠近所述源极区域和所述漏极区域的栅极氧化层，使用导电材料覆盖所述栅极氧化层和部分漏极氧化层以形成栅极；
(7)在所述FOX、有源区域和栅极氧化层形成后，在所述源极区域注入掺杂物以形成一掺杂体区域；
(8)在所述漏极区域和所述源极区域注入掺杂物以形成一掺杂漏极区域、第一掺杂源极区域和第二掺杂源极区域。
参考图6，600所示为依据本发明实施例的第二示例LDMOS晶体管制造方法的流程图。在该实施例中，PBODY/NBODY在FOX、有源区域和GOX形成之后形成。由于部分CMOS工艺步骤在栅极氧化层和多晶硅栅形成之前进行，所以在该制造LDMOS晶体管的第二示例方法中，PBODY/NBODY可以通过，例如，具有较大倾斜角的高能量链式注入，因为不使用热推进，从而避免了对CMOS工艺步骤的干扰。这种方法也允许关于栅极注入区域的自校准。
其方法流程如下：
S304：基底注入p型掺杂物以形成PBL区域，注入n型掺杂物以形成NBL区域；
S306：然后在NBL和PBL区域上生长N-EPI层。
S308：基底注入p型掺杂物以在PBL区域上形成DPW区域。
S310：在N-EPI层内形成阱区域(如NWELL/PWELL)。
S314：形成有源区域和FOX区域，以给LDMOS晶体管提供隔离，形成LDMOS晶体管的源极区域和漏极区域之间的漏极氧化层。
S316：形成临近源极、漏极和栅极的栅极氧化层。
S312：将掺杂物注入源极区域从而形成掺杂体区域(如PBODY/NBPDY)。
在漏极和源极区域注入掺杂物以形成掺杂漏极区域，第一掺杂源极区域和第二掺杂源极区域。
图7A-7D所示为依据本发明实施例的图6所示的第二示例LDMOS晶体管制造方法的示例每一步工艺流程剖面图。以下实施例的工艺流程其开始部分与上述图4A-4D中所示一致，图7A-7D所述为图4D所示的剖面图后续的工艺流程。在该示例工艺流程中，漏极氧化层和FOX区域使用相同的氧化层工艺形成。但是，在该实施例中，漏极氧化层和FOX区域也可以使用不同的局部选择性氧化工艺(LOCOS)来形成。
在图7A(700A)中，形成FOX116区域。在图7B(700B)中，通过蚀刻栅极氧化层上的沉积多晶硅形成栅极氧化层104和栅极102区域。图7C(700C)中，形成PBODY114和NBODY214区域。图7D(700D)中，注入n型掺杂物形成n+区域，注入p型掺杂物形成p+区域。例如，对N-LDMOS器件在其PBODY114区域和n型漏极区域形成n+区域，源极/漏极的形成和CMOS器件阱接触的形成同理。类似的，对P-LDMOS器件在其p型漏极区域和NBODY214区域形成p+区域106，源极/漏极的形成和CMOS器件的阱接触的形成类似。
同样，在该LDMOS晶体管的第二示例优选方法中，与LDMOS晶体管的NWELL/PWELL不同，另一具有倒掺杂阱的CMOS工艺部分(如在FOX和有源区域形成之后)也同样适用于特定实施例。由于NWELL/PWELL可以在FOX和有源区域形成之前形成，所以它们的热处理工艺对倒掺杂CMOS阱具有很小或者没有影响，所述CMOS阱在FOX和有源区域之后形成。另外，N-LDMOS或者P-LDMOS的一个类型根据这里所述的LDMOS晶体管的第二优选制造方法，或者任何其他合适的方法来制造，同样N-LDMOS或者P-LDMOS的另一类型根据这里所述的LDMOS晶体管的第一优选制造方法，或者任何其他合适的方法来制造。
LDMOS晶体管的结构和应用的优选实施例。
参考图8A，800A所示为依据本发明实施例的方法形成的LDMOS晶体管结构的一示例剖面图。在该示例晶体管结构中，晶体管栅极(如102)至少部分覆盖通常的栅极氧化层(如104)和漏极氧化层802。因此，漏极氧化层可以如FOX116形成(如图1和2)，或者漏极氧化层802可以通过单独的局部选择性氧化工艺(LOCOS)形成。为了晶体管的隔离，FOX116的厚度例如可以约为
Figure GSA00000077017000131
漏极氧化层可以是
Figure GSA00000077017000132
进一步，与氧化层在一掩膜上均匀生长然后部分刻蚀不同，采用部分选择性氧化工艺LOCOS可以有选择性的设定，因此漏极氧化层802(如利用LOCOS)的生长不会影响其他区域。
另外，FOX116区域也可以采用第一LOCOS工艺，栅极下(漏极氧化层802)也可以采用第二LOCOS工艺(生成顺序也是这样的)。在该方式中，可以通过对漏极氧化层802的选择来实现对漏极氧化层的厚度控制。
同样，特定实施例可以用来形成任何合适厚度的漏极氧化层802。例如，漏极氧化层的厚度可以是
Figure GSA00000077017000133
包括
Figure GSA00000077017000134
更具体的
Figure GSA00000077017000135
另外，形成漏极氧化层802的第二LOCOS方法也可以消除晶体管栅极下的不同氧化层之间的急剧阶跃变化。这是因为，第二LOCOS工艺产生的鸟嘴区域提供了GOX104和漏极氧化层区域802之间的相对平滑的过渡。大体上，LOCOS漏极氧化层的形成包括：(1)保护层的形成(如氧化层垫和硅氮化物)；(2)漏极氧化层区域的光刻；(3)厚氧化；(4)LOCOS漏极氧化层的形成。在FOX LOCOS之前，在FOX LOCOS和第二HV漏极氧化层LOCOS之间，或者在第二LOCOS和栅极氧化层形成之间等也可以有其他的注入步骤。
参考图8B，800B所示为使用依据本发明实施例所述方法的一示例袋隔离结构的剖面图。这里，DPW区域404上的FOX区域116可以作为图示的NBL122上的N-EPI126的袋隔离，所述DPW区域404在PBL区域402上。袋隔离804可以作为N-LDMOS、P-LDMOS和CMOS或者其他器件的有源区域。
参考图9，900所示为依据本发明实施例的应用LDMOS晶体管的开关型电压调节器的方框图。优选开关型调节器900可以通过输入端子904耦合到第一高直流输入电压源902(如电池)。开关型调节器900可以通过输出端子908连接到负载906(如集成电路)。开关型调节器900可以作为输入端子904和输出端子908之间的直流-直流变换器。
开关型调节器900包括开关电路910，其作为一功率开关交替性的将中间端子912连接到和断开连接到输入端子904。开关电路910可以包括整流器，如开关或者二极管，用以将中间端子912连接到地。例如在该示例中，开关电路910可以包括第一晶体管914，其源极连接到输入端子904，漏极连接到中间端子912，以及第二晶体管916，其源极连接到地，漏极连接到中间端子912。其中第一晶体管914可以是p型LDMOS晶体管，第二晶体管916可以是n型LDMOS晶体管。
中间端子912通过输出滤波器918可以连接到输出端子908。输出滤波器918将中间端子912上的矩形波中间电压转换为输出端子908上的直流输出电压。在该示例降压转换器拓扑结构中，输出滤波器918包括连接在中间端子912和输出端子908之间的电感920，以及与负载906并联连接的电容922。在p型LDMOS导通期间，第一晶体管914导通，电压源902通过第一晶体管914给负载906和电感920提供能量。第一晶体管断开后，第二晶体管916导通，电感920输出能量，使得电流流过第二晶体管916，因此输出电压VOUT是一直流电压。
开关型调节器可以进一步包括控制器924、p型LDMOS驱动器926，n型LDMOS驱动器928，以控制开关电路910的工作。p型LDMOS驱动器926和n型LDMOS驱动器928连接到电压源930。第一控制线932将p型LDMOS晶体管914连接到它的驱动器926，第二控制线934将n型LDMOS晶体管916连接到它的驱动器928。所述两个驱动器可以通过控制线936和938连接到控制器924。控制器924控制开关电路910在p型LDMOS和n型LDMOS导通时间交替，以在中间端子912处产生一具有矩形波的中间电压Vint。控制器924也可以包括反馈电路，以测量输出电压和流过输出端的电流。
尽管控制器924典型的为一脉冲宽度调节器，其他的调节方案也同样适用于优选实施例，例如脉冲频率调节器。上述开关型调节器为一降压型变换器拓扑结构，其他的电压调节器拓扑结构也同样适用于优选实施例，例如，升压变换器、升-降压变换器或者射频输出放大器。在另一应用示例中，作为高压侧开关的p型LDMOS晶体管914可以替换为n型LDMOS。在该示例结构中，高压侧n型开关的漏极连接到输入端904，源极连接到中间端子912。同样的，p型LDMOS驱动器可以替换为高压侧n型LDMOS驱动器。
以上示例对LDMOS晶体管的工艺和结构实现进行了描述，本领域技术人员根据以上实施例可以推知其它的技术、结构以及器件截面布置等。例如，如上所述，p型LDMOS以及n型LDMOS器件均可以以此制造。进一步，n+漏极区域和栅极之间的间距以及掺杂体区域和阱区域之间的间距也可以变化。另外，在特定的实施例中，氮化物或高-K介质材料可用来替换漏氧化层。
以上对本发明的特定实施例通过图示和描述进行了说明。这些实施例并不是完全详尽的，也不限制该发明仅为所述的具体实施例。显然，根据上述教导，可以做很多的修改和变化。本说明书选取并具体描述这些实施例，是为了最好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能最好地利用这个发明。修改的实施例同样也适用于预期的特定应用。本发明的范围为权利要求书全部范围以及其等效物。

Claims (20)

1.一种横向双扩散金属氧化物半导体晶体管的制造方法，所述晶体管的基底上具有源极区域、漏极区域和栅极区域，其特征在于，包括，
(1)将p型掺杂物注入所述基底的一表层以形成p型掩埋层区域，将n型掺杂物注入所述基底的所述表层以形成n型掩埋层区域；
(2)在所述n型掩埋层和p型掩埋层区域生长n型外延层；
(3)将p型掺杂物注入所述基底的所述表层以在所述p型掩埋层区域上形成p型掺杂深p阱区域；
(4)在所述n型外延层区域形成一阱区域；
(5)在所述源极区域注入掺杂物以形成一掺杂体区域；
(6)在所述掺杂体区域形成后，形成一有源区域和一场氧化层区域，以实现所述横向双扩散金属氧化物半导体晶体管的隔离，并且在横向双扩散金属氧化物半导体晶体管的所述源极区域和所述漏极区域之间形成漏极氧化层；
(7)在所述掺杂体区域形成后，形成靠近所述源极区域和所述漏极区域的栅极氧化层，并且使用导电材料涂覆所述栅极氧化层和一部分所述漏极氧化层以形成栅极；
(8)在所述漏极和源极区域注入掺杂物以形成掺杂漏极区域、第一掺杂源极区域和第二掺杂源极区域。
2.根据权利要求1所述的的制造方法，其特征在于，使用第一局部选择性氧化工艺形成所述场氧化层(FOX)区域，使用第二局部选择性氧化工艺形成所述漏极氧化层。
3.根据权利要求1所述的制造方法，其特征在于，使用一相同的氧化工艺形成所述漏极氧化层和场氧化层区域。
4.根据权利要求1所述的制造方法，其特征在于，
(1)所述阱区域可以为一n型阱；
(2)所述掺杂体区域可以为一p型掺杂p型体区域；
(3)所述掺杂漏极区域和所述第一掺杂源极区域均可以为一n型掺杂n+区域；
(4)所述第二掺杂源极区域可以为一p型掺杂p+区域。
5.根据权利要求4所述的制造方法，其特征在于，所述p型体区域和所述n型阱区域位于所述栅极下，并与所述栅极间隔一预设距离。
6.根据权利要求4所述的制造方法，其特征在于，所述p型体区域和所述n型阱区域在所述栅极下，并且两者部分重叠。
7.根据权利要求1所述的制造方法，其特征在于，
(1)所述阱区域可以为一p型阱；
(2)所述掺杂体区域可以为一n型掺杂n型体区域；
(3)所述掺杂漏极区域和所述第一掺杂源极区域均可以为一p型掺杂p+区域；
(4)所述第二掺杂源极区域可以为一n型掺杂n+区域。
8.根据权利要求7所述的制造方法，其特征在于，所述n型体区域和所述p型阱区域在所述栅极下，并与所述栅极间隔一预设距离。
9.根据权利要求7所述的制造方法，其特征在于，所述n型体区域和所述p型阱区域在所述栅极下，并且两者部分重叠。
10.一种横向双扩散金属氧化物半导体晶体管的制造方法，包括，所述横向双扩散金属氧化物半导体晶体管在基底上具有源极区域、漏极区域和栅极区域，
(1)在所述基底的一表层注入p型掺杂物以形成p型掩埋层区域，在所述基底的所述表层注入n型掺杂物以形成n型掩埋层区域；
(2)在所述n型掩埋层和p型掩埋层区域生长n型外延层；
(3)在所述基底的所述表层注入p型掺杂物以在所述p型掩埋层区域上形成p型掺杂深p阱区域；
(4)在所述n型外延层形成一阱域；
(5)形成一有源区域和一场氧化层区域，以实现所述横向双扩散金属氧化物半导体晶体管的隔离，并且在所述横向双扩散金属氧化物半导体晶体管的所述源极区域和所述漏极区域之间形成一漏极氧化层；
(6)形成靠近所述源极区域和所述漏极区域的栅极氧化层，使用导电材料涂覆所述栅极氧化层和部分漏极氧化层以形成栅极；
(7)在所述场氧化层区域、有源区域和栅极氧化层形成后，在所述源极区域注入掺杂物以形成一掺杂体区域；
(8)在所述漏极区域和所述源极区域注入掺杂物以形成一掺杂漏极区域、第一掺杂源极区域和第二掺杂源极区域。
11.根据权利要求10所述的的制造方法，其特征在于，使用第一局部选择性氧化工艺形成场氧化层区域，使用第二局部选择性氧化工艺形成所述漏极氧化层。
12.根据权利要求10所述的制造方法，其特征在于，使用一同样的氧化工艺形成所述漏极氧化层和所述场氧化层区域。
13.根据权利要求10所述的制造方法，其特征在于，
(1)所述阱区域可以为一n型阱；
(2)所述掺杂体区域可以为一p型掺杂p型体区域；
(3)所述掺杂漏极区域和所述第一掺杂源极区域均可以为一n型掺杂n+区域；
(4)所述掺杂源极区域可以为一p型掺杂p+区域。
14.根据权利要求13所述的的制造方法，其特征在于，所述PBODY区域和所述n型阱区域在所述栅极下，并与所述栅极间隔一预设距离。
15.根据权利要求10所述的的制造方法，其特征在于，
(1)所述阱区域可以为一p型阱；
(2)所述掺杂体区域可以为一n型掺杂n型体区域；
(3)所述掺杂漏极区域和所述第一掺杂源极区域均可以为一p型掺杂p+区域；
(4)所述第二掺杂源极区域可以为一n型掺杂n+区域。
16.根据权利要求15所述的制造方法，其特征在于，所述n型体区域和所述p型体区域在所述栅极下，并与所述栅极间隔一预设距离。
17.一种在基底上具有源极区域、漏极区域和栅极区域的横向双扩散金属氧化物半导体晶体管，包括，
(1)基底上的p型掩埋层区域和n型掩埋层区域，所述PBL区域和NBL区域相邻；
(2)在所述p型掩埋层区域和所述n型掩埋层区域上的n型外延层；
(3)在所述p型掩埋层区域上的p型掺杂深p阱区域；
(4)在所述n型外延层内的一阱区域；
(5)一场氧化层区域，以实现所述横向双扩散金属氧化物半导体晶体管的隔离；
(6)所述横向双扩散金属氧化物半导体晶体管的所述源极区域和所述漏极区域之间的漏极氧化层；
(7)邻近所述源极区域和所述漏极区域的栅极氧化层；
(8)所述栅极氧化层和部分漏极氧化层上的导电栅极；
(9)所述源极区域内的掺杂体区域，所述掺杂体区域与所述阱区域部分重叠；
(10)所述漏极区域内的掺杂漏极区域；
(11)在所述掺杂体区域的所述源极区域内相邻的第一掺杂源极区域和第二掺杂源极区域。
18.根据权利要求17所述的晶体管，其特征在于，
(1)所述阱区域可以为一p型阱；
(2)所述掺杂体区域可以为一n型掺杂n型体区域；
(3)所述掺杂漏极区域和第一掺杂源极区域均为一p型掺杂p+区域；
(4)所述第二掺杂源极区域可以为一n型掺杂n+区域。
19.根据权利要求17所述的晶体管，其特征在于，
(1)所述阱区域可以为一n型阱；
(2)所述掺杂体区域可以为一p型掺杂p型体区域；
(3)所述掺杂漏极区域和所述第一掺杂源极区域均可以为一n型掺杂n+区域；
(4)所述第二掺杂源极区域可以为一p型掺杂p+区域。
20.根据权利要求17所述的晶体管，其特征在于，在所述掺杂体区域和所述阱区域的重叠部分的下面形成一屏蔽区域，所述屏蔽区域在所述掺杂体区域内。
CN201010154520XA 2009-05-29 2010-04-02 横向双扩散金属氧化物半导体晶体管的制造方法 Active CN101819937B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/455,223 US8138049B2 (en) 2009-05-29 2009-05-29 Fabrication of lateral double-diffused metal oxide semiconductor (LDMOS) devices
US12/455,223 2009-05-29

Publications (2)

Publication Number Publication Date
CN101819937A true CN101819937A (zh) 2010-09-01
CN101819937B CN101819937B (zh) 2012-11-14

Family

ID=42654969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010154520XA Active CN101819937B (zh) 2009-05-29 2010-04-02 横向双扩散金属氧化物半导体晶体管的制造方法

Country Status (2)

Country Link
US (2) US8138049B2 (zh)
CN (1) CN101819937B (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263034A (zh) * 2011-08-12 2011-11-30 杭州士兰集成电路有限公司 Bcd工艺中的高压mos晶体管结构及其制造方法
CN102569381A (zh) * 2010-12-07 2012-07-11 上海华虹Nec电子有限公司 具有屏蔽栅的ldmos结构及其制备方法
CN103178097A (zh) * 2011-12-23 2013-06-26 台湾积体电路制造股份有限公司 用于高电压晶体管器件的伪栅极
CN103238216A (zh) * 2010-12-03 2013-08-07 苏沃塔公司 对改进型晶体管的源/漏延伸控制
CN104377242A (zh) * 2013-08-12 2015-02-25 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法
US9627513B2 (en) 2014-09-23 2017-04-18 Silergy Semiconductor Technology (Hangzhou) Ltd. Method for manufacturing lateral double-diffused metal oxide semiconductor transistor
CN108807155A (zh) * 2017-04-28 2018-11-13 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN110010473A (zh) * 2019-04-18 2019-07-12 北京顿思集成电路设计有限责任公司 一种ldmos器件以及制作方法
CN111211087A (zh) * 2014-03-20 2020-05-29 美国芯凯公司 具有改进的栅极电荷的功率半导体晶体管
CN111626015A (zh) * 2020-06-16 2020-09-04 深圳市芯天下技术有限公司 一种减小非易失型闪存核心尺寸的方法、装置及芯片
CN111883484A (zh) * 2020-08-14 2020-11-03 上海华虹宏力半导体制造有限公司 开关ldmos器件的制造方法
CN112448711A (zh) * 2019-08-30 2021-03-05 新唐科技股份有限公司 高电压集成电路及其半导体结构
CN112736124A (zh) * 2020-12-28 2021-04-30 矽力杰半导体技术(杭州)有限公司 Esd保护器件
CN113921591A (zh) * 2021-09-24 2022-01-11 上海华虹宏力半导体制造有限公司 Ldmos器件及其形成方法
CN114242776A (zh) * 2021-12-21 2022-03-25 江苏游隼微电子有限公司 一种ldmos结构及制备方法
CN114914293A (zh) * 2022-05-30 2022-08-16 无锡沃达科半导体技术有限公司 一种双扩散mos晶体管结构及其制造方法

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8119507B2 (en) 2008-10-23 2012-02-21 Silergy Technology Lateral double-diffused metal oxide semiconductor (LDMOS) transistors
JP5471320B2 (ja) * 2009-11-09 2014-04-16 富士通セミコンダクター株式会社 半導体装置とその製造方法
DE102010014370B4 (de) * 2010-04-09 2021-12-02 X-Fab Semiconductor Foundries Ag LDMOS-Transistor und LDMOS - Bauteil
JP5674380B2 (ja) * 2010-08-11 2015-02-25 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US20120154956A1 (en) * 2010-12-17 2012-06-21 National Semiconductor Corporation Self protected snapback device driven by driver circuitry using high side pull-up avalanche diode
TWI506783B (zh) * 2011-04-28 2015-11-01 Macronix Int Co Ltd 半導體結構及其製造方法與操作方法
CN102769036B (zh) * 2011-05-03 2014-12-03 旺宏电子股份有限公司 Ldmos半导体结构及其制造方法与操作方法
US8754476B2 (en) * 2011-07-19 2014-06-17 Richtek Technology Corporation, R.O.C. High voltage device and manufacturing method thereof
US8482066B2 (en) * 2011-09-02 2013-07-09 Macronix International Co., Ltd. Semiconductor device
US9111992B2 (en) * 2011-09-13 2015-08-18 Globalfoundries Singapore Pte. Ltd. Semiconductor device including an n-well structure
US9793153B2 (en) * 2011-09-20 2017-10-17 Alpha And Omega Semiconductor Incorporated Low cost and mask reduction method for high voltage devices
US8786023B2 (en) * 2011-12-08 2014-07-22 Contour Semiconductor, Inc. Embedded non-volatile memory
US8853780B2 (en) 2012-05-07 2014-10-07 Freescale Semiconductor, Inc. Semiconductor device with drain-end drift diminution
US8674440B2 (en) 2012-07-31 2014-03-18 Io Semiconductor Inc. Power device integration on a common substrate
US8994105B2 (en) 2012-07-31 2015-03-31 Azure Silicon LLC Power device integration on a common substrate
WO2014022092A1 (en) * 2012-07-31 2014-02-06 Io Semiconductor Inc. Power device integration on a common substrate
US9412881B2 (en) 2012-07-31 2016-08-09 Silanna Asia Pte Ltd Power device integration on a common substrate
US8928116B2 (en) 2012-07-31 2015-01-06 Silanna Semiconductor U.S.A., Inc. Power device integration on a common substrate
US8847310B1 (en) 2012-07-31 2014-09-30 Azure Silicon LLC Power device integration on a common substrate
US10290702B2 (en) 2012-07-31 2019-05-14 Silanna Asia Pte Ltd Power device on bulk substrate
US9490322B2 (en) 2013-01-23 2016-11-08 Freescale Semiconductor, Inc. Semiconductor device with enhanced 3D resurf
KR102016986B1 (ko) * 2013-01-25 2019-09-02 삼성전자주식회사 엘디모스 트랜지스터 기반의 다이오드 및 이를 포함하는 정전기 방전 보호 회로
JP2014170831A (ja) * 2013-03-04 2014-09-18 Seiko Epson Corp 回路装置及び電子機器
US9184282B2 (en) * 2013-08-09 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra-high voltage laterally-diffused MOS devices and methods of forming the same
TWI511284B (zh) * 2013-10-02 2015-12-01 Vanguard Int Semiconduct Corp 橫向雙擴散金氧半導體裝置及其製造方法
US9634099B2 (en) 2013-10-15 2017-04-25 Vanguard International Semiconductor Corporation Lateral double diffused metal-oxide-semiconductor device and method for fabricating the same
CN104701356B (zh) * 2013-12-06 2018-01-12 无锡华润上华科技有限公司 半导体器件及其制备方法
US9543379B2 (en) 2014-03-18 2017-01-10 Nxp Usa, Inc. Semiconductor device with peripheral breakdown protection
CN105448979B (zh) * 2014-06-12 2018-07-10 中芯国际集成电路制造(上海)有限公司 横向双扩散场效应管及其形成方法
US9443958B2 (en) 2014-10-06 2016-09-13 United Microelectronics Corp. High voltage metal-oxide-semiconductor transistor device and method of forming the same
TWI548029B (zh) 2014-10-27 2016-09-01 漢磊科技股份有限公司 半導體元件及其操作方法以及抑制漏電的結構
US9281379B1 (en) 2014-11-19 2016-03-08 International Business Machines Corporation Gate-all-around fin device
KR102122365B1 (ko) 2014-12-12 2020-06-12 삼성전자주식회사 반도체 소자
US9985019B2 (en) * 2015-09-16 2018-05-29 Vanguard International Semiconductor Corporation Semiconductor structure with high-voltage and low-voltage CMOS devices and method for manufacturing the same
US9543299B1 (en) * 2015-09-22 2017-01-10 Texas Instruments Incorporated P-N bimodal conduction resurf LDMOS
US9911845B2 (en) 2015-12-10 2018-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage LDMOS transistor and methods for manufacturing the same
US9905688B2 (en) * 2016-01-28 2018-02-27 Texas Instruments Incorporated SOI power LDMOS device
US10804389B2 (en) * 2016-02-25 2020-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. LDMOS transistor
US9843322B2 (en) 2016-03-11 2017-12-12 Texas Instruments Incorporated Integrated high-side driver for P-N bimodal power device
US10229993B2 (en) * 2016-03-14 2019-03-12 Maxin Integrated Products, Inc. LDMOS transistors including resurf layers and stepped-gates, and associated systems and methods
US9871135B2 (en) 2016-06-02 2018-01-16 Nxp Usa, Inc. Semiconductor device and method of making
KR101822016B1 (ko) 2016-09-13 2018-01-26 매그나칩반도체 유한회사 Dmos 트랜지스터 및 cmos 트랜지스터 제조 방법
US9978867B1 (en) * 2016-11-08 2018-05-22 Vanguard International Semiconductor Corporation Semiconductor substrate structures, semiconductor devices and methods for forming the same
US9905687B1 (en) 2017-02-17 2018-02-27 Nxp Usa, Inc. Semiconductor device and method of making
US9923059B1 (en) 2017-02-20 2018-03-20 Silanna Asia Pte Ltd Connection arrangements for integrated lateral diffusion field effect transistors
US10083897B2 (en) 2017-02-20 2018-09-25 Silanna Asia Pte Ltd Connection arrangements for integrated lateral diffusion field effect transistors having a backside contact
US10388649B2 (en) * 2017-10-04 2019-08-20 Vanguard International Semiconductor Corporation Semiconductor devices and methods for manufacturing the same
KR102424768B1 (ko) * 2017-12-13 2022-07-25 주식회사 디비하이텍 Pldmos 트랜지스터 및 이의 제조 방법
CN108807543B (zh) 2018-05-25 2023-12-15 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN108682689B (zh) 2018-05-25 2023-12-01 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体结构和其形成方法
CN116759455A (zh) 2018-05-25 2023-09-15 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体器件和其制造方法
CN108598156A (zh) 2018-05-29 2018-09-28 矽力杰半导体技术(杭州)有限公司 Ldmos晶体管及其制造方法
CN108847423B (zh) * 2018-05-30 2022-10-21 矽力杰半导体技术(杭州)有限公司 半导体器件及其制造方法
CN108899301A (zh) * 2018-06-20 2018-11-27 矽力杰半导体技术(杭州)有限公司 形成导电插塞的方法
CN109346466B (zh) 2018-08-17 2020-10-16 矽力杰半导体技术(杭州)有限公司 半导体结构和驱动芯片
CN109346467A (zh) 2018-08-17 2019-02-15 矽力杰半导体技术(杭州)有限公司 半导体结构、驱动芯片和半导体结构的制造方法
CN109326594A (zh) 2018-08-20 2019-02-12 矽力杰半导体技术(杭州)有限公司 一种半导体晶片
FR3103318B1 (fr) * 2019-11-15 2021-12-10 St Microelectronics Crolles 2 Sas Circuit intégré comprenant un transistor nldmos et procédé de fabrication d’un tel circuit intégré
CN111668186A (zh) 2020-06-08 2020-09-15 矽力杰半导体技术(杭州)有限公司 半导体器件及其制造方法
US11502193B2 (en) 2020-09-14 2022-11-15 Globalfoundries Singapore Pte. Ltd. Extended-drain metal-oxide-semiconductor devices with a multiple-thickness buffer dielectric layer
CN112234094B (zh) * 2020-09-29 2022-07-29 矽力杰半导体技术(杭州)有限公司 金属氧化物半导体器件及其制造方法
CN114068712A (zh) 2020-10-12 2022-02-18 台湾积体电路制造股份有限公司 具有包括多个区的漏极阱的集成电路
CN112713182B (zh) * 2020-12-29 2022-06-28 浙大城市学院 一种碳化硅元胞级功率集成芯片结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1317834A (zh) * 2000-04-13 2001-10-17 三洋电机株式会社 半导体装置及其制造方法
CN1320969A (zh) * 2000-04-26 2001-11-07 三洋电机株式会社 半导体器件及其制造方法
CN1941373A (zh) * 2005-09-27 2007-04-04 三洋电机株式会社 半导体装置及其制造方法
CN1956218A (zh) * 2005-10-27 2007-05-02 联华电子股份有限公司 高压金属氧化物半导体元件及其制造方法
CN101034671A (zh) * 2006-03-02 2007-09-12 沃特拉半导体公司 横向双扩散金属氧化物半导体场效应晶体管及其制造方法
CN101378075A (zh) * 2007-08-31 2009-03-04 谭健 Ldmos及集成ldmos与cmos的半导体器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7074659B2 (en) * 2003-11-13 2006-07-11 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused MOSFET (LDMOS) transistor
US7163856B2 (en) 2003-11-13 2007-01-16 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused mosfet (LDMOS) transistor and a conventional CMOS transistor
US7187033B2 (en) * 2004-07-14 2007-03-06 Texas Instruments Incorporated Drain-extended MOS transistors with diode clamp and methods for making the same
US7122876B2 (en) * 2004-08-11 2006-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation-region configuration for integrated-circuit transistor
US7015544B2 (en) * 2004-08-23 2006-03-21 Enpirion, Inc. Intergrated circuit employable with a power converter
CN100527439C (zh) 2005-10-28 2009-08-12 茂德科技股份有限公司 快闪存储器结构及其制备方法
US8119507B2 (en) 2008-10-23 2012-02-21 Silergy Technology Lateral double-diffused metal oxide semiconductor (LDMOS) transistors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1317834A (zh) * 2000-04-13 2001-10-17 三洋电机株式会社 半导体装置及其制造方法
CN1320969A (zh) * 2000-04-26 2001-11-07 三洋电机株式会社 半导体器件及其制造方法
CN1941373A (zh) * 2005-09-27 2007-04-04 三洋电机株式会社 半导体装置及其制造方法
CN1956218A (zh) * 2005-10-27 2007-05-02 联华电子股份有限公司 高压金属氧化物半导体元件及其制造方法
CN101034671A (zh) * 2006-03-02 2007-09-12 沃特拉半导体公司 横向双扩散金属氧化物半导体场效应晶体管及其制造方法
CN101378075A (zh) * 2007-08-31 2009-03-04 谭健 Ldmos及集成ldmos与cmos的半导体器件

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103238216A (zh) * 2010-12-03 2013-08-07 苏沃塔公司 对改进型晶体管的源/漏延伸控制
CN103238216B (zh) * 2010-12-03 2017-03-08 三重富士通半导体股份有限公司 对改进型晶体管的源/漏延伸控制
CN102569381A (zh) * 2010-12-07 2012-07-11 上海华虹Nec电子有限公司 具有屏蔽栅的ldmos结构及其制备方法
CN102263034A (zh) * 2011-08-12 2011-11-30 杭州士兰集成电路有限公司 Bcd工艺中的高压mos晶体管结构及其制造方法
CN103178097A (zh) * 2011-12-23 2013-06-26 台湾积体电路制造股份有限公司 用于高电压晶体管器件的伪栅极
CN103178097B (zh) * 2011-12-23 2017-09-08 台湾积体电路制造股份有限公司 用于高电压晶体管器件的伪栅极
CN104377242A (zh) * 2013-08-12 2015-02-25 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法
CN111211087A (zh) * 2014-03-20 2020-05-29 美国芯凯公司 具有改进的栅极电荷的功率半导体晶体管
CN111211087B (zh) * 2014-03-20 2024-01-02 芯凯科技国际控股有限合伙公司 具有改进的栅极电荷的功率半导体晶体管
US9627513B2 (en) 2014-09-23 2017-04-18 Silergy Semiconductor Technology (Hangzhou) Ltd. Method for manufacturing lateral double-diffused metal oxide semiconductor transistor
CN108807155B (zh) * 2017-04-28 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN108807155A (zh) * 2017-04-28 2018-11-13 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN110010473A (zh) * 2019-04-18 2019-07-12 北京顿思集成电路设计有限责任公司 一种ldmos器件以及制作方法
CN112448711B (zh) * 2019-08-30 2023-09-08 新唐科技股份有限公司 高电压集成电路及其半导体结构
CN112448711A (zh) * 2019-08-30 2021-03-05 新唐科技股份有限公司 高电压集成电路及其半导体结构
TWI748239B (zh) * 2019-08-30 2021-12-01 新唐科技股份有限公司 高電壓積體電路及其半導體結構
CN111626015A (zh) * 2020-06-16 2020-09-04 深圳市芯天下技术有限公司 一种减小非易失型闪存核心尺寸的方法、装置及芯片
CN111883484B (zh) * 2020-08-14 2023-10-20 上海华虹宏力半导体制造有限公司 开关ldmos器件的制造方法
CN111883484A (zh) * 2020-08-14 2020-11-03 上海华虹宏力半导体制造有限公司 开关ldmos器件的制造方法
CN112736124A (zh) * 2020-12-28 2021-04-30 矽力杰半导体技术(杭州)有限公司 Esd保护器件
CN112736124B (zh) * 2020-12-28 2023-10-27 矽力杰半导体技术(杭州)有限公司 Esd保护器件
CN113921591A (zh) * 2021-09-24 2022-01-11 上海华虹宏力半导体制造有限公司 Ldmos器件及其形成方法
CN114242776A (zh) * 2021-12-21 2022-03-25 江苏游隼微电子有限公司 一种ldmos结构及制备方法
CN114914293A (zh) * 2022-05-30 2022-08-16 无锡沃达科半导体技术有限公司 一种双扩散mos晶体管结构及其制造方法

Also Published As

Publication number Publication date
US20100301413A1 (en) 2010-12-02
US8138049B2 (en) 2012-03-20
US8716795B2 (en) 2014-05-06
CN101819937B (zh) 2012-11-14
US20130015523A1 (en) 2013-01-17

Similar Documents

Publication Publication Date Title
CN101819937B (zh) 横向双扩散金属氧化物半导体晶体管的制造方法
CN101656215B (zh) 横向双扩散金属氧化物半导体晶体管及其制造方法
CN101114649B (zh) 用于升压型直流-直流转换器内的半导体装置和该转换器
CN201813317U (zh) 电源变换器及功率集成电路
CN102473645B (zh) 半导体元件、半导体装置以及功率变换器
CN102414818B (zh) 半导体元件、半导体装置及电力变换器
US20110006361A1 (en) Integrated Power Supplies and Combined High-Side Plus Low-Side Switches
US8546221B2 (en) Voltage converter and systems including same
US9673319B2 (en) Power semiconductor transistor with improved gate charge
CN102971856A (zh) 具有使电容降低的p-本体的LDMOS器件
US20120161225A1 (en) Integrated mosfet devices with schottky diodes and associated methods of manufacturing
CN103457463B (zh) 用于开关电路器件的结构和方法
CN108258039A (zh) 电导率调制漏极延伸mosfet
US6940126B2 (en) Field-effect-controllable semiconductor component and method for producing the semiconductor component
CN102859700A (zh) 没有反向恢复的ldmos
CN104969342A (zh) 半导体装置
CN104465645B (zh) 一种半导体开关芯片及其制造方法
CN103152944B (zh) 一种led驱动电路
CN106487220B (zh) 切换式转换器以及升压装置
CN203206528U (zh) 一种led驱动电路
CN104009518A (zh) 电池充电电路
CN103427603B (zh) 超高压组件与操作超高压组件的方法
Letavic et al. A field-plated drift-length scalable EDPMOS device structure
CN106487206A (zh) 上桥电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 310012 A1501-A1505 and A1509-A1511, building 90, 71 Wensanlu Road, Xihu District, Zhejiang, Hangzhou, China

Applicant after: Silergy Semiconductor Technology (Hangzhou ) Co., Ltd.

Co-applicant after: Silergy Corporation

Address before: 310012 Wensanlu Road, Hangzhou Province, No. 90 East Software Park, science and technology building A1501

Applicant before: Hangzhou Silergy Semi-conductor Technology Co., Ltd.

Co-applicant before: Silergy Corporation

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: HANGZHOU SILERGY SEMI-CONDUCTOR TECHNOLOGY CO., LTD. TO: SILERGY SEMICONDUCTOR TECHNOLOGY (HANGZHOU) CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211221

Address after: 6 Lianhui street, Xixing street, Binjiang District, Hangzhou City, Zhejiang Province

Patentee after: SILERGY SEMICONDUCTOR TECHNOLOGY (HANGZHOU) Co.,Ltd.

Address before: Room A1501-A1505 and A1509-A1511, 71 Building No. 90 Wensan Road, Xihu District, Hangzhou City, Zhejiang Province, 310012

Patentee before: SILERGY SEMICONDUCTOR TECHNOLOGY (HANGZHOU) Co.,Ltd.

Patentee before: Silijie company

TR01 Transfer of patent right