JP5674380B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5674380B2 JP5674380B2 JP2010180092A JP2010180092A JP5674380B2 JP 5674380 B2 JP5674380 B2 JP 5674380B2 JP 2010180092 A JP2010180092 A JP 2010180092A JP 2010180092 A JP2010180092 A JP 2010180092A JP 5674380 B2 JP5674380 B2 JP 5674380B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- protective film
- region
- film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 108
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 230000001681 protective effect Effects 0.000 claims description 75
- 239000000758 substrate Substances 0.000 claims description 45
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 21
- 229910052799 carbon Inorganic materials 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 10
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 230000005611 electricity Effects 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims description 4
- UPSOBXZLFLJAKK-UHFFFAOYSA-N ozone;tetraethyl silicate Chemical compound [O-][O+]=O.CCO[Si](OCC)(OCC)OCC UPSOBXZLFLJAKK-UHFFFAOYSA-N 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims 2
- 239000005360 phosphosilicate glass Substances 0.000 description 32
- 239000010410 layer Substances 0.000 description 27
- 230000000694 effects Effects 0.000 description 4
- 210000000746 body region Anatomy 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- JHJNPOSPVGRIAN-SFHVURJKSA-N n-[3-[(1s)-1-[[6-(3,4-dimethoxyphenyl)pyrazin-2-yl]amino]ethyl]phenyl]-5-methylpyridine-3-carboxamide Chemical compound C1=C(OC)C(OC)=CC=C1C1=CN=CC(N[C@@H](C)C=2C=C(NC(=O)C=3C=C(C)C=NC=3)C=CC=2)=N1 JHJNPOSPVGRIAN-SFHVURJKSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- WVLBCYQITXONBZ-UHFFFAOYSA-N trimethyl phosphate Chemical compound COP(=O)(OC)OC WVLBCYQITXONBZ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
- H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
また、本発明の他の態様に係る半導体装置は、ソース領域とドレイン領域とを有する半導体基板と、前記半導体基板上であって前記ソース領域上と前記ドレイン領域上との間に形成されたゲート電極と、前記ゲート電極及び前記半導体基板の表面を覆って形成された第1の絶縁層と、前記ソース領域と電気的に接続された第1のパッドと、前記ドレイン領域と電気的に接続された第2のパッドと、前記第1の絶縁層上に形成された窒化シリコンを主成分とする第1の保護膜と、前記第1の保護膜上に形成されたPSG膜を主要な構成とする第2の保護膜と、を備え、前記第1の保護膜は、前記第1のパッドと前記第2のパッドとの間に電圧が供給されて前記第1の保護膜の表面上に電気が流れたとき、前記第1の保護膜の表面に電荷を保持することを特徴としている。
(1)TEOS[化学式:Si(OC2H5)4]流量:2600〜3400sccm(Standard Cubic Centimeters per Minute)
(2)O3流量:50〜130sccm
(3)TMOP(Trimethyl phosphate)[化学式:PO(OCH3)3]流量:500〜800sccm
(4)生成温度:365℃〜425℃
ただし、生成条件は、上記条件以外の条件とすることもできる。
Claims (24)
- ドレイン領域とソース領域とを有する半導体基板と、
前記半導体基板上であって前記ソース領域上と前記ドレイン領域上との間に形成されたゲート電極と、
前記ゲート電極及び前記半導体基板の表面を覆って形成された第1の絶縁層と、
前記ソース領域と電気的に接続された第1のパッドと、
前記ドレイン領域と電気的に接続された第2のパッドと、
前記第1の絶縁層上に形成された窒化シリコンを主成分とする第1の保護膜と、
前記第1の保護膜上に形成され、カーボンを含有する第2の保護膜と、
を備え、
前記第1の保護膜は、前記第1のパッドと前記第2のパッドとの間に電圧が供給されて前記第1の保護膜の表面上に電気が流れたとき、前記第1の保護膜の表面に電荷を保持することを特徴とする半導体装置。 - 前記第2の保護膜は、TEOS−PSG膜であることを特徴とする請求項1に記載の半導体装置。
- 前記第1の保護膜は、SiN膜であることを特徴とする請求項1又は2に記載の半導体装置。
- 前記ソース領域と前記ドレイン領域との間の領域上であって前記ゲート電極の少なくとも一部と前記半導体基板との間に、前記ソース領域から前記ドレイン領域に向かって第1の部分と第2の部分とを有して形成された第2の絶縁層をさらに備え、
前記ゲート電極は、前記第1の部分と前記第2の部分とに跨って形成され、
前記第1の部分の前記半導体基板に垂直方向の膜厚は、前記第2の部分の前記半導体基板に垂直方向の膜厚よりも薄い
ことを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。 - 前記ドレイン領域は、前記半導体基板内において前記ドレイン領域よりも不純物濃度が低く、且つ前記ゲート電極の下方にまで形成された第1の不純物拡散層によって覆われていることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。
- 前記ソース領域に接続されて前記第1の絶縁層上に形成された第1のメタル層と、
前記ドレイン領域に接続されて前記第1の絶縁層上に形成された第2のメタル層と
をさらに有し、
前記第1の保護膜は、前記第1の絶縁層、前記第1のメタル層、及び前記第2のメタル層を覆うように形成されている
ことを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。 - 前記第2の保護膜は、O3−TEOSを用いたCVD法により形成されたPSG膜であることを特徴とする請求項1に記載の半導体装置。
- 前記第2の保護膜は、カーボンを含有するBPSG膜、又は、カーボンを含有するUSG膜のいずれかであることを特徴とする請求項1に記載の半導体装置。
- 前記ソース領域は、前記半導体基板内において前記ソース領域よりも不純物濃度が低く、且つ前記ゲート電極の下方にまで形成された第2の不純物拡散層によって覆われていることを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置。
- 前記半導体基板内に、第1の領域と、該第1の領域に隣接する第2の領域とを有し、
前記ドレイン領域、前記ソース領域、及び第2の不純物拡散領域を、前記第1の領域内に形成し、
前記ドレイン領域及び前記ソース領域に電圧を印加する駆動制御回路を前記第2の領域に形成した
ことを特徴とする請求項5又は6に記載の半導体装置。 - ドレイン領域とソース領域とを有し、前記ソース領域上と前記ドレイン領域上との間に形成されたゲート電極が形成された半導体基板を準備するステップと、
前記ゲート電極及び前記半導体基板の表面を覆って第1の絶縁層を形成するステップと、
前記ソース領域と電気的に接続された第1のパッドを形成するステップと、
前記ドレイン領域と電気的に接続された第2のパッドを形成するステップと、
前記第1の絶縁層上に、窒化シリコンを主成分とする第1の保護膜を形成するステップと、
前記第1の保護膜上に、カーボンを含有する第2の保護膜を形成するステップと、
を備え、
前記第1の保護膜は、前記第1のパッドと前記第2のパッドとの間に電圧が供給されて前記第1の保護膜の表面上に電気が流れたとき、前記第1の保護膜の表面に電荷を保持することを特徴とする半導体装置の製造方法。 - 前記第2の保護膜は、O3及びTEOSを用いたCVD法により形成されたPSG膜であることを特徴とする請求項11に記載の半導体装置の製造方法。
- O3流量の低下、TEOS流量の増加、生成温度の低下、又は、これらの組合せにより、前記PSG膜中のカーボン量を増大させることを特徴とする請求項12に記載の半導体装置の製造方法。
- 前記第2の保護膜は、カーボンを含有するBPSG膜、又は、カーボンを含有するUSG膜のいずれかであることを特徴とする請求項11に記載の半導体装置の製造方法。
- 前記ソース領域と前記ドレイン領域との間の領域上であって前記ゲート電極の少なくとも一部と前記半導体基板との間に、前記ソース領域から前記ドレイン領域に向かって第1の部分と第2の部分とを有する第2の絶縁層を形成するステップをさらに備え、
前記ゲート電極は、前記第1の部分と前記第2の部分とに跨って形成され、
前記第1の部分の前記半導体基板に垂直方向の膜厚は、前記第2の部分の前記半導体基板に垂直方向の膜厚よりも薄い
ことを特徴とする請求項11乃至14のいずれか1項に記載の半導体装置の製造方法。 - 前記ドレイン領域は、前記半導体基板内において前記ドレイン領域よりも不純物濃度が低く、且つ前記ゲート電極の下方にまで形成された第1の不純物拡散層によって覆われていることを特徴とする請求項11乃至15のいずれか1項に記載の半導体装置の製造方法。
- 前記第2の保護膜を形成するステップは、
TEOS流量を2600sccmから3400sccmまでの範囲とし、
O 3 流量を50sccmから130sccmまでの範囲とし、
TMOP流量を500sccmから800sccmまでの範囲とし、
生成温度を365℃から425℃までの範囲とした条件で行われる
ことを特徴とする請求項12に記載の半導体装置の製造方法。 - ソース領域とドレイン領域とを有する半導体基板と、
前記半導体基板上であって前記ソース領域上と前記ドレイン領域上との間に形成されたゲート電極と、
前記ゲート電極及び前記半導体基板の表面を覆って形成された第1の絶縁層と、
前記ソース領域と電気的に接続された第1のパッドと、
前記ドレイン領域と電気的に接続された第2のパッドと、
前記第1の絶縁層上に形成された窒化シリコンを主成分とする第1の保護膜と、
前記第1の保護膜上に形成されたPSG膜を主要な構成とする第2の保護膜と、
を備え、
前記第1の保護膜は、前記第1のパッドと前記第2のパッドとの間に電圧が供給されて前記第1の保護膜の表面上に電気が流れたとき、前記第1の保護膜の表面に電荷を保持することを特徴とする半導体装置。 - 前記第2の保護膜はTEOS−PSG膜であることを特徴とする請求項18に記載の半導体装置。
- 前記第1の保護膜は、SiN膜であることを特徴とする請求項18又は19に記載の半導体装置。
- 前記ソース領域と前記ドレイン領域との間の領域上であって前記ゲート電極の少なくとも一部と前記半導体基板との間に、前記ソース領域から前記ドレイン領域に向かって第1の部分と第2の部分とを有して形成された第2の絶縁層をさらに備え、
前記ゲート電極は、前記第1の部分と前記第2の部分とに跨って形成され、
前記第1の部分の前記半導体基板に垂直方向の膜厚は、前記第2の部分の前記半導体基板に垂直方向の膜厚よりも薄い
ことを特徴とする請求項18乃至20のいずれか1項に記載の半導体装置。 - 前記ドレイン領域は、前記半導体基板内において前記ドレイン領域よりも不純物濃度が低く、且つ前記ゲート電極の下方にまで形成された不純物拡散層によって覆われていることを特徴とする請求項18乃至21のいずれか1項に記載の半導体装置。
- 前記ソース領域は、前記半導体基板内において前記ソース領域よりも不純物濃度が低く、且つ前記ゲート電極の下方にまで形成された不純物拡散層によって覆われていることを特徴とする請求項18乃至22のいずれか1項に記載の半導体装置。
- 前記第2の保護膜は、O3−TEOSを用いたCVD法により形成されたPSG膜であることを特徴とする請求項18に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010180092A JP5674380B2 (ja) | 2010-08-11 | 2010-08-11 | 半導体装置及びその製造方法 |
US13/196,984 US9437734B2 (en) | 2010-08-11 | 2011-08-03 | Semiconductor device with protective films and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010180092A JP5674380B2 (ja) | 2010-08-11 | 2010-08-11 | 半導体装置及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012039029A JP2012039029A (ja) | 2012-02-23 |
JP2012039029A5 JP2012039029A5 (ja) | 2012-12-20 |
JP5674380B2 true JP5674380B2 (ja) | 2015-02-25 |
Family
ID=45564184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010180092A Active JP5674380B2 (ja) | 2010-08-11 | 2010-08-11 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9437734B2 (ja) |
JP (1) | JP5674380B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6291359B2 (ja) | 2014-06-05 | 2018-03-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61241932A (ja) * | 1985-04-19 | 1986-10-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2737952B2 (ja) * | 1988-09-27 | 1998-04-08 | ソニー株式会社 | 半導体装置 |
JPH0370178A (ja) * | 1989-08-09 | 1991-03-26 | Seiko Instr Inc | 半導体装置 |
EP0485086A1 (en) | 1990-10-31 | 1992-05-13 | AT&T Corp. | Dielectric layers for integrated circuits |
JP3301124B2 (ja) * | 1992-10-01 | 2002-07-15 | ソニー株式会社 | 半導体装置用配線及びその形成方法 |
JPH07263547A (ja) | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | 半導体装置の製造方法 |
JP3644887B2 (ja) * | 2000-04-11 | 2005-05-11 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
JP4094984B2 (ja) * | 2003-04-24 | 2008-06-04 | 三菱電機株式会社 | 半導体装置 |
JP4910292B2 (ja) * | 2005-02-09 | 2012-04-04 | 富士電機株式会社 | 半導体装置 |
US8114722B2 (en) * | 2007-08-24 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
JP4645861B2 (ja) | 2008-07-03 | 2011-03-09 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP4602465B2 (ja) * | 2008-12-04 | 2010-12-22 | 株式会社東芝 | 半導体装置 |
US8138049B2 (en) * | 2009-05-29 | 2012-03-20 | Silergy Technology | Fabrication of lateral double-diffused metal oxide semiconductor (LDMOS) devices |
-
2010
- 2010-08-11 JP JP2010180092A patent/JP5674380B2/ja active Active
-
2011
- 2011-08-03 US US13/196,984 patent/US9437734B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20120037963A1 (en) | 2012-02-16 |
US9437734B2 (en) | 2016-09-06 |
JP2012039029A (ja) | 2012-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10896956B2 (en) | Field effect transistor with reduced contact resistance | |
TWI550866B (zh) | 半導體裝置、半導體裝置之製造方法及電子裝置 | |
JP6086360B2 (ja) | 炭化珪素半導体装置の製造方法 | |
US11094790B2 (en) | Silicon carbide semiconductor device | |
US8120108B2 (en) | High voltage SCRMOS in BiCMOS process technologies | |
JP2019165094A (ja) | 半導体装置 | |
US10453916B2 (en) | Semiconductor device | |
WO2013002129A1 (ja) | 半導体装置の製造方法 | |
US20220302266A1 (en) | Semiconductor device | |
JP2004158603A (ja) | 半導体素子とその製造方法 | |
TW201742246A (zh) | 功率金氧半導體場效電晶體 | |
JP5674380B2 (ja) | 半導体装置及びその製造方法 | |
JP5201169B2 (ja) | 誘電体分離型半導体装置の製造方法 | |
US7157772B2 (en) | Semiconductor device and method of fabricating the same | |
JP6183075B2 (ja) | 半導体装置 | |
JP2020021881A (ja) | 半導体装置 | |
JP6080883B2 (ja) | 半導体装置の製造方法 | |
JP6955477B2 (ja) | 半導体装置 | |
JP7487094B2 (ja) | 半導体装置 | |
TW201909252A (zh) | 半導體元件與其製造方法 | |
WO2021112047A1 (ja) | 半導体装置 | |
WO2013140621A1 (ja) | 半導体装置およびその製造方法 | |
JP2010245447A (ja) | 半導体装置 | |
JP2017139292A (ja) | 半導体装置及びその製造方法 | |
JP2023044581A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121107 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140729 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5674380 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |