JP3644887B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP3644887B2
JP3644887B2 JP2000337592A JP2000337592A JP3644887B2 JP 3644887 B2 JP3644887 B2 JP 3644887B2 JP 2000337592 A JP2000337592 A JP 2000337592A JP 2000337592 A JP2000337592 A JP 2000337592A JP 3644887 B2 JP3644887 B2 JP 3644887B2
Authority
JP
Japan
Prior art keywords
film
ozone
ozone teos
teos
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000337592A
Other languages
English (en)
Other versions
JP2001358314A (ja
Inventor
知恵 久都内
慎一郎 林
能久 長野
勇治 十代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000337592A priority Critical patent/JP3644887B2/ja
Priority to US09/779,662 priority patent/US6737697B2/en
Publication of JP2001358314A publication Critical patent/JP2001358314A/ja
Priority to US10/769,808 priority patent/US6939725B2/en
Application granted granted Critical
Publication of JP3644887B2 publication Critical patent/JP3644887B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body

Description

【０００１】
【発明の属する技術分野】
本発明は、高誘電率を有する誘電体膜（以下、高誘電体膜と称する。）又は強誘電体膜からなる容量絶縁膜を有する容量素子を備えた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、マイクロコンピュータ等の高速化及び低消費電力化の傾向が推進される中で民生用電子機器が一段と高度化しており、民生用電子機器に用いられる半導体装置においては、半導体装置を構成する半導体素子の微細化が急速に進んできている。
【０００３】
それに伴って、電子機器から発生する電磁波雑音である不要輻射が大きな問題になっており、この不要輻射を低減する対策として、高誘電体膜又は強誘電体膜からなる容量絶縁膜を有する大容量の容量素子を半導体集積回路装置に内蔵する技術が注目をあびている。
【０００４】
また、ダイナミックＲＡＭの高集積化に伴い、容量素子の容量絶縁膜としては、従来のシリコンの酸化物又はシリコンの窒化物に代えて、高誘電体膜又は強誘電体膜を用いる技術が広く研究されている。
【０００５】
さらに、低電圧での動作及び高速での書き込み又は読み出しが可能な不揮発性ＲＡＭの実用化を目指し、自発分極特性を有する強誘電体膜に関する研究開発が盛んに行われている。
【０００６】
従って、容量素子の特性を劣化させることなく半導体装置の高集積化を実現する方法を開発することが重要となってくる。
【０００７】
以下、従来の半導体装置の製造方法について、図１１（ａ）〜（ｃ）及び図１２（ａ）、（ｂ）を参照しながら説明する。
【０００８】
まず、図１１（ａ）に示すように、半導体基板１０上に、素子分離領域１１及びＦＥＴのゲート電極１２を形成した後、半導体基板１０の表面部にＦＥＴの不純物拡散層（図示は省略している）等を形成し、その後、素子分離領域１１及びゲート電極１２の上に全面に亘って絶縁膜１３を堆積する。その後、絶縁膜１３の上における素子分離領域１１の上方に、白金膜等からなる容量下部電極１４、高誘電体膜又は高誘電体膜からなる容量絶縁膜１５及び白金膜等からなる容量上部電極１６を形成する。尚、容量下部電極１４、容量絶縁膜１５及び容量上部電極１６によって容量素子が構成されている。
【０００９】
次に、図１１（ｂ）に示すように、容量素子を覆うように第１の保護膜１７を形成した後、絶縁膜１３にＦＥＴのコンタクトホール１８を形成すると共に第１の保護膜１７に容量素子のコンタクトホール１９を形成する。次に、絶縁膜１３及び第１の保護膜１７の上に全面に亘って、チタン膜又はアルミニウム合金膜等の金属膜を堆積した後、該金属膜をパターニングすることにより、ＦＥＴの不純物拡散層又は容量上部電極１６と接続する第１の配線層２０を形成し、その後、第１の配線層２０に対して熱処理を行なう。
【００１０】
次に、図１１（ｃ）に示すように、プラズマＴＥＯＳ（Tetraetylorthosilicate：以下、ＴＥＯＳと略する。）法により、第１の配線層２０及び容量素子の上に全面に亘って酸化珪素膜からなる層間絶縁膜（プラズマＴＥＯＳ膜）２１を堆積する。層間絶縁膜２１の膜厚としては、リフローによる平坦化を考慮して、容量上部電極１７上の第１の配線層２０の上側で約１μｍ以上となるようにする。
【００１１】
次に、層間絶縁膜２１を平坦化した後、該層間絶縁膜２１にコンタクトホールを形成し、その後、図１２（ａ）に示すように、層間絶縁膜２１の上に、第１の配線層２０と接続する第２の配線層２２を形成する。
【００１２】
次に、図１２（ｂ）に示すように、層間絶縁膜２１の上に第２の配線層２２を覆うように第２の保護膜２３を堆積する。
【００１３】
ところが、前記従来の構成によると、層間絶縁膜２１がプラズマＴＥＯＳ膜からなるため、該層間絶縁膜２１は、容量素子に与えるストレスが小さいと共にコンプレッシブの傾向にあるので、容量絶縁膜１５に自発分極が十分に現われないという問題がある。このため、容量素子の特性が十分ではない。
【００１４】
そこで、我々は、特許公報第２８４６３１０号公報に示すように、層間絶縁膜２１として、プラズマＴＥＯＳ膜に代えて、オゾンＴＥＯＳ法により形成されたシリコン酸化膜（以下、オゾンＴＥＯＳ膜と称する。）を用いる技術を提案した。
【００１５】
層間絶縁膜２１としてオゾンＴＥＯＳ膜を用いると、容量素子に作用するストレスを増加させることができるため、容量素子の特性が向上する。
【００１６】
【発明が解決しようとする課題】
しかしながら、層間絶縁膜にオゾンＴＥＯＳ膜を用いると、以下に説明するような新たな問題が発生した。すなわち、オゾンＴＥＯＳ膜からなる層間絶縁膜に部分的に空孔等の欠損が形成されたり、下地膜の種類の相異に起因してオゾンＴＥＯＳ膜の成膜レートが異なったりするという問題が発生した。
【００１７】
このような問題が発生すると、半導体集積回路装置の品質の低下を招くと共に、容量素子に作用するストレスが均一にならないため容量素子の特性の向上が期待できない。
【００１８】
前記に鑑み、本発明は、容量素子の上に形成されるオゾンＴＥＯＳ膜の特性を向上させることを目的とする。
【００１９】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る第１の半導体装置は、半導体基板上に順次形成された、容量下部電極、高誘電体膜又は強誘電体膜からなる容量絶縁膜及び容量上部電極からなる容量素子と、半導体基板上に容量素子を覆うように形成された保護膜と、保護膜の上に、オゾン濃度が相対的に低い第１のオゾンＴＥＯＳ法により形成され、膜中の水分が相対的に多い第１のオゾンＴＥＯＳ膜と、第１のオゾンＴＥＯＳ膜の上に、オゾン濃度が相対的に高い第２のオゾンＴＥＯＳ法により形成され、膜中の水分が相対的に少ない第２のオゾンＴＥＯＳ膜とを備えている。
【００２０】
第１の半導体装置によると、容量素子を覆う保護膜の上に形成される第１のオゾンＴＥＯＳ膜は、オゾン濃度が相対的に低い第１のオゾンＴＥＯＳ法により形成されるため、空孔等の欠陥を有さず良好な膜質になると共に、膜中の水分が多いため、保護膜との密着性が向上する。また、第２のオゾンＴＥＯＳ膜は、オゾン濃度が相対的に高い第２のオゾンＴＥＯＳ法により形成されるため、膜中の水分が少なくなるので、容量素子の容量絶縁膜に与えるストレスが多くなる。このため、容量絶縁膜の自発分極特性が向上するので、容量素子の特性が向上する。従って、信頼性の高い容量素子を備えた半導体装置を実現することができる。
【００２１】
第１の半導体装置は、保護膜の表面に形成された疎水性のプライマ層をさらに備えていることが好ましい。
【００２２】
このようにすると、第１のオゾンＴＥＯＳ膜は、疎水性の表面を有する保護膜の上に形成されるため、良好に成長するので、ステップカバレッジに優れている。従って、容量素子の上に形成される層間絶縁膜のステップカバレッジが向上するので、層間絶縁膜の絶縁性及び平坦性が向上する。
【００２３】
第１の半導体装置は、保護膜と第１のオゾンＴＥＯＳ膜との間に形成され、不純物を含まないシリコン酸化膜又はボロン及びリンのうちの少なくとも１つを含むシリコン酸化膜からなる下地酸化膜をさらに備えているが好ましい。
【００２４】
このようにすると、第１のオゾンＴＥＯＳ膜は、下地依存性がないと共にオゾンＴＥＯＳ膜とのなじみ性に優れた下地酸化膜の上に形成されるため、第１のオゾンＴＥＯＳ膜の下側に、配線層及び保護膜等のように材質が異なる下地膜が存在していても、下地膜の影響を受けることなく良好に成長するので、均一の厚さになる。
【００２５】
第１の半導体装置が下地酸化膜を備えている場合、該下地酸化膜の表面に形成された疎水性のプライマ層をさらに備えていることが好ましい。
【００２６】
このようにすると、第１のオゾンＴＥＯＳ膜は、疎水性の表面を有する下地酸化膜の上に形成されるため、良好に成長するので、ステップカバレッジに優れている。従って、容量素子の上に形成される層間絶縁膜のステップカバレッジが向上するので、層間絶縁膜の絶縁性及び平坦性が向上する。
【００２７】
本発明に係る第２の半導体装置は、半導体基板上に順次形成された、容量下部電極、高誘電体膜又は強誘電体膜からなる容量絶縁膜及び容量上部電極からなる容量素子と、半導体基板上に、容量素子を覆うように形成された保護膜と、保護膜の上に形成され、不純物を含まないシリコン酸化膜又はボロン及びリンのうちの少なくとも１つを含むシリコン酸化膜からなる下地酸化膜と、下地酸化膜の上に形成されたオゾンＴＥＯＳ膜とを備えている。
【００２８】
第２の半導体装置によると、オゾンＴＥＯＳ膜は、下地依存性がないと共にオゾンＴＥＯＳ膜とのなじみ性に優れた下地酸化膜の上に形成されるため、オゾンＴＥＯＳ膜の下側に、配線層及び保護膜等のように材質が異なる下地膜が存在していても、下地膜の影響を受けることなく良好に成長するので、層間絶縁膜の厚さが均一になる。従って、安定性及び長寿命性に優れた容量素子を備えた半導体装置を実現できる。
【００２９】
第２の半導体装置は、下地酸化膜の表面に形成された疎水性のプライマ層をさらに備えていることが好ましい。
【００３０】
このようにすると、オゾンＴＥＯＳ膜は、疎水性の表面を有する下地酸化膜の上に形成されるため、良好に成長するので、ステップカバレッジに優れている。従って、容量素子の上に形成される層間絶縁膜のステップカバレッジが向上するので、層間絶縁膜の絶縁性及び平坦性が向上する。
【００３１】
本発明に係る第１の半導体装置の製造方法は、半導体基板上に、容量下部電極、高誘電体膜又は強誘電体膜からなる容量絶縁膜及び容量上部電極からなる容量素子を形成する工程と、半導体基板上に容量素子を覆うように保護膜を形成する工程と、保護膜の上に、オゾン濃度が相対的に低い第１のオゾンＴＥＯＳ法により第１のオゾンＴＥＯＳ膜を形成する工程と、第１のオゾンＴＥＯＳ膜の上に、オゾン濃度が相対的に高い第２のオゾンＴＥＯＳ法により第２のオゾンＴＥＯＳ膜を形成する工程とを備えている。
【００３２】
第１の半導体装置の製造方法によると、容量素子を覆う保護膜の上にオゾン濃度が相対的に低い第１のオゾンＴＥＯＳ法により第１のオゾンＴＥＯＳ膜を形成するため、第１のオゾンＴＥＯＳ膜は、空孔等の欠陥を有さず良好な膜質になると共に、膜中の水分が多くなるため保護膜との密着性が向上する。また、第２のオゾンＴＥＯＳ膜は、オゾン濃度が相対的に高い第２のオゾンＴＥＯＳ法により形成されるため、膜中の水分が少なくなるので、容量素子の容量絶縁膜に与えるストレスが多くなる。このため、容量絶縁膜の自発分極特性が向上するので、容量素子の特性が向上する。従って、信頼性の高い容量素子を備えた半導体装置を製造することができる。
【００３３】
第１の半導体装置の製造方法は、保護膜を形成する工程と第１のオゾンＴＥＯＳ膜を形成する工程との間に、保護膜の上に疎水性のプライマ剤を供給することにより、保護膜の表面に疎水性のプライマ層を形成する工程をさらに備えていることが好ましい。
【００３４】
このようにすると、第１のオゾンＴＥＯＳ膜は、疎水性の表面を有する保護膜の上に形成されるため、良好に成長するので、ステップカバレッジに優れている。従って、容量素子の上に形成される層間絶縁膜のステップカバレッジが向上するので、層間絶縁膜の絶縁性及び平坦性が向上する。
【００３５】
第１の半導体装置の製造方法は、保護膜を形成する工程と第１のオゾンＴＥＯＳ膜を形成する工程との間に、保護膜の上に、不純物を含まないシリコン酸化膜又はボロン及びリンのうちの少なくとも１つを含むシリコン酸化膜からなる下地酸化膜を形成する工程をさらに備えていることが好ましい。
【００３６】
このようにすると、第１のオゾンＴＥＯＳ膜は、下地依存性がないと共にオゾンＴＥＯＳ膜とのなじみ性に優れた下地酸化膜の上に形成されるため、第１のオゾンＴＥＯＳ膜の下側に、配線層及び保護膜等のように材質が異なる下地膜が存在していても、下地膜の影響を受けることなく良好に成長するので、均一の厚さになる。
【００３７】
第１の半導体装置の製造方法が下地酸化膜を形成する工程を備えている場合、下地酸化膜を形成する工程と第１のオゾンＴＥＯＳ膜を形成する工程との間に、下地酸化膜の上に疎水性のプライマ剤を供給することにより、下地酸化膜の表面に疎水性のプライマ層を形成する工程をさらに備えていることが好ましい。
【００３８】
このようにすると、第１のオゾンＴＥＯＳ膜は、疎水性の表面を有する下地酸化膜の上に形成されるため、良好に成長するので、ステップカバレッジに優れている。従って、容量素子の上に形成される層間絶縁膜のステップカバレッジが向上するので、層間絶縁膜の絶縁性及び平坦性が向上する。
【００３９】
第１の半導体装置の製造方法において、第１のオゾンＴＥＯＳ法におけるオゾン濃度は２５ｇ／ｍ3 以下であると共に、第２のオゾンＴＥＯＳ法におけるオゾン濃度は１３０ｇ／ｍ3 以上であることが好ましい。
【００４０】
このようにすると、第１のオゾンＴＥＯＳ法により形成される第１のオゾンＴＥＯＳ膜はセルフリフロー性に優れるため、第１のオゾンＴＥＯＳ膜に欠陥等の欠損が発生しないので、良好な膜質を有する第１のオゾンＴＥＯＳ膜が得られる。また、第２のオゾンＴＥＯＳ法により形成される第２のオゾンＴＥＯＳ膜は、容量素子の容量絶縁膜に十分なストレスを与えることができると共に、低水分含有量に起因して熱処理時にクラックが発生する事態を防止できる。
【００４１】
第１の半導体装置の製造方法において、第１のオゾンＴＥＯＳ法は、（オゾンの流量／ＴＥＯＳの流量）の値が３以下の条件で行なわれると共に、第２のオゾンＴＥＯＳ法は、（オゾンの流量／ＴＥＯＳの流量）の値が１５以上の条件で行なわれることが好ましい。
【００４２】
このようにすると、第１のオゾンＴＥＯＳ法により形成される第１のオゾンＴＥＯＳ膜はセルフリフロー性に優れるため、第１のオゾンＴＥＯＳ膜に欠陥等の欠損が発生しないので、良好な膜質を有する第１のオゾンＴＥＯＳ膜が得られる。また、第２のオゾンＴＥＯＳ法により形成される第２のオゾンＴＥＯＳ膜は、容量素子の容量絶縁膜に十分なストレスを与えることができると共に、低水分含有量に起因して熱処理時にクラックが発生する事態を防止できる。
【００４３】
第１の半導体装置の製造方法において、第２のオゾンＴＥＯＳ膜は１×１０2 Ｎ／ｃｍ2 〜４×１０4 Ｎ／ｃｍ2 のテンサイルストレスを有していることが好ましい。
【００４４】
このようにすると、第２のオゾンＴＥＯＳ膜は、容量素子の容量絶縁膜に十分なストレスを与えることができるため、容量絶縁膜の自発分極特性が向上するので、容量素子の特性が向上する。
【００４５】
第１の半導体装置の製造方法において、第２のオゾンＴＥＯＳ法は、３５０℃〜４５０℃の温度範囲で行なわれることが好ましい。
【００４６】
このようにすると、第２のオゾンＴＥＯＳ膜に対して高い温度の熱処理を施すことができるため、高い温度の熱処理によって、第２のオゾンＴＥＯＳ膜のストレスを大きくできると共に第２のオゾンＴＥＯＳ膜を緻密にできるので、容量素子の特性が一層向上する。
【００４７】
第１の半導体装置の製造方法は、第２のオゾンＴＥＯＳ膜の表面に対してプラズマ処理を行なう工程をさらに備えていることが好ましい。
【００４８】
このようにすると、第２のオゾンＴＥＯＳ膜の表面に数ｎｍ程度の厚さを持つ硬化層が形成されるため、第２のオゾンＴＥＯＳ膜の水分拡散阻止能力が向上する。
【００４９】
この場合、プラズマ処理は、Ｎ2 ガス、ＮＨ3 ガス、Ｎ2Ｏ ガス、Ｏ2 ガス、Ａｒガス、Ｃｌ2 ガス及びＣ2Ｆ6ガスの少なくとも１つを含むガスからなるプラズマを用いて行なう、プラズマコーティング又はプラズマスパッタエッチングであることが好ましい。
【００５０】
このようにすると、第２のオゾンＴＥＯＳ膜の表面に数ｎｍ程度の硬化層を確実に形成することができる。
【００５１】
第１の半導体装置の製造方法は、第２のオゾンＴＥＯＳ膜に対してプラズマ処理を行なって、第２のオゾンＴＥＯＳ膜の表面にシリコン窒化層を形成する工程をさらに備えていることが好ましい。
【００５２】
このようにすると、シリコン窒化層は水分の拡散阻止能力が高いため、第２のオゾンＴＥＯＳ膜から容量絶縁膜への水分の拡散又は大気中の水分の第２のオゾンＴＥＯＳ膜への拡散を防止することができる。
【００５３】
本発明に係る第２の半導体装置の製造方法は、半導体基板上に、容量下部電極、高誘電体膜又は強誘電体膜からなる容量絶縁膜及び容量上部電極からなる容量素子を形成する工程と、半導体基板上に容量素子を覆うように保護膜を形成する工程と、保護膜の上に、不純物を含まないシリコン酸化膜又はボロン及びリンのうちの少なくとも１つを含むシリコン酸化膜からなる下地酸化膜を形成する工程と、下地酸化膜の上にオゾンＴＥＯＳ膜を形成する工程とを備えている。
【００５４】
第２の半導体装置の製造方法によると、オゾンＴＥＯＳ膜は、下地依存性がないと共にオゾンＴＥＯＳ膜とのなじみ性に優れた下地酸化膜の上に形成されるため、オゾンＴＥＯＳ膜の下側に、配線層及び保護膜等のように材質が異なる下地膜が存在していても、下地膜の影響を受けることなく良好に成長するので、層間絶縁膜の厚さが均一になる。従って、安定性及び長寿命性に優れた容量素子を備えた半導体装置を製造することができる。
【００５５】
第２の半導体装置の製造方法において、保護膜は、オゾンＴＥＯＳ法により形成された、不純物を含まないシリコン酸化膜又はボロン及びリンのうちの少なくとも１つを含むシリコン酸化膜であることが好ましい。
【００５６】
このようにすると、保護膜がテンサイルストレスを有するので、該保護膜の上に形成される容量素子の容量絶縁膜の自発分極が一層促進されると共に、保護膜の平坦性が向上するので、容量素子の安定化及び長寿命化を促進することができる。
【００５７】
第２の半導体装置の製造方法は、下地酸化膜を形成する工程とオゾンＴＥＯＳ膜を形成する工程との間に、下地酸化膜の上に疎水性のプライマ剤を供給することにより、下地酸化膜の表面に疎水性のプライマ層を形成する工程をさらに備えていることが好ましい。
【００５８】
このようにすると、オゾンＴＥＯＳ膜は、疎水性の表面を有する下地酸化膜の上に形成されるため、良好に成長するので、ステップカバレッジに優れている。従って、容量素子の上に形成される層間絶縁膜のステップカバレッジが向上するので、層間絶縁膜の絶縁性及び平坦性が向上する。
【００５９】
第１又は第２の半導体装置の製造方法が疎水性のプライマ層を形成する工程を備えている場合、プライマ剤はヘキサメチルジシラザンであることが好ましい。
【００６０】
このようにすると、保護膜又は下地酸化膜の表面を確実に疎水性にすることができる。
【００６１】
第２の半導体装置の製造方法において、オゾンＴＥＯＳ膜は、オゾン濃度が１３０ｇ／ｍ3 以上であるオゾンＴＥＯＳ法により形成されることが好ましい。
【００６２】
このようにすると、オゾンＴＥＯＳ膜がセルフリフロー性に優れるため、オゾンＴＥＯＳ膜に欠陥等の欠損が発生しなくなるので、良好な膜質を有するオゾンＴＥＯＳ膜が得られる。
【００６３】
第２の半導体装置の製造方法において、オゾンＴＥＯＳ膜は、（オゾンの流量／ＴＥＯＳの流量）の値が１５以上であるオゾンＴＥＯＳ法により形成されることが好ましい。
【００６４】
このようにすると、オゾンＴＥＯＳ膜は、容量素子の容量絶縁膜に十分なストレスを与えることができると共に、低水分含有量に起因して熱処理時にクラックが発生する事態を防止できる。
【００６５】
第２の半導体装置の製造方法は、オゾンＴＥＯＳ膜の表面に対してプラズマ処理を行なう工程をさらに備えていることが好ましい。
【００６６】
このようにすると、オゾンＴＥＯＳ膜の表面に数ｎｍ程度の厚さを持つ硬化層が形成されるため、オゾンＴＥＯＳ膜の水分拡散阻止能力が向上する。
【００６７】
この場合、プラズマ処理は、Ｎ2 ガス、ＮＨ3 ガス、Ｎ2Ｏ ガス、Ｏ2 ガス、Ａｒガス、Ｃｌ2 ガス及びＣ2Ｆ6ガスの少なくとも１つを含むガスからなるプラズマを用いて行なう、プラズマコーティング又はプラズマスパッタエッチングであることが好ましい。
【００６８】
このようにすると、オゾンＴＥＯＳ膜の表面に数ｎｍ程度の硬化層を確実に形成することができる。
【００６９】
第２の半導体装置の製造方法は、オゾンＴＥＯＳ膜に対してプラズマ処理を行なって、オゾンＴＥＯＳ膜の表面にシリコン窒化層を形成する工程をさらに備えていることが好ましい。
【００７０】
このようにすると、シリコン窒化層は水分の拡散阻止能力が高いため、オゾンＴＥＯＳ膜から容量絶縁膜への水分の拡散又は大気中の水分のオゾンＴＥＯＳ膜への拡散を防止することができる。
【００７１】
【発明の実施の形態】
（第１の実施形態）
以下、第１実施形態に係る半導体装置及びその製造方法について、図１（ａ）〜（ｃ）及び図２（ａ）、（ｂ）を参照しながら説明する。
【００７２】
まず、図１（ａ）に示すように、半導体基板１００上に、素子分離領域１０１及びＦＥＴのゲート電極１０２を形成した後、半導体基板１００の表面部にＦＥＴの不純物拡散層（図示は省略している）等を形成し、その後、素子分離領域１０１及びゲート電極１０２の上に全面に亘って絶縁膜１０３を堆積する。
【００７３】
次に、絶縁膜１０３の上における素子分離領域１０２の上方に、容量下部電極１０４、高誘電体膜又は高誘電体膜からなる容量絶縁膜１０５及び容量上部電極１０６を形成する。尚、容量下部電極１０４、容量絶縁膜１０５及び容量上部電極１０６によって容量素子が構成されている。
【００７４】
容量下部電極１０４及び容量上部電極１０６としては、白金、イリジウム、パラジウム、ルテニウム若しくはこれらの２種以上の合金からなる単層膜、又は白金膜、イリジウム膜、パラジウム膜及びルテニウム膜のうちの２種類以上の膜からなる積層膜からなる金属膜をスパッタ法により堆積した後、該金属膜をパターニングすることにより形成することができる。
【００７５】
また、容量絶縁膜１０５としては、ストロンチウム、ビスマス又はタンタル等を主成分とする高誘電体膜又は強誘電体膜を用いることができる。
【００７６】
次に、図１（ｂ）に示すように、オゾンＴＥＯＳ法により、容量素子を覆うようにシリコン酸化膜からなる第１の保護膜１０７を堆積する。第１の保護膜１０７としては、不純物を含まないシリコン酸化膜、ボロン及びリンを含むシリコン酸化膜、リンを含むシリコン酸化膜又はボロンを含むシリコン酸化膜等を用いることができるが、オゾンＴＥＯＳ法により第１の保護膜１０７を形成すると、第１の保護膜１０７の平坦性が向上すると共に容量素子の安定化及び長寿命化を実現することができる。
【００７７】
次に、絶縁膜１０３にＦＥＴのコンタクトホール１０８を形成すると共に第１の保護膜１０７に容量素子のコンタクトホール１０９を形成した後、絶縁膜１０３及び第１の保護膜１０７の上に全面に亘って、チタン膜、窒化チタン膜、アルミニウム膜及び窒化チタン膜の積層膜からなる金属膜を堆積する。次に、該金属膜をパターニングすることにより、ＦＥＴの不純物拡散層又は容量上部電極１０６と接続する第１の配線層１１０を形成した後、該第１の配線層１１０に対して、窒素雰囲気下における４００℃の温度下で３０分間の第１の熱処理を行なって、第１の配線層１１０の緻密化及び低ストレス化を行なう。
【００７８】
次に、図１（ｃ）に示すように、常圧ＣＶＤ法により、第１の配線層１１０及び第１の保護膜１０７の上に全面に亘って、不純物を含まないシリコン酸化膜、ボロン及びリンを含むシリコン酸化膜、リンを含むシリコン酸化膜又はボロンを含むシリコン酸化膜からなり例えば１００ｎｍの厚さを有する下地酸化膜１１１を堆積した後、オゾン濃度が相対的に低い第１のオゾンＴＥＯＳ法により、下地酸化膜１１１の上に例えば１５０ｎｍの厚さを有し膜中の水分が相対的に多い第１のオゾンＴＥＯＳ膜１１２を成長させ、その後、オゾン濃度が相対的に高い第２のオゾンＴＥＯＳ法により、第１のオゾンＴＥＯＳ膜１１２の上に例えば０．３μｍ〜１．７μｍの厚さを有し膜中の水分が相対的に少ない第２のオゾンＴＥＯＳ膜１１３を成長させる。
【００７９】
以上説明した、下地酸化膜１１１、第１のオゾンＴＥＯＳ膜１１２及び第２のオゾンＴＥＯＳ膜１１３によって層間絶縁膜が構成される。層間絶縁膜の膜厚としては、リフローによる平坦化を考慮して、容量上部電極１０６上の第１の配線層１１０の上側で約１μｍ以上となると共に、容量絶縁膜１０５上の第１の保護膜１０７の上側で約２μｍ以上となるようにする。
【００８０】
次に、酸素雰囲気下における４５０℃の温度下で３０分間〜１時間の第２の熱処理を行なって、第１及び第２のオゾンＴＥＯＳ膜１１２、１１３のストレスを強化すると共に第１及び第２のオゾンＴＥＯＳ膜１１２、１１３中の酸素を容量絶縁膜１０５に供給する。
【００８１】
ところで、第１のオゾンＴＥＯＳ法は、気体状のＴＥＯＳからなるミストであって、所定の大きさ以下の粒径を持つミストにしておくことが好ましい。このようにすると、第１のオゾンＴＥＯＳ膜１１２の膜質を向上させることができる。
【００８２】
また、第１のオゾンＴＥＯＳ法は、正又は負の静電気が帯電したＴＥＯＳからなるミストを用いて行なうことが好ましい。このようにすると、第１のオゾンＴＥＯＳ膜１１２の成長レートが向上すると共に、下地依存性がなくなるので第１のオゾンＴＥＯＳ膜１１３の膜厚を大きくすることができる。この場合、半導体基板１００に、ＴＥＯＳからなるミストと逆の極性の静電気を帯電させると、第１のＴＥＯＳ膜１１２の成長レートをより一層向上させることができる。
【００８３】
尚、気体状のＴＥＯＳからなるミストを形成する方法、ミストの粒径を所定以下にする方法、ミストに静電気を帯電させる方法及び半導体基板１００に静電気を帯電させる方法については、第３の実施形態において説明する。
【００８４】
また、第２のオゾンＴＥＯＳ法は、３５０〜４５０℃の温度範囲で行なって第２のオゾンＴＥＯＳ膜１１３を成長させることが好ましい。このようにすると、第２の熱処理を４５０℃の温度下で行なうことができるので、第２のオゾンＴＥＯＳ膜１１３が有するストレスを大きくできると共に第２のオゾンＴＥＯＳ膜１１３の膜質を緻密にできる。
【００８５】
次に、図２（ａ）に示すように、下地酸化膜１１１、第１のオゾンＴＥＯＳ膜１１２及び第２のオゾンＴＥＯＳ膜１１３からなる層間絶縁膜にコンタクトホール１１４を形成した後、第２のオゾンＴＥＯＳ膜１１３の上に、チタン膜、窒化チタン膜、アルミニウム膜及び窒化チタン膜の積層膜からなる第２の配線層１１５を形成する。その後、窒素雰囲気下における４００℃の温度下で３０分間の第３の熱処理を行なって、第２の配線層１１５の緻密化及び低ストレス化を行なう。
【００８６】
次に、図２（ｂ）に示すように、プラズマＣＶＤ法により、第２のオゾンＴＥＯＳ膜１１３の上に第２の配線層１１５を覆うようにシリコン窒化膜からなる第２の保護膜１１６を堆積すると、第１の実施形態に係る半導体装置が得られる。
【００８７】
第１の実施形態によると、第１の配線層１１０及び第１の保護膜１０７の上に全面に亘って、下地依存性がないと共にオゾンＴＥＯＳ膜とのなじみ性に優れた下地酸化膜１１１を堆積した後、該下地酸化膜１１１の上に第１のオゾンＴＥＯＳ膜１１２を成長させるため、第１のオゾンＴＥＯＳ膜１１２は、第１の配線層１１０と第１の保護膜１０７との材料が異なる影響を受けることなく、つまり下地依存性の影響を受けることなく良好に成長する。このため、第１のオゾンＴＥＯＳ膜１１２の厚さが均一になるので、層間絶縁膜の厚さも均一になり、安定性及び長寿命性に優れた容量素子が得られる。
【００８８】
また、第１のオゾンＴＥＯＳ膜１１２は、相対的に低いオゾン濃度下で行なわれる第１のオゾンＴＥＯＳ法により形成されるため、空孔等の欠陥を生じさせることなく成長すると共に、膜中の水分が相対的に多くなる。第１のオゾンＴＥＯＳ膜１１２の膜中の水分が相対的に多いため、下地酸化膜１１１との密着性が向上する。
【００８９】
また、第２のオゾンＴＥＯＳ膜１１３は、相対的に高いオゾン濃度下で行なわれる第２のオゾンＴＥＯＳ法により形成されるため、膜中の水分が相対的に少ない。このため、第２のオゾンＴＥＯＳ膜１１３は容量素子の容量絶縁膜１０５にストレスを多く与えるので、容量絶縁膜１０５は良好に自発分極する。
【００９０】
ところで、容量素子の容量絶縁膜１０５に良好に自発分極を発生させるためには、第２の熱処理後の第２のオゾンＴＥＯＳ膜１１３のストレスとしては、４×１０4 Ｎ／ｃｍ2 以下で１×１０2 Ｎ／ｃｍ2 以上のテンサイルストレス（引張り応力）であることが好ましい。このようにすると、容量絶縁膜１０５の自発分極特性が向上するので、容量素子の特性が向上する。
【００９１】
また、第２のオゾンＴＥＯＳ膜１１３の厚さとしては、０．３μｍ〜１．７μｍの範囲内であることが好ましい。第２のオゾンＴＥＯＳ膜１１３の厚さが１．７μｍを超えると、第２の熱処理によってクラックが発生する恐れがあると共に、第２のオゾンＴＥＯＳ膜１１３の厚さが０．３μｍ未満であると、層間絶縁膜に求められる平坦性が得られないので、パターニングにより第２の配線層１１５を形成する際にエッチング残り等が発生する恐れがある。
【００９２】
第１のオゾンＴＥＯＳ法におけるオゾンの濃度（本明細書においては、オゾンガスを含む酸素ガスの濃度のことを便宜上オゾンの濃度と称する。）としては、２５ｇ／ｍ3 以下であればよく、２０ｇ／ｍ3 以下であることがより好ましい。オゾンの濃度が２５ｇ／ｍ3 以下であれば、第１のオゾンＴＥＯＳ膜１１２のセルフリフロー性によって、第１のオゾンＴＥＯＳ膜１１２に欠陥等の欠損が発生しない。尚、オゾンの濃度の下限としては、第１のオゾンＴＥＯＳ膜１１２が成長する範囲であればよい。
【００９３】
第１のオゾンＴＥＯＳ法におけるオゾンの濃度を２５ｇ／ｍ3 以下に設定するには、（オゾンの流量／ＴＥＯＳの流量）の値を３以下にすればよい。
【００９４】
第２のオゾンＴＥＯＳ法におけるオゾンの濃度としては、１３０ｇ／ｍ3 以上であればよく、１５０ｇ／ｍ3 以上であることがより好ましい。オゾン濃度が１３０ｇ／ｍ3 以上であれば、容量絶縁膜１０５に十分なストレスを与えることができると共に、低水分含有量に起因して第２の熱処理時に第２のオゾン膜１１３にクラックが発生する事態を防止できる。尚、オゾン濃度の上限としては、第２のオゾンＴＥＯＳ膜１１３が成長する範囲であればよい。
【００９５】
第２のオゾンＴＥＯＳ法におけるオゾンの濃度を１３０ｇ／ｍ3 以上に設定するには、（オゾンの流量／ＴＥＯＳの流量）の値を１５以上にすればよい。
【００９６】
図３は、第１の実施形態を評価するために行なった実験結果を示しており、第１の従来例（プラズマＴＥＯＳ膜からなる層間絶縁膜を用いた場合）、第２の従来例（単層のオゾンＴＥＯＳ膜からなる層間絶縁膜を用いた場合）及び第１の実施形態（下地酸化膜、第１のオゾンＴＥＯＳ膜及び第２のオゾンＴＥＯＳ膜からなる層間絶縁膜を用いた場合）における容量絶縁膜の残留分極量を示している。残留分極量は、第１の従来例では３μＣ／ｃｍ2 であり、第２の従来例では１０μＣ／ｃｍ2 であり、第１の実施形態では１７ｍμＣ／ｃｍ2 であって、第１の実施形態によると、容量絶縁膜の残留分極量が大きく増加することが確認できた。
【００９７】
図４（ａ）及び（ｂ）は、第１の配線層と第２の配線層との間の層間リーク電流の大きさと発生頻度との関係を示しており、図４（ａ）は第２の従来例の場合を示し、図４（ｂ）は第１の実施形態の場合を示している。層間リーク電流値が０．０１ｎＡである良品の頻度は、第２の従来例では７５％程度であるのに対して、第１の実施形態では９０％程度であるから、第１の実施形態によると、良品の頻度が大きく向上することが分かる。
【００９８】
尚、第１の実施形態においては、第１及び第３の熱処理は、４００℃で行なったが、３５０℃〜４５０℃の範囲内であればよい。
【００９９】
第１の実施形態においては、第２の熱処理は、酸素雰囲気下における４５０℃の温度下で行なったが、酸素雰囲気としては、酸素ガスを単独で用いてもよいし又は酸素ガスと他のガスとの混合ガスを用いてもよい。また、第２の熱処理の温度は３５０℃〜４５０℃の範囲内であればよい。
【０１００】
第１の実施形態においては、第１の配線層１１０及び第２の配線層１１５としては、チタン膜、窒化チタン膜、アルミニウム膜及び窒化チタン膜の積層膜を用いたが、これに代えて、チタン膜及びアルミニウム膜の積層膜又はチタン膜、アルミニウム膜及びチタンタングステン膜の積層膜等を用いることができる。
【０１０１】
第１の実施形態においては、層間絶縁膜を下地酸化膜１１１、第１のオゾンＴＥＯＳ膜１１２及び第２のオゾンＴＥＯＳ膜１１３によって構成したが、これに代えて、層間絶縁膜を、下地酸化膜１１１を形成することなく第１のオゾンＴＥＯＳ膜１１２及び第２のオゾンＴＥＯＳ膜１１３のみによって構成してもよいし、又は、第１のオゾンＴＥＯＳ膜１１２を形成することなく下地酸化膜１１１及び第２のオゾンＴＥＯＳ膜１１３のみによって構成してもよい。
【０１０２】
（第１の実施形態の変形例）
以下、第１実施形態の変形例に係る半導体装置及びその製造方法について、図５（ａ）〜（ｃ）を参照しながら説明する。
【０１０３】
まず、第１の実施形態と同様、半導体基板１００上に、素子分離領域１０１及びＦＥＴのゲート電極１０２を形成した後、素子分離領域１０１及びゲート電極１０２の上に全面に亘って絶縁膜１０３を堆積し、その後、絶縁膜１０３の上における素子分離領域１０２の上方に、容量下部電極１０４、高誘電体膜又は高誘電体膜からなる容量絶縁膜１０５及び容量上部電極１０６からなる容量素子を形成する（図１（ａ）を参照）。
【０１０４】
次に、第１の実施形態と同様、オゾンＴＥＯＳ法により、容量素子を覆うようにシリコン酸化膜からなる第１の保護膜１０７を堆積した後、絶縁膜１０３にＦＥＴのコンタクトホール１０８を形成すると共に第１の保護膜１０７に容量素子のコンタクトホール１０９を形成し、その後、ＦＥＴの不純物拡散層又は容量上部電極１０６と接続する第１の配線層１１０を形成する（図１（ｂ）を参照）。
【０１０５】
次に、図５（ａ）に示すように、常圧ＣＶＤ法により、第１の配線層１１０及び第１の保護膜１０７の上に全面に亘って、不純物を含まないシリコン酸化膜、ボロン及びリンを含むシリコン酸化膜、リンを含むシリコン酸化膜又はボロンを含むシリコン酸化膜からなり例えば１００ｎｍの厚さを有する下地酸化膜１１１を堆積した後、オゾン濃度が相対的に低い第１のオゾンＴＥＯＳ法により、下地酸化膜１１１の上に例えば１５０ｎｍの厚さを有し膜中の水分が相対的に多い第１のオゾンＴＥＯＳ膜１１２を成長させる。
【０１０６】
その後、第１のオゾンＴＥＯＳ膜１１２に対して第１のプラズマ処理を行なって、第１のオゾンＴＥＯＳ膜１１２の表面に第１の表面処理層１１２ａを形成する。
【０１０７】
第１のプラズマ処理としては、Ｎ2 ガス、ＮＨ3 ガス、Ｎ2Ｏ ガス、Ｏ2 ガス、Ａｒガス、Ｃｌ2 ガス及びＣ2Ｆ6ガスの少なくとも１つを含むガスからなるプラズマを用いて行なう、プラズマコーティング又はプラズマスパッタエッチングであることが好ましい。
【０１０８】
このようにすると、第１のオゾンＴＥＯＳ膜１１２の表面に、数ｎｍ程度の厚さを持つ硬化層からなる第１の表面処理層１１２ａが形成されるため、第１のオゾンＴＥＯＳ膜１１２が有する水分の拡散阻止能力が向上する。
【０１０９】
また、第１のプラズマ処理としては、Ｎ2 ガス、ＮＨ3 ガス及びＮ2Ｏ ガスの少なくとも１つを含むガスからなるプラズマを用いて行なう窒化処理であることが好ましい。
【０１１０】
このようにすると、第１のオゾンＴＥＯＳ膜１１２の表面に、水分の拡散阻止能力が高いシリコン窒化層からなる第１の表面処理層１１２ａが形成されるため、第１のオゾンＴＥＯＳ膜１１２から容量絶縁膜１０５への水分の拡散又は大気中の水分の第１のオゾンＴＥＯＳ膜１１２への拡散を防止することができる。
【０１１１】
次に、オゾン濃度が相対的に高い第２のオゾンＴＥＯＳ法により、第１の表面処理層１１２ａが形成されている第１のオゾンＴＥＯＳ膜１１２の上に例えば０．３μｍ〜１．７μｍの厚さを有し膜中の水分が相対的に少ない第２のオゾンＴＥＯＳ膜１１３を成長させる。
【０１１２】
その後、第２のオゾンＴＥＯＳ膜１１３に対して第２のプラズマ処理を行なって、第２のオゾンＴＥＯＳ膜１１３の表面に第２の表面処理層１１３ａを形成する。
【０１１３】
第２のプラズマ処理としては、Ｎ2 ガス、ＮＨ3 ガス、Ｎ2Ｏ ガス、Ｏ2 ガス、Ａｒガス、Ｃｌ2 ガス及びＣ2Ｆ6ガスの少なくとも１つを含むガスからなるプラズマを用いて行なう、プラズマコーティング又はプラズマスパッタエッチングであることが好ましい。
【０１１４】
このようにすると、第２のオゾンＴＥＯＳ膜１１３の表面に、数ｎｍ程度の厚さを持つ硬化層からなる第２の表面処理層１１３ａが形成されるため、第２のオゾンＴＥＯＳ膜１１３が有する水分の拡散阻止能力が向上する。
【０１１５】
また、第２のプラズマ処理としては、Ｎ2 ガス、ＮＨ3 ガス及びＮ2Ｏ ガスの少なくとも１つを含むガスからなるプラズマを用いて行なう窒化処理であることが好ましい。
【０１１６】
このようにすると、第２のオゾンＴＥＯＳ膜１１３の表面に、水分の拡散阻止能力が高いシリコン窒化層からなる第２の表面処理層１１３ａが形成されるため、第２のオゾンＴＥＯＳ膜１１３から容量絶縁膜１０５への水分の拡散又は大気中の水分の第２のオゾンＴＥＯＳ膜１１３への拡散を防止することができる。
【０１１７】
次に、図５（ｂ）に示すように、第１の実施形態と同様、下地酸化膜１１１、第１のオゾンＴＥＯＳ膜１１２及び第２のオゾンＴＥＯＳ膜１１３からなる層間絶縁膜にコンタクトホール１１４を形成した後、第２のオゾンＴＥＯＳ膜１１３の上に第２の配線層１１５を形成する。
【０１１８】
次に、図５（ｃ）に示すように、第１の実施形態と同様、プラズマＣＶＤ法により、第２のオゾンＴＥＯＳ膜１１３の上に第２の配線層１１５を覆うように第２の保護膜１１６を堆積すると、第１の実施形態の変形例に係る半導体装置が得られる。
【０１１９】
尚、第１の実施形態の変形例においては、第２のオゾンＴＥＯＳ膜１１３を成長させた直後に、該第２のオゾンＴＥＯＳ膜１１３に対して第２のプラズマ処理を行なって、第２のオゾンＴＥＯＳ膜１１３の表面に第２の表面処理層１１３ａを形成したが、これに代えて、第２のオゾンＴＥＯＳ膜１１３を平坦化した後、第２のオゾンＴＥＯＳ膜１１３にコンタクトホール１１４を形成した後、又は第２のオゾンＴＥＯＳ膜１１３の上に第２の配線層１１５を形成した後に、第２のプラズマ処理を行なって第２の表面処理層１１３ａを形成してもよい。
【０１２０】
（第２の実施形態）
以下、第２実施形態に係る半導体装置及びその製造方法について、図６（ａ）〜（ｃ）及び図７（ａ）、（ｂ）を参照しながら説明する。
【０１２１】
まず、図６（ａ）に示すように、半導体基板２００上に、素子分離領域２０１及びＦＥＴのゲート電極２０２を形成した後、半導体基板２００の表面部にＦＥＴの不純物拡散層（図示は省略している）等を形成し、その後、素子分離領域２０１及びゲート電極２０２の上に全面に亘って絶縁膜２０３を堆積する。
【０１２２】
次に、絶縁膜２０３の上における素子分離領域２０２の上方に、容量下部電極２０４、高誘電体膜又は高誘電体膜からなる容量絶縁膜２０５及び容量上部電極２０６を形成する。尚、容量下部電極２０４、容量絶縁膜２０５及び容量上部電極２０６によって容量素子が構成されている。
【０１２３】
容量下部電極２０４及び容量上部電極２０６としては、白金、イリジウム、パラジウム、ルテニウム若しくはこれらの２種以上の合金からなる単層膜、又は白金膜、イリジウム膜、パラジウム膜及びルテニウム膜のうちの２種類以上の膜からなる積層膜からなる金属膜をスパッタ法により堆積した後、該金属膜をパターニングすることにより形成することができる。
【０１２４】
また、容量絶縁膜２０５としては、ストロンチウム、ビスマス又はタンタル等を主成分とする高誘電体膜又は強誘電体膜を用いることができる。
【０１２５】
次に、図６（ｂ）に示すように、オゾンＴＥＯＳ法により、容量素子を覆うようにシリコン酸化膜からなる第１の保護膜２０７を堆積する。第１の保護膜２０７としては、不純物を含まないシリコン酸化膜、ボロン及びリンを含むシリコン酸化膜、リンを含むシリコン酸化膜又はボロンを含むシリコン酸化膜等を用いることができるが、オゾンＴＥＯＳ法により第１の保護膜２０７を形成すると、第１の保護膜２０７の平坦性が向上すると共に容量素子の安定化及び長寿命化を実現することができる。
【０１２６】
次に、絶縁膜２０３にＦＥＴのコンタクトホール２０８を形成すると共に第１の保護膜２０７に容量素子のコンタクトホール２０９を形成した後、絶縁膜２０３及び第１の保護膜２０７の上に全面に亘って、チタン膜、窒化チタン膜、アルミニウム膜及び窒化チタン膜の積層膜からなる金属膜を堆積する。次に、該金属膜をパターニングすることにより、ＦＥＴの不純物拡散層又は容量上部電極２０６と接続する第１の配線層２１０を形成した後、該第１の配線層２１０に対して、窒素雰囲気下における４００℃の温度下で３０分間の第１の熱処理を行なって、第２の配線層２１０の緻密化及び低ストレス化を行なう。
【０１２７】
次に、図６（ｃ）に示すように、常圧ＣＶＤ法により、第１の配線層２１０及び第１の保護膜２０７の上に全面に亘って、不純物を含まないシリコン酸化膜、ボロン及びリンを含むシリコン酸化膜、リンを含むシリコン酸化膜又はボロンを含むシリコン酸化膜からなり例えば１００ｎｍの厚さを有する下地酸化膜２１１を堆積した後、該下地酸化膜２１１の上に、２〜５ｎｍの厚さを持つ疎水性のプライマ層２１２を形成する。尚、プライマ層２１２は、例えばＨＭＤＳ（ヘキサメチルジシラザン）からなる気体状のプライマ剤を半導体基板２００の表面に供給することにより形成することができる。
【０１２８】
次に、オゾン濃度が相対的に低い第１のオゾンＴＥＯＳ法により、プライマ層２１２の上に例えば１５０ｎｍの厚さを有し膜中の水分が相対的に多い第１のオゾンＴＥＯＳ膜２１３を成長させ、その後、オゾン濃度が相対的に高い第２のオゾンＴＥＯＳ法により、第１のオゾンＴＥＯＳ膜２１３の上に例えば０．３μｍ〜１．７μｍの厚さを有し膜中の水分が相対的に少ない第２のオゾンＴＥＯＳ膜２１４を成長させる。
【０１２９】
以上説明した、下地酸化膜２１１、プライマ層２１２、第１のオゾンＴＥＯＳ膜２１３及び第２のオゾンＴＥＯＳ膜２１４によって層間絶縁膜が構成される。層間絶縁膜の膜厚としては、リフローによる平坦化を考慮して、容量上部電極２０６上の第１の配線層２１０の上側で約１μｍ以上となると共に、容量絶縁膜２０５上の第１の保護膜２０７の上側で約２μｍ以上となるようにする。
【０１３０】
次に、酸素雰囲気下における４５０℃の温度下で１時間の第２の熱処理を行なって、第１及び第２のオゾンＴＥＯＳ膜２１３、２１４のストレスを強化すると共に第１及び第２のオゾンＴＥＯＳ膜２１３、２１４中の酸素を容量絶縁膜２０５に供給する。
【０１３１】
次に、図７（ａ）に示すように、下地酸化膜２１１、プライマ層２１２、第１のオゾンＴＥＯＳ膜２１３及び第２のオゾンＴＥＯＳ膜２１４からなる層間絶縁膜にコンタクトホール２１５を形成した後、第２のオゾンＴＥＯＳ膜２１４の上に、チタン膜、窒化チタン膜、アルミニウム膜及び窒化チタン膜の積層膜からなる第２の配線層２１６を形成する。その後、窒素雰囲気下における４００℃の温度下で３０分間の第３の熱処理を行なって、第２の配線層２１６の緻密化及び低ストレス化を行なう。
【０１３２】
次に、図７（ｂ）に示すように、プラズマＣＶＤ法により、第２のオゾンＴＥＯＳ膜２１４の上に第２の配線層２１６を覆うようにシリコン窒化膜からなる第２の保護膜２１７を堆積すると、第２の実施形態に係る半導体装置が得られる。
【０１３３】
第２の実施形態によると、第１の配線層２１０及び第１の保護膜２０７と、第１のオゾンＴＥＯＳ膜２１３との間に、下地依存性がないと共に第１のオゾンＴＥＯＳ膜２１３とのなじみ性に優れた下地酸化膜２１１が介在しているため、第１のオゾンＴＥＯＳ膜２１３は、第１の配線層２１０と第１の保護膜２０７との材料が異なる影響を受けることなく、つまり下地依存性の影響を受けることなく良好に成長するので、均一の厚さに形成される。
【０１３４】
また、下地酸化膜２１１の上に疎水性のプライマ層２１２を形成した後、該プライマ層２１２の上に第１のオゾンＴＥＯＳ膜２１３を成長させるため、第１のオゾンＴＥＯＳ膜２１３はより一層良好に成長する。すなわち、オゾンＴＥＯＳ膜は、疎水性の膜の表面には良好に成長するという性質を持っているので、第２の実施形態のように、疎水性のプライマ層２１２により下地酸化膜２１１の表面を疎水性にしておいてから第１のオゾンＴＥＯＳ膜２１３を成長させると、ステップカバレッジに優れた第１のオゾンＴＥＯＳ膜２１３、ひいてはステップカバレッジに優れた層間絶縁膜を形成することができる。
【０１３５】
また、第１のオゾンＴＥＯＳ膜２１３は、オゾン濃度が相対的に低い第１のオゾンＴＥＯＳ法により形成されるため、空孔等の欠陥を生じさせることなく形成されると共に、膜中の水分が相対的に多くなる。第１のオゾンＴＥＯＳ膜２１３は、膜中の水分が相対的に多いため、下地酸化膜２１１との密着性が向上する。
【０１３６】
また、第２のオゾンＴＥＯＳ膜２１４は、オゾン濃度が相対的に高い第２のオゾンＴＥＯＳ法により形成されるため、膜中の水分が相対的に少ない。このため、第２のオゾンＴＥＯＳ膜２１４は容量素子の容量絶縁膜２０５にストレスを多く与えるので、容量絶縁膜２０５は良好に自発分極する。
【０１３７】
図８（ａ）及び（ｂ）は、第１の配線層と第２の配線層との間の層間リーク電流の大きさと発生頻度との関係を示しており、図８（ａ）は第１の実施形態の場合を示し、図８（ｂ）は第２の実施形態の場合を示している。層間リーク電流値が０．０１ｎＡである良品の頻度は、第１の実施形態では９０％程度であるのに対して、第２の実施形態では１００％であるから、第２の実施形態は、第１の実施形態に比べて、良品の頻度が大きく向上することが分かる。
【０１３８】
尚、第２のオゾンＴＥＯＳ膜２１４の厚さとしては、第１の実施形態と同様、０．３μｍ〜１．７μｍの範囲内であることが好ましい。
【０１３９】
また、第１の実施形態と同様、第１のオゾンＴＥＯＳ法におけるオゾンの濃度は、２５ｇ／ｍ3 以下であればよく、２０ｇ／ｍ3 以下であることがより好ましく、第２のオゾンＴＥＯＳ法におけるオゾンの濃度は、１３０ｇ／ｍ3 以上であればよく、１５０ｇ／ｍ3 以上であることがより好ましい。
【０１４０】
尚、第２の実施形態においては、層間絶縁膜を、下地酸化膜２１１、プライマ層２１２、第１のオゾンＴＥＯＳ膜２１３及び第２のオゾンＴＥＯＳ膜２１４によって構成したが、これに代えて、下地酸化膜２１１を形成することなく、プライマ層２１２、第１のオゾンＴＥＯＳ膜２１３及び第２のオゾンＴＥＯＳ膜２１４によって構成してもよいし、又は、第１のオゾンＴＥＯＳ膜２１３を形成することなく、下地酸化膜２１１、プライマ層２１２及び第２のオゾンＴＥＯＳ膜２１４によって構成してもよい。
【０１４１】
（第２の実施形態の変形例）
以下、第２実施形態の変形例に係る半導体装置及びその製造方法について、図９（ａ）〜（ｃ）を参照しながら説明する。
【０１４２】
まず、第１の実施形態と同様、半導体基板２００上に、素子分離領域２０１及びＦＥＴのゲート電極２０２を形成した後、素子分離領域２０１及びゲート電極２０２の上に全面に亘って絶縁膜２０３を堆積し、その後、絶縁膜２０３の上における素子分離領域２０２の上方に、容量下部電極２０４、高誘電体膜又は高誘電体膜からなる容量絶縁膜２０５及び容量上部電極２０６からなる容量素子を形成する（図６（ａ）を参照）。
【０１４３】
次に、第１の実施形態と同様、オゾンＴＥＯＳ法により、容量素子を覆うようにシリコン酸化膜からなる第１の保護膜２０７を堆積した後、絶縁膜２０３にＦＥＴのコンタクトホール２０８を形成すると共に第１の保護膜２０７に容量素子のコンタクトホール２０９を形成し、その後、ＦＥＴの不純物拡散層又は容量上部電極２０６と接続する第１の配線層２１０を形成する（図６（ｂ）を参照）。
【０１４４】
次に、図９（ａ）に示すように、常圧ＣＶＤ法により、第１の配線層２１０及び第１の保護膜２０７の上に全面に亘って、不純物を含まないシリコン酸化膜、ボロン及びリンを含むシリコン酸化膜、リンを含むシリコン酸化膜又はボロンを含むシリコン酸化膜からなり例えば１００ｎｍの厚さを有する下地酸化膜２１１を堆積した後、該下地酸化膜２１１の上に、２〜５ｎｍの厚さを持つ疎水性のプライマ層２１２を形成する。
【０１４５】
次に、オゾン濃度が相対的に低い第１のオゾンＴＥＯＳ法により、プライマ層２１２の上に例えば１５０ｎｍの厚さを有し膜中の水分が相対的に多い第１のオゾンＴＥＯＳ膜２１３を成長させる。
【０１４６】
その後、第１のオゾンＴＥＯＳ膜２１３に対して第１のプラズマ処理を行なって、第１のオゾンＴＥＯＳ膜２１３の表面に第１の表面処理層２１３ａを形成する。
【０１４７】
第１のプラズマ処理としては、Ｎ2 ガス、ＮＨ3 ガス、Ｎ2Ｏ ガス、Ｏ2 ガス、Ａｒガス、Ｃｌ2 ガス及びＣ2Ｆ6ガスの少なくとも１つを含むガスからなるプラズマを用いて行なう、プラズマコーティング又はプラズマスパッタエッチングであることが好ましい。
【０１４８】
このようにすると、第１のオゾンＴＥＯＳ膜２１３の表面に、数ｎｍ程度の厚さを持つ硬化層からなる第１の表面処理層２１３ａが形成されるため、第１のオゾンＴＥＯＳ膜２１３が有する水分の拡散阻止能力が向上する。
【０１４９】
また、第１のプラズマ処理としては、Ｎ2 ガス、ＮＨ3 ガス及びＮ2Ｏ ガスの少なくとも１つを含むガスからなるプラズマを用いて行なう窒化処理であることが好ましい。
【０１５０】
このようにすると、第１のオゾンＴＥＯＳ膜２１３の表面に、水分の拡散阻止能力が高いシリコン窒化層からなる第１の表面処理層２１３ａが形成されるため、第１のオゾンＴＥＯＳ膜２１３から容量絶縁膜２０５への水分の拡散又は大気中の水分の第１のオゾンＴＥＯＳ膜２１３への拡散を防止することができる。
【０１５１】
次に、オゾン濃度が相対的に高い第２のオゾンＴＥＯＳ法により、第１の表面処理層２１３ａが形成されている第１のオゾンＴＥＯＳ膜２１３の上に例えば０．３μｍ〜１．７μｍの厚さを有し膜中の水分が相対的に少ない第２のオゾンＴＥＯＳ膜２１４を成長させる。
【０１５２】
その後、第２のオゾンＴＥＯＳ膜２１４に対して第２のプラズマ処理を行なって、第２のオゾンＴＥＯＳ膜２１４の表面に第２の表面処理層２１４ａを形成する。
【０１５３】
第２のプラズマ処理としては、Ｎ2 ガス、ＮＨ3 ガス、Ｎ2Ｏ ガス、Ｏ2 ガス、Ａｒガス、Ｃｌ2 ガス及びＣ2Ｆ6ガスの少なくとも１つを含むガスからなるプラズマを用いて行なう、プラズマコーティング又はプラズマスパッタエッチングであることが好ましい。
【０１５４】
このようにすると、第２のオゾンＴＥＯＳ膜２１４の表面に、数ｎｍ程度の厚さを持つ硬化層からなる第２の表面処理層２１４ａが形成されるため、第２のオゾンＴＥＯＳ膜２１４が有する水分の拡散阻止能力が向上する。
【０１５５】
また、第２のプラズマ処理としては、Ｎ2 ガス、ＮＨ3 ガス及びＮ2Ｏ ガスの少なくとも１つを含むガスからなるプラズマを用いて行なう窒化処理であることが好ましい。
【０１５６】
このようにすると、第２のオゾンＴＥＯＳ膜２１４の表面に、水分の拡散阻止能力が高いシリコン窒化層からなる第２の表面処理層２１４ａが形成されるため、第２のオゾンＴＥＯＳ膜２１４から容量絶縁膜２０５への水分の拡散又は大気中の水分の第２のオゾンＴＥＯＳ膜２１４への拡散を防止することができる。
【０１５７】
次に、図９（ｂ）に示すように、下地酸化膜２１１、プライマ層２１２、第１のオゾンＴＥＯＳ膜２１３及び第２のオゾンＴＥＯＳ膜２１４からなる層間絶縁膜にコンタクトホール２１５を形成した後、第２のオゾンＴＥＯＳ膜２１４の上に第２の配線層２１６を形成する。
【０１５８】
次に、図９（ｃ）に示すように、第２の実施形態と同様、プラズマＣＶＤ法により、第２のオゾンＴＥＯＳ膜２１４の上に第２の配線層２１６を覆うように第２の保護膜２１７を堆積すると、第２の実施形態の変形例に係る半導体装置が得られる。
【０１５９】
尚、第２の実施形態の変形例においては、第２のオゾンＴＥＯＳ膜２１４を成長させた直後に、該第２のオゾンＴＥＯＳ膜２１４に対して第２のプラズマ処理を行なって、第２のオゾンＴＥＯＳ膜２１４の表面に第２の表面処理層２１４ａを形成したが、これに代えて、第２のオゾンＴＥＯＳ膜２１４を平坦化した後、第２のオゾンＴＥＯＳ膜２１４にコンタクトホール２１５を形成した後、又は第２のオゾンＴＥＯＳ膜２１４の上に第２の配線層２１６を形成した後に、第２のプラズマ処理を行なって第２の表面処理層２１４ａを形成してもよい。
【０１６０】
（第３の実施形態）
以下、第３の実施形態として、第１又は第２の実施形態に係る半導体装置を製造するための製造装置について、図１０を参照しながら説明する。
【０１６１】
図１０は半導体装置の製造装置の概略全体構成を示しており、図１０に示すように、チャンバー３００の内部における上部には、半導体基板３０１を保持する基板ホルダー３０２が設けられている。基板ホルダー３０２の下部には、半導体基板３０１を加熱するためのヒーター３０３及び半導体基板３０１を静電吸着するための吸着プレート３０４が設けられている。吸着プレート３０４には電圧電源３０５が接続されており、該電圧電源３０５から吸着プレート３０４に電圧を印加することによって、半導体基板３０１を静電吸着できると共に半導体基板３０１に正又は負の静電気を帯電させることができる。
【０１６２】
チャンバー３００の外部には、ＴＥＯＳ用保温器３１０が設けられており、該ＴＥＯＳ用保温器３１０の内部には、ＴＥＯＳ液が貯留されるＴＥＯＳ貯留槽３１１が収納されている。ＴＥＯＳ貯留槽３１１の内部には窒素ガス供給管３１２が延びており、該窒素ガス供給管３１２から供給される窒素ガスによってＴＥＯＳ液はバブリングされる。ＴＥＯＳ貯留槽３１１の上部には、流量調節バルブ３１３を有するＴＥＯＳ供給管３１４の一端が延びており、バブリングされることにより気体状になったＴＥＯＳは流量が調整されてＴＥＯＳ供給管３１４の他端側に送られる。ＴＥＯＳ供給管３１４の途中には、ミスト発生帯電器３１５及びミスト粒径フィルター３１６が設けられている。
【０１６３】
ミスト発生帯電器３１５は、気体状のＴＥＯＳをミスト化すると共にミストに正又は負の静電気を帯電させる。気体状のＴＥＯＳをミスト化する方法としては、超音波振動子を利用する方法、圧力差を利用する方法又はベンチュリ霧化器を用いる方法等が挙げられ、ミストに静電気を帯電させる方法としては、気体放電例えばコロナ放電により放射された電子をミストに付着させて負の静電気を帯電させる方法が挙げられる。
【０１６４】
また、ミスト粒径フィルター３１６は、ＴＥＯＳからなるミストのうち所定の粒径以下のミスト、例えば０．０１μｍ〜数μｍの粒径を有するミストのみを通過させる。ミスト粒径フィルター３１６としては、例えばメッシュ等のように機械的に取り除く第１の方法、ミストを輸送する輸送管をジグザグ状に設けておくと共にミストが有する速度を利用する方法、具体的には、ミストの粒径が大きいものほど運動エネルギーが大きいために輸送管の曲部の壁面に衝突し易いという原理を利用して粒径の大きいミストを取り除く第２の方法、又は、ミストが有する電荷を利用する方法、具体的には、ミストを輸送する輸送管に電場を与えておき、ミストの粒径が大きいものほど電気エネルギーが大きいために輸送管の壁面に衝突し易いという原理を利用して粒径の大きいミストを取り除く第３の方法等が挙げられる。
【０１６５】
チャンバー３００の外部には、オゾンを生成するオゾナイザー３２０が設けられており、酸素ガス供給管３２１から供給される酸素ガスはオゾナイザー３２０によって、オゾンガスを含む酸素ガス（本明細書では、このようなガスを単にオゾンと称する。）になる。オゾナイザー３２０の内部には、流量調整バルブ３２２を有するオゾン供給管３２３の一端が延びており、生成されたオゾンは流量が調整されてオゾン供給管３２３の他端側に送られる。
【０１６６】
ＴＥＯＳ供給管３１４の他端及びオゾン供給管３２３の他端は合流してオゾンＴＥＯＳ供給管３３０の一端に接続されており、ＴＥＯＳ供給管３１４から送られるＴＥＯＳとオゾン供給管３２３から送られるオゾンは、混合されてオゾンＴＥＯＳ供給管３３０の他端側に送られる。
【０１６７】
チャンバー３００の外部には、ＨＭＤＳ用保温器３４０が設けられており、該ＨＭＤＳ用保温器３４０の内部には、ＨＭＤＳ液が貯留されるＨＭＤＳ貯留槽３４１が収納されている。ＨＭＤＳ貯留槽３４１の内部には窒素ガス供給管３４２が延びており、該窒素ガス供給管３４２から供給される窒素ガスによってＨＭＤＳ液はバブリングされる。ＨＭＤＳ貯留槽３４１の上部には、流量調節バルブ３４３を有するＨＭＤＳ供給管３４４の一端が延びており、バブリングされることにより気体状になったＨＭＤＳは流量が調整されてＨＭＤＳ供給管３４４の他端側に送られる。
【０１６８】
オゾンＴＥＯＳ供給管３３０の他端及びＨＭＤＳ供給管３４４の他端は、オゾンＴＥＯＳとＨＭＤＳとを混合する三方弁３５０を介して原料供給管３５１の一端に接続されており、オゾンＴＥＯＳ及びＨＭＤＳは、単独で又は混合されて原料供給管３５１からチャンバー３００の内部に供給された後、原料供給部３５２から半導体基板３０１の表面に供給される。
【０１６９】
【発明の効果】
本発明に係る第１の半導体装置又は第１の半導体装置の製造方法によると、第１のオゾンＴＥＯＳ膜は、空孔等の欠陥がなくて良好な膜質を有していると共に膜中の水分が多いため、保護膜との密着性が向上し、また、第２のオゾンＴＥＯＳ膜は、膜中の水分が少ないため、容量素子の容量絶縁膜に与えるストレスが多くなるので、容量絶縁膜の自発分極特性が向上する。従って、信頼性の高い容量素子を備えた半導体装置を実現することができる。
【０１７０】
本発明に係る第２の半導体装置又は第２の半導体装置の製造方法によると、オゾンＴＥＯＳ膜は、下地依存性がないと共にオゾンＴＥＯＳ膜とのなじみ性に優れた下地酸化膜の上に形成されるため、下地膜の影響を受けることなく良好に成長するので、層間絶縁膜の厚さが均一になる。従って、安定性及び長寿命性に優れた容量素子を備えた半導体装置を実現できる。
【図面の簡単な説明】
【図１】 （ａ）〜（ｃ）は第１実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図２】 （ａ）及び（ｂ）は第１実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】 第１の実施形態を評価するために行なった実験結果を示し、第１の従来例、第２の従来例及び第１の実施形態における容量絶縁膜の残留分極量を示す図である。
【図４】 （ａ）は第２の従来例において層間リーク電流が発生しない頻度を示す図であり、（ｂ）は第１の実施形態において層間リーク電流が発生しない頻度を示す図である。
【図５】 （ａ）〜（ｃ）は第１の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【図６】 （ａ）〜（ｃ）は第２実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図７】 （ａ）及び（ｂ）は第２実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図８】 （ａ）は第１の実施形態において層間リーク電流が発生しない頻度を示す図であり、（ｂ）は第２の実施形態において層間リーク電流が発生しない頻度を示す図である。
【図９】 （ａ）〜（ｃ）は第２の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【図１０】 本発明に係る半導体装置の製造装置を示す概略全体構成図である。
【図１１】 （ａ）〜（ｃ）は従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【図１２】 （ａ）及び（ｂ）は従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【符号の説明】
１００ 半導体基板
１０１ 素子分離領域
１０２ ゲート電極
１０３ 絶縁膜
１０４ 容量下部電極
１０５ 容量絶縁膜
１０６ 容量上部電極
１０７ 第１の保護膜
１０８ コンタクトホール
１０９ コンタクトホール
１１０ 第１の配線層
１１１ 下地酸化膜
１１２ 第１のオゾンＴＥＯＳ膜
１１２ａ 第１の表面処理層
１１３ 第２のオゾンＴＥＯＳ膜
１１３ａ 第２の表面処理層
１１４ コンタクトホール
１１５ 第２の配線層
１１６ 第２の保護膜
２００ 半導体基板
２０１ 素子分離領域
２０２ ゲート電極
２０３ 絶縁膜
２０４ 容量下部電極
２０５ 容量絶縁膜
２０６ 容量上部電極
２０７ 第１の保護膜
２０８ コンタクトホール
２０９ コンタクトホール
２１０ 第１の配線層
２１１ 下地酸化膜
２１２ プライマ層
２１３ 第１のオゾンＴＥＯＳ膜
２１３ａ 第１の表面処理層
２１４ 第２のオゾンＴＥＯＳ膜
２１４ａ 第２の表面処理層
２１５ コンタクトホール
２１６ 第２の配線層
２１７ 第２の保護膜
３００ チャンバー
３０１ 半導体基板
３０２ 基板ホルダー
３０３ ヒーター
３０４ 吸着プレート
３０５ 電圧電源
３１０ ＴＥＯＳ用保温器
３１１ ＴＥＯＳ貯留槽
３１２ 窒素ガス供給管
３１３ 流量調整バルブ
３１４ ＴＥＯＳ供給管
３１５ ミスト発生帯電器
３１６ ミスト粒径フィルター
３２０ オゾナイザー
３２１ 酸素ガス供給管
３２２ 流量調整バルブ
３２３ オゾン供給管
３３０ オゾンＴＥＯＳ供給管
３４０ ＨＭＤＳ用保温器
３４１ ＨＭＤＳ貯留槽
３４２ 窒素ガス供給管
３４３ 流量調整バルブ
３４４ ＨＭＤＳ供給管
３５０ 三方弁
３５１ 原料供給管
３５２ 原料供給部

Claims (13)

  1. 半導体基板上に順次形成された、容量下部電極、高誘電体膜又は強誘電体膜からなる容量絶縁膜及び容量上部電極からなる容量素子と、
    前記半導体基板上に、前記容量素子を覆うように形成された保護膜と、
    前記半導体基板上に形成された配線層と、
    前記配線層及び前記保護膜の上に形成され、ボロン及びリンのうちの少なくとも１つを含むシリコン酸化膜からなる下地酸化膜と、
    前記下地酸化膜の上に、オゾン濃度が相対的に低い第１のオゾンＴＥＯＳ法により形成され、膜中の水分が相対的に多い第１のオゾンＴＥＯＳ膜と、
    前記第１のオゾンＴＥＯＳ膜の上に、オゾン濃度が相対的に高い第２のオゾンＴＥＯＳ法により形成され、膜中の水分が相対的に少ない第２のオゾンＴＥＯＳ膜とを備えていることを特徴とする半導体装置。
  2. 前記下地酸化膜の表面に形成された疎水性のプライマ層をさらに備えていることを特徴とする請求項１に記載の半導体装置。
  3. 半導体基板上に、容量下部電極、高誘電体膜又は強誘電体膜からなる容量絶縁膜及び容量上部電極からなる容量素子を形成する工程と、
    前記半導体基板上に、前記容量素子を覆うように保護膜を形成する工程と、
    前記半導体基板の上に配線層を形成する工程と、
    前記配線層と前記保護膜の上に、ボロン及びリンのうちの少なくとも１つを含むシリコン酸化膜からなる下地酸化膜を形成する工程と、
    前記下地酸化膜の上に、オゾン濃度が相対的に低い第１のオゾンＴＥＯＳ法により第１のオゾンＴＥＯＳ膜を形成する工程と、
    前記第１のオゾンＴＥＯＳ膜の上に、オゾン濃度が相対的に高い第２のオゾンＴＥＯＳ法により第２のオゾンＴＥＯＳ膜を形成する工程とを備えていることを特徴とする半導体装置の製造方法。
  4. 前記下地酸化膜を形成する工程と前記第１のオゾンＴＥＯＳ膜を形成する工程との間に、前記下地酸化膜の上に疎水性のプライマ剤を供給することにより、前記下地酸化膜の表面に疎水性のプライマ層を形成する工程をさらに備えていることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記第１のオゾンＴＥＯＳ法におけるオゾン濃度は２５ｇ／ｍ3 以下であると共に、前記第２のオゾンＴＥＯＳ法におけるオゾン濃度は１３０ｇ／ｍ3 以上であることを特徴とする請求項３に記載の半導体装置の製造方法。
  6. 前記第１のオゾンＴＥＯＳ法は、（オゾンの流量／ＴＥＯＳの流量）の値が３以下の条件で行なわれると共に、前記第２のオゾンＴＥＯＳ法は、（オゾンの流量／ＴＥＯＳの流量）の値が１５以上の条件で行なわれることを特徴とする請求項３に記載の半導体装置の製造方法。
  7. 前記第２のオゾンＴＥＯＳ膜は、１×１０2 Ｎ／ｃｍ2 〜４×１０4 Ｎ／ｃｍ2 のテンサイルストレスを有していることを特徴とする請求項３に記載の半導体装置の製造方法。
  8. 前記第２のオゾンＴＥＯＳ法は、３５０℃〜４５０℃の温度範囲で行なわれることを特徴とする請求項３に記載の半導体装置の製造方法。
  9. 前記第２のオゾンＴＥＯＳ膜の表面に対してプラズマ処理を行なう工程をさらに備えていることを特徴とする請求項３に記載の半導体装置の製造方法。
  10. 前記プラズマ処理は、Ｎ2 ガス、ＮＨ3 ガス、Ｎ2Ｏ ガス、Ｏ2 ガス、Ａｒガス、Ｃｌ2 ガス及びＣ2Ｆ6ガスの少なくとも１つを含むガスからなるプラズマを用いて行なう、プラズマコーティング又はプラズマスパッタエッチングであることを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記第２のオゾンＴＥＯＳ膜に対してプラズマ処理を行なって、前記第２のオゾンＴＥＯＳ膜の表面にシリコン窒化層を形成する工程をさらに備えていることを特徴とする請求項３に記載の半導体装置の製造方法。
  12. 前記保護膜は、オゾンＴＥＯＳ法により形成された、不純物を含まないシリコン酸化膜又はボロン及びリンのうちの少なくとも１つを含むシリコン酸化膜であることを特徴とする請求項３に記載の半導体装置の製造方法。
  13. 前記プライマ剤はヘキサメチルジシラザンであることを特徴とする請求項４に記載の半導体装置の製造方法。
JP2000337592A 2000-04-11 2000-11-06 半導体装置およびその製造方法 Expired - Fee Related JP3644887B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000337592A JP3644887B2 (ja) 2000-04-11 2000-11-06 半導体装置およびその製造方法
US09/779,662 US6737697B2 (en) 2000-04-11 2001-02-09 Semiconductor device and method and system for fabricating the same
US10/769,808 US6939725B2 (en) 2000-04-11 2004-02-03 Method of fabricating semiconductor device with capacitor covered by a TEOS-03 film

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-109168 2000-04-11
JP2000109168 2000-04-11
JP2000337592A JP3644887B2 (ja) 2000-04-11 2000-11-06 半導体装置およびその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2004026523A Division JP3944487B2 (ja) 2000-04-11 2004-02-03 半導体装置の製造装置
JP2004323615A Division JP2005101637A (ja) 2000-04-11 2004-11-08 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001358314A JP2001358314A (ja) 2001-12-26
JP3644887B2 true JP3644887B2 (ja) 2005-05-11

Family

ID=26589843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000337592A Expired - Fee Related JP3644887B2 (ja) 2000-04-11 2000-11-06 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US6737697B2 (ja)
JP (1) JP3644887B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3644887B2 (ja) * 2000-04-11 2005-05-11 松下電器産業株式会社 半導体装置およびその製造方法
JP3806044B2 (ja) * 2002-02-08 2006-08-09 日本電信電話株式会社 表面形状認識用センサおよびその製造方法
US6573587B1 (en) * 2002-05-28 2003-06-03 Oki Electric Industry Co., Ltd. Metal oxide capacitor with hydrogen diffusion blocking covering
WO2005007928A1 (en) * 2003-07-22 2005-01-27 Lg Electronics Inc. Plasma surface processing system and supply device for plasma processing solution therefor
JP4718138B2 (ja) * 2004-07-30 2011-07-06 Ｏｋｉセミコンダクタ株式会社 半導体装置
CN100463182C (zh) * 2004-10-19 2009-02-18 精工爱普生株式会社 铁电体存储器及其制造方法
JP2006210511A (ja) * 2005-01-26 2006-08-10 Oki Electric Ind Co Ltd 半導体装置
JP4968063B2 (ja) * 2005-03-01 2012-07-04 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4756915B2 (ja) * 2005-05-31 2011-08-24 Ｏｋｉセミコンダクタ株式会社 強誘電体メモリ装置及びその製造方法
JP2007103769A (ja) * 2005-10-06 2007-04-19 Toshiba Corp 半導体装置
JP5168935B2 (ja) * 2007-02-21 2013-03-27 富士通セミコンダクター株式会社 半導体装置の製造方法
US20100260992A1 (en) * 2007-04-11 2010-10-14 Wei-Chih Chen Multi cap layer
US8084357B2 (en) 2007-04-11 2011-12-27 United Microelectronics Corp. Method for manufacturing a dual damascene opening comprising a trench opening and a via opening
US8013372B2 (en) * 2008-04-04 2011-09-06 Globalfoundries Singapore Pte. Ltd. Integrated circuit including a stressed dielectric layer with stable stress
US20090315121A1 (en) * 2008-06-19 2009-12-24 Chartered Semiconductor Manufacturing, Ltd. Stable stress dielectric layer
JP5674380B2 (ja) * 2010-08-11 2015-02-25 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
WO2015014379A1 (en) * 2013-08-02 2015-02-05 Universität Duisburg-Essen Electrical capacitor comprising nanoparticles of a semiconductive material
EP3869179A1 (en) * 2020-02-18 2021-08-25 IQM Finland Oy Sample cell for handling and measuring sensitive samples in low temperature conditions

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259155A (ja) 1992-03-10 1993-10-08 Kawasaki Steel Corp 絶縁膜の形成方法
JPH06326087A (ja) 1993-05-11 1994-11-25 Nippon Steel Corp 半導体集積回路の製造方法及びその製造装置
JP2960287B2 (ja) 1993-08-05 1999-10-06 松下電子工業株式会社 半導体装置およびその製造方法
KR0144228B1 (ko) 1995-03-04 1998-08-17 김주용 다층 금속배선의 층간 절연막 형성 방법
JP3027941B2 (ja) * 1996-05-14 2000-04-04 日本電気株式会社 誘電体容量素子を用いた記憶装置及び製造方法
JP2810649B2 (ja) 1996-05-27 1998-10-15 三洋電機株式会社 半導体装置
US6051858A (en) * 1996-07-26 2000-04-18 Symetrix Corporation Ferroelectric/high dielectric constant integrated circuit and method of fabricating same
US5990513A (en) 1996-10-08 1999-11-23 Ramtron International Corporation Yield enhancement technique for integrated circuit processing to reduce effects of undesired dielectric moisture retention and subsequent hydrogen out-diffusion
JPH10270556A (ja) 1997-03-28 1998-10-09 Kawasaki Steel Corp 絶縁膜形成方法
US5766992A (en) * 1997-04-11 1998-06-16 Taiwan Semiconductor Manufacturing Company Ltd. Process for integrating a MOSFET device, using silicon nitride spacers and a self-aligned contact structure, with a capacitor structure
JP3028080B2 (ja) 1997-06-18 2000-04-04 日本電気株式会社 半導体装置の構造およびその製造方法
JP2846310B1 (ja) 1997-06-24 1999-01-13 松下電子工業株式会社 半導体装置及びその製造方法
TW396454B (en) * 1997-06-24 2000-07-01 Matsushita Electrics Corporati Semiconductor device and method for fabricating the same
JP3484324B2 (ja) * 1997-07-29 2004-01-06 シャープ株式会社 半導体メモリ素子
US6200874B1 (en) * 1997-08-22 2001-03-13 Micron Technology, Inc. Methods for use in forming a capacitor
JP3542704B2 (ja) 1997-10-24 2004-07-14 シャープ株式会社 半導体メモリ素子
JP3424900B2 (ja) 1997-10-24 2003-07-07 松下電器産業株式会社 半導体装置およびその製造方法
US6130102A (en) * 1997-11-03 2000-10-10 Motorola Inc. Method for forming semiconductor device including a dual inlaid structure
JP2000049227A (ja) 1998-07-31 2000-02-18 Toshiba Corp 半導体装置の製造方法
US6274479B1 (en) * 1998-08-21 2001-08-14 Micron Technology, Inc Flowable germanium doped silicate glass for use as a spacer oxide
JP2000138350A (ja) * 1998-10-30 2000-05-16 Sharp Corp 半導体記憶装置の製造方法
JP3644887B2 (ja) * 2000-04-11 2005-05-11 松下電器産業株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20040155279A1 (en) 2004-08-12
US6737697B2 (en) 2004-05-18
US6939725B2 (en) 2005-09-06
US20010028074A1 (en) 2001-10-11
JP2001358314A (ja) 2001-12-26

Similar Documents

Publication Publication Date Title
JP3644887B2 (ja) 半導体装置およびその製造方法
US6576570B2 (en) Method for improving thickness uniformity of deposited ozone-teos silicate glass layers
US6930013B2 (en) Method of forming a capacitor of an integrated circuit device
JPH0786190A (ja) 膜形成方法およびその形成装置
GB2362032A (en) Method for fabricating capacitors of a semiconductor device
JP2001210799A (ja) 半導体装置のキャパシターの製造方法
JP4035626B2 (ja) 半導体素子のキャパシタ製造方法
JP4017601B2 (ja) キャパシタ形成方法及びキャパシタ誘電体層形成方法
US20040011279A1 (en) Method of manufacturing semiconductor device
JP3944487B2 (ja) 半導体装置の製造装置
US6638809B2 (en) Methods of forming semiconductor circuit constructions and capacitor constructions
GB2358958A (en) Capacitor for memory device with amorphous tantalum oxide nitride TaON dielectric layer
JP2005101637A (ja) 半導体装置及びその製造方法
US7018676B2 (en) Method and device for manufacturing ceramics, semiconductor device and piezoelectric device
JP2004022702A (ja) 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ
JP2003100995A (ja) 半導体装置およびその製造方法
JPH09199445A (ja) 半導体装置の製造方法
JP2003318285A (ja) 二層誘電体膜構造を有した半導体素子のコンデンサ及びその製造方法
JP3916383B2 (ja) 半導体装置及びその製造方法
JP2002299332A (ja) プラズマ成膜方法及びプラズマｃｖｄ装置
JP2004247324A (ja) 強誘電体キャパシタの製造方法
JPH1140748A (ja) 薄膜キャパシタの製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041108

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees