JPH0786190A - 膜形成方法およびその形成装置 - Google Patents
膜形成方法およびその形成装置Info
- Publication number
- JPH0786190A JPH0786190A JP6179331A JP17933194A JPH0786190A JP H0786190 A JPH0786190 A JP H0786190A JP 6179331 A JP6179331 A JP 6179331A JP 17933194 A JP17933194 A JP 17933194A JP H0786190 A JPH0786190 A JP H0786190A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- substance
- film forming
- forming method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 71
- 230000008021 deposition Effects 0.000 claims abstract description 33
- 230000008569 process Effects 0.000 claims abstract description 31
- 239000000126 substance Substances 0.000 claims abstract description 22
- 238000002347 injection Methods 0.000 claims abstract description 8
- 239000007924 injection Substances 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000011810 insulating material Substances 0.000 claims description 13
- 238000009832 plasma treatment Methods 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 5
- UQEAIHBTYFGYIE-UHFFFAOYSA-N hexamethyldisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)C UQEAIHBTYFGYIE-UHFFFAOYSA-N 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 154
- 238000007740 vapor deposition Methods 0.000 description 20
- 239000011229 interlayer Substances 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 239000013067 intermediate product Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 229910001111 Fine metal Inorganic materials 0.000 description 7
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/02—Pretreatment of the material to be coated
- C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
- C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
- C23C16/402—Silicon dioxide
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
- H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 導電層と下部絶縁層の絶縁物質の蒸着率の差
を利用して絶縁層を形成する膜形成方法およびその形成
装置を提供する。 【構成】 任意の物質よりなる第１物質層の表面が電気
的極性を有するように前記第１物質層を処理する第１工
程と、前記処理された第１物質層の表面の電気的極性と
相反する電気的極性を有する任意の第２物質を前記第１
物質層上に塗布して第２物質層を形成する第２工程とを
含むことを特徴とする。また、絶縁層形成方法を施すた
めに、サセプタ６１とガス注入部６２の間に直流電源６
３を連結したＣＶＤ装置が提供される。これにより、簡
単な工程によって平坦度および蒸着特性の優れた絶縁層
を低温で形成することが可能である。
を利用して絶縁層を形成する膜形成方法およびその形成
装置を提供する。 【構成】 任意の物質よりなる第１物質層の表面が電気
的極性を有するように前記第１物質層を処理する第１工
程と、前記処理された第１物質層の表面の電気的極性と
相反する電気的極性を有する任意の第２物質を前記第１
物質層上に塗布して第２物質層を形成する第２工程とを
含むことを特徴とする。また、絶縁層形成方法を施すた
めに、サセプタ６１とガス注入部６２の間に直流電源６
３を連結したＣＶＤ装置が提供される。これにより、簡
単な工程によって平坦度および蒸着特性の優れた絶縁層
を低温で形成することが可能である。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子の製造方法お
よびその製造装置に係り、特に半導体素子の膜形成方法
およびその形成装置に関する。
よびその製造装置に係り、特に半導体素子の膜形成方法
およびその形成装置に関する。
【０００２】
【従来の技術】半導体素子が高集積化され導電層が多層
化されるにつれ、金属配線層の間の層間絶縁層やメタル
工程前に形成される層間絶縁層の平坦化の重要性が漸次
強調されている。図１Ａ〜図１Ｃは従来の一方法による
層間絶縁層の形成工程および平坦化工程を説明するため
に示した工程順序図である。
化されるにつれ、金属配線層の間の層間絶縁層やメタル
工程前に形成される層間絶縁層の平坦化の重要性が漸次
強調されている。図１Ａ〜図１Ｃは従来の一方法による
層間絶縁層の形成工程および平坦化工程を説明するため
に示した工程順序図である。
【０００３】図１Ａを参照すれば、半導体基板１１上に
第１絶縁層１２を形成したのち、比較的融点が高い導電
物質、例えばポリシリコン（Polysilicon)、ポリサイド
（Poly＋WSi)あるいはタングステン（Ｗ）等を蒸着して
パタニングすることにより導電層１３を形成する。図１
Ｂおよび図１Ｃを参照すれば、前記結果物上にＢＰＳＧ
（Boro-Phosphorus Silicate Glass：含燐含硼素ガラ
ス）のようにフロー可能な絶縁物質を塗布して第２絶縁
層１４を形成し（図１Ｂ）、８００℃以上の熱処理を通
じてリフローさせることにより前記第２絶縁層１４を平
坦化させる（図１Ｃ）。
第１絶縁層１２を形成したのち、比較的融点が高い導電
物質、例えばポリシリコン（Polysilicon)、ポリサイド
（Poly＋WSi)あるいはタングステン（Ｗ）等を蒸着して
パタニングすることにより導電層１３を形成する。図１
Ｂおよび図１Ｃを参照すれば、前記結果物上にＢＰＳＧ
（Boro-Phosphorus Silicate Glass：含燐含硼素ガラ
ス）のようにフロー可能な絶縁物質を塗布して第２絶縁
層１４を形成し（図１Ｂ）、８００℃以上の熱処理を通
じてリフローさせることにより前記第２絶縁層１４を平
坦化させる（図１Ｃ）。
【０００４】図２Ａ〜図２Ｄは従来の他の方法による絶
縁層の形成工程および平坦化工程を説明するために示し
た工程順序図である。図２Ａを参照すれば、半導体基板
２１上に第１絶縁層２２を形成したのち、アルミニウム
のように比較的融点が低い導電物質を塗布してパタニン
グすることにより、導電層２３を形成する。
縁層の形成工程および平坦化工程を説明するために示し
た工程順序図である。図２Ａを参照すれば、半導体基板
２１上に第１絶縁層２２を形成したのち、アルミニウム
のように比較的融点が低い導電物質を塗布してパタニン
グすることにより、導電層２３を形成する。
【０００５】図２Ｂを参照すれば、結果物上に絶縁物質
を塗布して金属配線、すなわち、前記導電層２３の間を
絶縁するための第２絶縁層２４を形成する。図２Ｃおよ
び図２Ｄを参照すれば、前記第２絶縁層２４上にＳＯＧ
（Spin onGlass ；２５）を塗布した後（図２Ｃ）、前
記第２絶縁層の最上部が露出されるまでエッチバックす
ることにより、第２絶縁層の陥没部分にのみ前記ＳＯＧ
２５が残されるようにする（図２Ｄ）。これによって、
第２絶縁層２４およびＳＯＧ２５により金属配線の間の
層間絶縁層は平坦化される。
を塗布して金属配線、すなわち、前記導電層２３の間を
絶縁するための第２絶縁層２４を形成する。図２Ｃおよ
び図２Ｄを参照すれば、前記第２絶縁層２４上にＳＯＧ
（Spin onGlass ；２５）を塗布した後（図２Ｃ）、前
記第２絶縁層の最上部が露出されるまでエッチバックす
ることにより、第２絶縁層の陥没部分にのみ前記ＳＯＧ
２５が残されるようにする（図２Ｄ）。これによって、
第２絶縁層２４およびＳＯＧ２５により金属配線の間の
層間絶縁層は平坦化される。
【０００６】しかしながら、前述した従来の層間絶縁層
の平坦化方法は、(1) リフローのための高温熱処理によ
り半導体基板に形成されている不純物層の接合形状が変
化し、(2) 工程が複雑な欠点がある。一方、最近には絶
縁層としてＯ3 −ＴＥＯＳ（Tetra-Ethyl-Ortho-Silica
te）酸化膜やＯ3 −ＨＭＤＳ（Hexa-Methyl-Di-Siloxan
e ）酸化膜が多く用いられている。それはこれらの酸化
膜が従来のＳｉＨ4 （silane）を利用した酸化膜より一
層優れた膜蒸着性をもつからである。しかしながら、こ
れらは下部支持物質の性質により蒸着率が異なる下支依
存性を有するが、このような下支依存性は絶縁層形成
時、下部物質の性質により絶縁層の厚さを均一に調節し
にくくし、蒸着率を低くさせるだけでなく絶縁層に多孔
性膜構造をもたせることになり、膜質低下を招く。
の平坦化方法は、(1) リフローのための高温熱処理によ
り半導体基板に形成されている不純物層の接合形状が変
化し、(2) 工程が複雑な欠点がある。一方、最近には絶
縁層としてＯ3 −ＴＥＯＳ（Tetra-Ethyl-Ortho-Silica
te）酸化膜やＯ3 −ＨＭＤＳ（Hexa-Methyl-Di-Siloxan
e ）酸化膜が多く用いられている。それはこれらの酸化
膜が従来のＳｉＨ4 （silane）を利用した酸化膜より一
層優れた膜蒸着性をもつからである。しかしながら、こ
れらは下部支持物質の性質により蒸着率が異なる下支依
存性を有するが、このような下支依存性は絶縁層形成
時、下部物質の性質により絶縁層の厚さを均一に調節し
にくくし、蒸着率を低くさせるだけでなく絶縁層に多孔
性膜構造をもたせることになり、膜質低下を招く。
【０００７】ニシモトなどによると、Ｏ3 −ＴＥＯＳ酸
化膜は、成長時にその下部物質がＳｉ、ＢＰＳＧあるい
はＡｌなどから構成されている際、下支依存性を有する
という（第５０回応用物理学会学術講演会予告集、p.67
3, 30a-D-3, 1989年）。日本国公開特許公報平１−２０
６６３１号には、このようなＯ3 −ＴＥＯＳ酸化膜の下
支依存性を減らすための方法としてＯ3 −ＴＥＯＳ酸化
膜を形成する前に、下部物質全面にプラズマ−ＴＥＯＳ
酸化膜やプラズマ−ＳｉＨ4 酸化膜を蒸着する方法が紹
介されている。
化膜は、成長時にその下部物質がＳｉ、ＢＰＳＧあるい
はＡｌなどから構成されている際、下支依存性を有する
という（第５０回応用物理学会学術講演会予告集、p.67
3, 30a-D-3, 1989年）。日本国公開特許公報平１−２０
６６３１号には、このようなＯ3 −ＴＥＯＳ酸化膜の下
支依存性を減らすための方法としてＯ3 −ＴＥＯＳ酸化
膜を形成する前に、下部物質全面にプラズマ−ＴＥＯＳ
酸化膜やプラズマ−ＳｉＨ4 酸化膜を蒸着する方法が紹
介されている。
【０００８】下部物質の性質により蒸着率が異なる現象
は、一般的に下部物質が親水性か疎水性かによって異な
ることが知られている。しかしながら、このような理論
では説明され得ない現象がある。これは、Ｏ3−ＴＥＯ
Ｓ酸化膜の蒸着率が下部配線密度により異なる現象であ
り、図３〜図４は前記現象を説明するために示した概略
的な模式図である。
は、一般的に下部物質が親水性か疎水性かによって異な
ることが知られている。しかしながら、このような理論
では説明され得ない現象がある。これは、Ｏ3−ＴＥＯ
Ｓ酸化膜の蒸着率が下部配線密度により異なる現象であ
り、図３〜図４は前記現象を説明するために示した概略
的な模式図である。
【０００９】図３Ａは、微細金属配線４１に連結された
パッド４２と連結されていないパッド４３を示し、図３
Ｂおよび図３Ｃは該両パッド上に形成される物質層の蒸
着特性が相異なることを示す。図３Ｂは、微細金属配線
４１に連結されたパッド４２でのＯ3 −ＴＥＯＳ酸化膜
の蒸着状態を示す。ＢＰＳＧからなる絶縁層４０上に形
成されたパッド４２の表面にプラズマ−酸化膜４４を蒸
着したのち、Ｏ3 −ＴＥＯＳ酸化膜４５を形成させると
縁部分が膨らんだ山峰の形を示す。
パッド４２と連結されていないパッド４３を示し、図３
Ｂおよび図３Ｃは該両パッド上に形成される物質層の蒸
着特性が相異なることを示す。図３Ｂは、微細金属配線
４１に連結されたパッド４２でのＯ3 −ＴＥＯＳ酸化膜
の蒸着状態を示す。ＢＰＳＧからなる絶縁層４０上に形
成されたパッド４２の表面にプラズマ−酸化膜４４を蒸
着したのち、Ｏ3 −ＴＥＯＳ酸化膜４５を形成させると
縁部分が膨らんだ山峰の形を示す。
【００１０】図３Ｃは、微細金属配線４１に連結されて
いないパッド４３でのＯ3 −ＴＥＯＳ酸化膜４５の蒸着
状態を示すが、図３Ｂに示したものとは異なり、全体的
に平坦な形態を示す。これは図３Ａに示したように、隣
接した金属配線４１にある電荷間の相互作用（斥力）に
より、パッド４２、４３での電荷分布が金属配線と連結
されるか否かに応じて異なることにより、その上に蒸着
されるＯ3 −ＴＥＯＳ酸化膜の蒸着形態が異なるためと
考えられる。
いないパッド４３でのＯ3 −ＴＥＯＳ酸化膜４５の蒸着
状態を示すが、図３Ｂに示したものとは異なり、全体的
に平坦な形態を示す。これは図３Ａに示したように、隣
接した金属配線４１にある電荷間の相互作用（斥力）に
より、パッド４２、４３での電荷分布が金属配線と連結
されるか否かに応じて異なることにより、その上に蒸着
されるＯ3 −ＴＥＯＳ酸化膜の蒸着形態が異なるためと
考えられる。
【００１１】図４には、微細金属配線４１に連結された
パッド４２の電荷分布による電気場を示している。この
とき、下部微細金属配線４１のラインスペースが狭いほ
ど微細金属配線にある電荷間の相互作用力が強くなりパ
ッドに蓄積される電荷の量はさらに多くなるため、結果
的にパッド４２での電気場の強さはさらに大きくなる。
したがって、下部配線密度により酸化膜の蒸着率が異な
る現象を配線内の電荷分布と関連して説明し得る。
パッド４２の電荷分布による電気場を示している。この
とき、下部微細金属配線４１のラインスペースが狭いほ
ど微細金属配線にある電荷間の相互作用力が強くなりパ
ッドに蓄積される電荷の量はさらに多くなるため、結果
的にパッド４２での電気場の強さはさらに大きくなる。
したがって、下部配線密度により酸化膜の蒸着率が異な
る現象を配線内の電荷分布と関連して説明し得る。
【００１２】本発明者はこのような現象の原因をさらに
明確に究明し、本発明を完成させるために、Ｏ3 −ＴＥ
ＯＳ酸化膜の下部物質の表面に帯電される電荷の種類お
よび量を異にしながらその蒸着特性の差を観察した。こ
のために、シリコンウェハー上にボロンＢ（３価イオ
ン）と燐Ｐ（５価イオン）イオンを注入量とエネルギー
を異にしてイオン注入をした後Ｏ3 −ＴＥＯＳ酸化膜を
蒸着した。
明確に究明し、本発明を完成させるために、Ｏ3 −ＴＥ
ＯＳ酸化膜の下部物質の表面に帯電される電荷の種類お
よび量を異にしながらその蒸着特性の差を観察した。こ
のために、シリコンウェハー上にボロンＢ（３価イオ
ン）と燐Ｐ（５価イオン）イオンを注入量とエネルギー
を異にしてイオン注入をした後Ｏ3 −ＴＥＯＳ酸化膜を
蒸着した。
【００１３】図５は、下部物質表面の電気的極性により
Ｏ3 −ＴＥＯＳ酸化膜の蒸着率が異なることを説明する
ためのグラフである。図５を参照すれば、ボロンをイオ
ン注入した場合にはイオン注入をしていない場合に比べ
全ての場合においてＯ3 −ＴＥＯＳ酸化膜の蒸着率が高
く、燐を注入した場合にはイオン注入量が大きいほど蒸
着率が低くなり注入エネルギーを高くすれば蒸着率が再
び増加する傾向を示した。
Ｏ3 −ＴＥＯＳ酸化膜の蒸着率が異なることを説明する
ためのグラフである。図５を参照すれば、ボロンをイオ
ン注入した場合にはイオン注入をしていない場合に比べ
全ての場合においてＯ3 −ＴＥＯＳ酸化膜の蒸着率が高
く、燐を注入した場合にはイオン注入量が大きいほど蒸
着率が低くなり注入エネルギーを高くすれば蒸着率が再
び増加する傾向を示した。
【００１４】この結果を分析すると、ボロンのようにシ
リコンウェハー上に正電荷を生成させる場合は蒸着率が
高くなり、燐のように負電荷を生成させる場合は蒸着率
が低くなることが判る。したがって、Ｏ3 −ＴＥＯＳ酸
化膜の蒸着率は下部物質表面の電気的極性とその強さに
より異なり、前述した下部金属配線の密度の差による蒸
着形態の差もこれによることが判る。このとき、燐の場
合エネルギーが高いほど蒸着率が高くなる理由は、注入
された燐イオンがウェハー表面から遠くなり、より内側
へ注入されることにより、イオン注入の効果が弱くなる
からである。
リコンウェハー上に正電荷を生成させる場合は蒸着率が
高くなり、燐のように負電荷を生成させる場合は蒸着率
が低くなることが判る。したがって、Ｏ3 −ＴＥＯＳ酸
化膜の蒸着率は下部物質表面の電気的極性とその強さに
より異なり、前述した下部金属配線の密度の差による蒸
着形態の差もこれによることが判る。このとき、燐の場
合エネルギーが高いほど蒸着率が高くなる理由は、注入
された燐イオンがウェハー表面から遠くなり、より内側
へ注入されることにより、イオン注入の効果が弱くなる
からである。
【００１５】一方、Kurt Kwok などは、前述した日本国
特許公開公報平１−２０６６３１号の方法をさらに改善
した金属配線間絶縁層の形成方法として、Ａｌからなる
導電層上にＰＥＣＶＤ（Plasma Enhanced CVD ）酸化膜
を形成し、該ＰＥＣＶＤ酸化膜の表面にＮ2 、Ａｒある
いはＨ2 プラズマ処理を行った後、Ｏ3 −ＴＥＯＳ酸化
膜を蒸着することにより下支依存性を改善する方法を開
示している。その理由は、プラズマ処理により下部ＰＥ
ＣＶＤ酸化膜の表面には正イオンが豊かになり、Ｏ3 −
ＴＥＯＳガス状態混合物は酸素原子が豊富であるため、
電気的に負極性を帯びるようになり、両子間には電気的
な引力が作用するからであるという（ＶＭＩＣ １９９
３年、６月８〜９日、ｐ．１４２）。
特許公開公報平１−２０６６３１号の方法をさらに改善
した金属配線間絶縁層の形成方法として、Ａｌからなる
導電層上にＰＥＣＶＤ（Plasma Enhanced CVD ）酸化膜
を形成し、該ＰＥＣＶＤ酸化膜の表面にＮ2 、Ａｒある
いはＨ2 プラズマ処理を行った後、Ｏ3 −ＴＥＯＳ酸化
膜を蒸着することにより下支依存性を改善する方法を開
示している。その理由は、プラズマ処理により下部ＰＥ
ＣＶＤ酸化膜の表面には正イオンが豊かになり、Ｏ3 −
ＴＥＯＳガス状態混合物は酸素原子が豊富であるため、
電気的に負極性を帯びるようになり、両子間には電気的
な引力が作用するからであるという（ＶＭＩＣ １９９
３年、６月８〜９日、ｐ．１４２）。
【００１６】図６Ａ〜図６Ｄは、Kurt Kwok などによる
金属配線間の絶縁層の形成工程を示す工程順序図であ
る。図６Ａを参照すれば、半導体基板２７上に第１絶縁
層２８を形成したのち、アルミニウムのように比較的融
点が低い導電物質を塗布してパタニングすることにより
導電層２９を形成する。図６Ｂを参照すれば、前記結果
物上にＰＥＣＶＤ酸化物を塗布して第２絶縁層３０を形
成する。図６Ｃおよび図６Ｄを参照すると、第２絶縁層
３０の表面にＮ2 、ＡｒあるいはＨ2 プラズマ処理を行
った後、その結果物上にＯ3 −ＴＥＯＳ酸化膜を塗布し
て第３絶縁層３１を形成する。
金属配線間の絶縁層の形成工程を示す工程順序図であ
る。図６Ａを参照すれば、半導体基板２７上に第１絶縁
層２８を形成したのち、アルミニウムのように比較的融
点が低い導電物質を塗布してパタニングすることにより
導電層２９を形成する。図６Ｂを参照すれば、前記結果
物上にＰＥＣＶＤ酸化物を塗布して第２絶縁層３０を形
成する。図６Ｃおよび図６Ｄを参照すると、第２絶縁層
３０の表面にＮ2 、ＡｒあるいはＨ2 プラズマ処理を行
った後、その結果物上にＯ3 −ＴＥＯＳ酸化膜を塗布し
て第３絶縁層３１を形成する。
【００１７】Kurt Kwok などの方法は、Ｏ3 −ＴＥＯＳ
酸化膜の下支依存性を下部層の電気的極性と関連させた
という点では本発明者の研究結果に符合するが、この方
法による金属配線間の絶縁層形成方法は、導電層の上部
にＰＥＣＶＤ酸化膜を形成させるべきであるため、工程
が複雑となり、形成された絶縁層表面の平坦度が保障さ
れない。言い換えれば、Ｏ3 −ＴＥＯＳ酸化膜の下支依
存性を導電層および導電層下部の絶縁層との有機的関係
中で究明しないことにより、絶縁層形成工程における工
程の単純化と優秀な平坦度という従来の問題点を解決で
きなかった。
酸化膜の下支依存性を下部層の電気的極性と関連させた
という点では本発明者の研究結果に符合するが、この方
法による金属配線間の絶縁層形成方法は、導電層の上部
にＰＥＣＶＤ酸化膜を形成させるべきであるため、工程
が複雑となり、形成された絶縁層表面の平坦度が保障さ
れない。言い換えれば、Ｏ3 −ＴＥＯＳ酸化膜の下支依
存性を導電層および導電層下部の絶縁層との有機的関係
中で究明しないことにより、絶縁層形成工程における工
程の単純化と優秀な平坦度という従来の問題点を解決で
きなかった。
【００１８】
【発明が解決しようとする課題】本発明の目的は、所定
物質層の蒸着率と蒸着特性を向上させ得る膜形成方法を
提供することである。本発明の他の目的は、工程が単純
であり、低温で遂行することができ、優れた平坦度が得
られる膜形成方法を提供することである。
物質層の蒸着率と蒸着特性を向上させ得る膜形成方法を
提供することである。本発明の他の目的は、工程が単純
であり、低温で遂行することができ、優れた平坦度が得
られる膜形成方法を提供することである。
【００１９】本発明のまた他の目的は、前記膜形成方法
の実施に用いられる膜形成装置を提供することである。
の実施に用いられる膜形成装置を提供することである。
【００２０】
【課題を解決するための手段】本発明の目的および他の
目的を達成するために、本発明は任意の物質よりなる第
１物質層の表面が所定の電気的極性を有するように前記
第１物質層または第１物質層を支持する下層物質を処理
する第１工程と、前記処理後の第１物質層の表面の電気
的極性と相反する電気的極性を有する任意の第２物質を
前記第１物質層上に蒸着または気相沈積して第２物質層
を形成する第２工程とを含むことを特徴とする膜形成方
法を提供する。
目的を達成するために、本発明は任意の物質よりなる第
１物質層の表面が所定の電気的極性を有するように前記
第１物質層または第１物質層を支持する下層物質を処理
する第１工程と、前記処理後の第１物質層の表面の電気
的極性と相反する電気的極性を有する任意の第２物質を
前記第１物質層上に蒸着または気相沈積して第２物質層
を形成する第２工程とを含むことを特徴とする膜形成方
法を提供する。
【００２１】本発明の一応用例ではＯ3−ＴＥＯＳ酸化
膜が成長する時、下部配線層の表面と下部絶縁層の表面
の電気的極性に応じてＯ3−ＴＥＯＳ酸化膜の蒸着率が
異なるようになる現象を利用する。すなわち、Ｏ3−Ｔ
ＥＯＳ酸化膜やＯ3−ＨＭＤＳ酸化膜のようにその形成
過程で中間生成物が電気的極性を帯びる絶縁物質を用い
て絶縁層を形成する際に、下部層の表面の電気的極性を
蒸着される前記絶縁物質と正反対とさせることにより、
両者の電気的引力により蒸着率を高め、蒸着特性を向上
させ得るようにする。
膜が成長する時、下部配線層の表面と下部絶縁層の表面
の電気的極性に応じてＯ3−ＴＥＯＳ酸化膜の蒸着率が
異なるようになる現象を利用する。すなわち、Ｏ3−Ｔ
ＥＯＳ酸化膜やＯ3−ＨＭＤＳ酸化膜のようにその形成
過程で中間生成物が電気的極性を帯びる絶縁物質を用い
て絶縁層を形成する際に、下部層の表面の電気的極性を
蒸着される前記絶縁物質と正反対とさせることにより、
両者の電気的引力により蒸着率を高め、蒸着特性を向上
させ得るようにする。
【００２２】例えば、中間生成物が電気的に負極性を帯
びるＯ3−ＴＥＯＳ酸化膜を絶縁物質として利用する場
合なら、下部層の表面は電気的に正極性を帯びるように
処理する。この時下部層表面の処理方法としては、下部
層が電気的極性を有するように直流電源を連結する方法
を使用し、また他の方法としては、下部層にプラズマ処
理を行う方法、下部層にイオン注入する方法がある。
びるＯ3−ＴＥＯＳ酸化膜を絶縁物質として利用する場
合なら、下部層の表面は電気的に正極性を帯びるように
処理する。この時下部層表面の処理方法としては、下部
層が電気的極性を有するように直流電源を連結する方法
を使用し、また他の方法としては、下部層にプラズマ処
理を行う方法、下部層にイオン注入する方法がある。
【００２３】本発明の目的および他の目的を達成するた
めに、本発明は下部絶縁層上に導電物質を塗布しパタニ
ングして前記下部絶縁層の一部分が露出されるように導
電層を形成する第１工程と、前記導電層の表面と前記露
出された下部絶縁層の表面の電気的極性が異なるように
前記導電層と前記下部絶縁層とのいずれか一方あるいは
両方を処理する第２工程と、前記処理された前記導電層
の表面と前記下部絶縁層の表面とのいずれか一方あるい
は両方の電気的極性により蒸着率が異なる絶縁物質を蒸
着する第３工程とを含むことを特徴とする膜形成方法を
提供する。
めに、本発明は下部絶縁層上に導電物質を塗布しパタニ
ングして前記下部絶縁層の一部分が露出されるように導
電層を形成する第１工程と、前記導電層の表面と前記露
出された下部絶縁層の表面の電気的極性が異なるように
前記導電層と前記下部絶縁層とのいずれか一方あるいは
両方を処理する第２工程と、前記処理された前記導電層
の表面と前記下部絶縁層の表面とのいずれか一方あるい
は両方の電気的極性により蒸着率が異なる絶縁物質を蒸
着する第３工程とを含むことを特徴とする膜形成方法を
提供する。
【００２４】言い換えると、下部絶縁層上に形成された
導電層および前記導電層の間に露出された下部絶縁層上
に層間絶縁層を形成する際に、前記導電層の表面と前記
下部絶縁層の表面の電気的極性を異にするように処理
し、蒸着される絶縁物質の電気的極性により前記導電層
と前記下部絶縁層の蒸着率が異なるようにすることによ
り、平坦な層間絶縁層が得られる。
導電層および前記導電層の間に露出された下部絶縁層上
に層間絶縁層を形成する際に、前記導電層の表面と前記
下部絶縁層の表面の電気的極性を異にするように処理
し、蒸着される絶縁物質の電気的極性により前記導電層
と前記下部絶縁層の蒸着率が異なるようにすることによ
り、平坦な層間絶縁層が得られる。
【００２５】例えば、中間生成物が電気的に負極性を帯
びるＯ3−ＴＥＯＳ酸化膜を前記絶縁物質として用いる
場合には、前記導電層の表面は負極性を帯びるように処
理し、前記下部絶縁層の表面は正極性を帯びるように処
理し、層間絶縁層の形成時に前記下部絶縁層上では前記
Ｏ3−ＴＥＯＳ酸化膜の中間生成物との電気的引力によ
り蒸着率が高くなり、前記導電層上では電気的斥力が作
用して蒸着率が低くなることにより、全体的に平坦な層
間絶縁層が得られる。
びるＯ3−ＴＥＯＳ酸化膜を前記絶縁物質として用いる
場合には、前記導電層の表面は負極性を帯びるように処
理し、前記下部絶縁層の表面は正極性を帯びるように処
理し、層間絶縁層の形成時に前記下部絶縁層上では前記
Ｏ3−ＴＥＯＳ酸化膜の中間生成物との電気的引力によ
り蒸着率が高くなり、前記導電層上では電気的斥力が作
用して蒸着率が低くなることにより、全体的に平坦な層
間絶縁層が得られる。
【００２６】このとき、前記導電層表面と前記下部絶縁
層表面の電気的極性の差は種々の組合せがあり得る。す
なわち、中間生成物が電気的に負極性を帯びるＯ3−Ｔ
ＥＯＳ酸化膜を前記絶縁物質として用いる場合を例を挙
げて説明すれば、前記導電層の表面は電気的極性を帯び
ないようにし前記下部絶縁層の表面のみ正極性を帯びる
ようにして、前記導電層上には通常の蒸着率を持たせ、
前記下部絶縁層上には高い蒸着率を持たせることもで
き、前記導電層表面に負極性を帯びさせた場合に前記下
部絶縁層の表面を電気的極性を帯びないようにすること
もできる。
層表面の電気的極性の差は種々の組合せがあり得る。す
なわち、中間生成物が電気的に負極性を帯びるＯ3−Ｔ
ＥＯＳ酸化膜を前記絶縁物質として用いる場合を例を挙
げて説明すれば、前記導電層の表面は電気的極性を帯び
ないようにし前記下部絶縁層の表面のみ正極性を帯びる
ようにして、前記導電層上には通常の蒸着率を持たせ、
前記下部絶縁層上には高い蒸着率を持たせることもで
き、前記導電層表面に負極性を帯びさせた場合に前記下
部絶縁層の表面を電気的極性を帯びないようにすること
もできる。
【００２７】もし蒸着される絶縁物質がＯ3−ＴＥＯＳ
酸化膜とは反対に電気的に正極性を有する物質なら、前
記導電層表面と前記下部絶縁層の表面の電気的極性は前
述したものとは反対となるように処理すべきである。こ
こでも前記導電層の表面と前記下部絶縁層の表面が電気
的に異なる極性を有するようにする処理方法は直流電源
やプラズマ処理やイオン注入法などによる。
酸化膜とは反対に電気的に正極性を有する物質なら、前
記導電層表面と前記下部絶縁層の表面の電気的極性は前
述したものとは反対となるように処理すべきである。こ
こでも前記導電層の表面と前記下部絶縁層の表面が電気
的に異なる極性を有するようにする処理方法は直流電源
やプラズマ処理やイオン注入法などによる。
【００２８】本発明のまた他の目的を達成するために本
発明の膜形成装置は、ウェハーを付着する部分であるサ
セプタおよびガス注入部の間に直流電源を連結したＣＶ
Ｄ装置であることを特徴とする。
発明の膜形成装置は、ウェハーを付着する部分であるサ
セプタおよびガス注入部の間に直流電源を連結したＣＶ
Ｄ装置であることを特徴とする。
【００２９】
【作用】本発明の膜形成方法およびその形成装置による
と、下部層の電気的極性により蒸着率が異なる所定物質
を上層膜として形成するため、下部層、例えば、導電層
および下部絶縁層の電気的極性を異にするように処理す
ることによって、上層膜の平坦度および蒸着特性の優れ
た膜を形成しうる。
と、下部層の電気的極性により蒸着率が異なる所定物質
を上層膜として形成するため、下部層、例えば、導電層
および下部絶縁層の電気的極性を異にするように処理す
ることによって、上層膜の平坦度および蒸着特性の優れ
た膜を形成しうる。
【００３０】
【実施例】以下、添付した図面に基づき本発明を詳細に
説明する。図７Ａ〜図７Ｃは、本発明の一実施例を説明
するための概略的な工程順序図である。図７Ａを参照す
れば、半導体基板５１上にＢＰＳＧからなる下部絶縁層
５２を形成し、前記下部絶縁層５２上に約１５００Å程
度の厚さのＷＳｉ（タングステンシリサイド）と約５０
０Å程度の厚さのドープされたポリシリコンを積層した
後パタニングすることにより導電層５３を形成する。
説明する。図７Ａ〜図７Ｃは、本発明の一実施例を説明
するための概略的な工程順序図である。図７Ａを参照す
れば、半導体基板５１上にＢＰＳＧからなる下部絶縁層
５２を形成し、前記下部絶縁層５２上に約１５００Å程
度の厚さのＷＳｉ（タングステンシリサイド）と約５０
０Å程度の厚さのドープされたポリシリコンを積層した
後パタニングすることにより導電層５３を形成する。
【００３１】図７Ｂを参照すれば、前記結果物上にＮ2
＋ＮＨ3 プラズマ処理を行う。プラズマ処理条件は次の
通りである。処理時間は１００秒、圧力は２．５ｔｏｒ
ｒ、電力は４００Ｗ、温度は４００℃、スペーシングは
３５０ｍｉｌｓ（約９mm）、Ｎ2 フローレートは２２０
０ｃｃｍ、ＮＨ3 フローレートは８０ｃｃｍである。こ
こで、前記Ｎ2 ＋ＮＨ3 プラズマの代わりにＮ2 、Ｎ2
Ｏ、Ｏ2 、Ｏ3 およびＡｒプラズマ処理を行うこともで
きる。このようにプラズマ処理を行う理由は、後続する
工程である層間絶縁層５４の形成工程で絶縁層形成物質
として用いられるＯ3 −ＴＥＯＳ酸化膜の中間生成物が
電気的に負極性を帯びるため、導電層５３のパターンの
間に露出された下部絶縁層５２の表面が電気的に正極性
を帯びるようにして、前記露出された下部絶縁層５２上
の蒸着率を導電層５３上の蒸着率より大きくするためで
ある。ここで、下層ＢＰＳＧがＯ3 −ＴＥＯＳ法で形成
されたものであっても、既に固化しているため、蒸着過
程にあって可動性を保ち、分子または分子クラスター、
あるいは化学的変化の途中にある中間生成物としての上
層物質と下層物質は異種のものと考えるべきである。
＋ＮＨ3 プラズマ処理を行う。プラズマ処理条件は次の
通りである。処理時間は１００秒、圧力は２．５ｔｏｒ
ｒ、電力は４００Ｗ、温度は４００℃、スペーシングは
３５０ｍｉｌｓ（約９mm）、Ｎ2 フローレートは２２０
０ｃｃｍ、ＮＨ3 フローレートは８０ｃｃｍである。こ
こで、前記Ｎ2 ＋ＮＨ3 プラズマの代わりにＮ2 、Ｎ2
Ｏ、Ｏ2 、Ｏ3 およびＡｒプラズマ処理を行うこともで
きる。このようにプラズマ処理を行う理由は、後続する
工程である層間絶縁層５４の形成工程で絶縁層形成物質
として用いられるＯ3 −ＴＥＯＳ酸化膜の中間生成物が
電気的に負極性を帯びるため、導電層５３のパターンの
間に露出された下部絶縁層５２の表面が電気的に正極性
を帯びるようにして、前記露出された下部絶縁層５２上
の蒸着率を導電層５３上の蒸着率より大きくするためで
ある。ここで、下層ＢＰＳＧがＯ3 −ＴＥＯＳ法で形成
されたものであっても、既に固化しているため、蒸着過
程にあって可動性を保ち、分子または分子クラスター、
あるいは化学的変化の途中にある中間生成物としての上
層物質と下層物質は異種のものと考えるべきである。
【００３２】このようなプラズマ処理の代わりに、同一
の効果が得られるイオン注入法を用いることもできる。
すなわち、前記導電層５３を形成した後、結果物上に正
のイオンを注入すれば、前記導電層５３上に注入された
イオンは導電層の内部に豊かに存する電子により中和さ
れ、前記下部絶縁層５２上に注入されたイオンは下部絶
縁層の表面を正に帯電されるようにする。
の効果が得られるイオン注入法を用いることもできる。
すなわち、前記導電層５３を形成した後、結果物上に正
のイオンを注入すれば、前記導電層５３上に注入された
イオンは導電層の内部に豊かに存する電子により中和さ
れ、前記下部絶縁層５２上に注入されたイオンは下部絶
縁層の表面を正に帯電されるようにする。
【００３３】図７Ｃを参照すると、前記プラズマ処理し
た結果物の全面にＯ3 −ＴＥＯＳＵＳＧ（Undoped Sili
cate Glass）を３０００Åの厚さで蒸着して層間絶縁層
５４を形成する。このように形成された層間絶縁層５４
は、下部絶縁層５２と導電層５３のＯ3 −ＴＥＯＳ酸化
膜の蒸着率の差により、平坦度が優れる。ここで、前記
Ｏ3 −ＴＥＯＳ酸化膜の代わりに、例えばＯ3 −ＨＭＤ
Ｓ酸化膜のように、中間生成物が電気的極性を帯びる他
の物質を用いることもできる。
た結果物の全面にＯ3 −ＴＥＯＳＵＳＧ（Undoped Sili
cate Glass）を３０００Åの厚さで蒸着して層間絶縁層
５４を形成する。このように形成された層間絶縁層５４
は、下部絶縁層５２と導電層５３のＯ3 −ＴＥＯＳ酸化
膜の蒸着率の差により、平坦度が優れる。ここで、前記
Ｏ3 −ＴＥＯＳ酸化膜の代わりに、例えばＯ3 −ＨＭＤ
Ｓ酸化膜のように、中間生成物が電気的極性を帯びる他
の物質を用いることもできる。
【００３４】前記一実施例では、その上部に導電層の形
成されている絶縁層上に、層間絶縁層を形成する工程に
本発明の思想を適用したが、本発明の基本的な思想が絶
縁層を形成するいずれの工程でも適用され得ることは無
論である。図８Ａおよび図８Ｂは、本発明による膜層形
成方法を施すことのできる半導体製造装置を説明するた
めの図面である。
成されている絶縁層上に、層間絶縁層を形成する工程に
本発明の思想を適用したが、本発明の基本的な思想が絶
縁層を形成するいずれの工程でも適用され得ることは無
論である。図８Ａおよび図８Ｂは、本発明による膜層形
成方法を施すことのできる半導体製造装置を説明するた
めの図面である。
【００３５】図８Ａは従来のＣＶＤ装置を示し、図８Ｂ
は本発明によるＣＶＤ装置を示す。図８Ａに示した従来
のＣＶＤ装置は、サセプタ６１にウェハー６５が直に付
着され、このサセプタとガス注入部の間にはこれらを電
気的に連結する装置が存しない。しかしながら、本発明
によるＣＶＤ装置によると（図８Ｂ）、サセプタ６１と
ガス注入部６２の間には直流電源６３が連結され、ウェ
ハー６５はサセプタに付着されている導体板６４に付着
される。
は本発明によるＣＶＤ装置を示す。図８Ａに示した従来
のＣＶＤ装置は、サセプタ６１にウェハー６５が直に付
着され、このサセプタとガス注入部の間にはこれらを電
気的に連結する装置が存しない。しかしながら、本発明
によるＣＶＤ装置によると（図８Ｂ）、サセプタ６１と
ガス注入部６２の間には直流電源６３が連結され、ウェ
ハー６５はサセプタに付着されている導体板６４に付着
される。
【００３６】前記本発明によるＣＶＤ装置を利用してブ
ランクウェハーにＯ3 −ＴＥＯＳ酸化膜のように中間生
成物が電気的負極性を帯びる絶縁物質を蒸着する際に
は、サセプタ６１側にプラス電極を連結すれば、ウェハ
ー６５表面に正イオンが生成され、電気的引力によりＯ
3 −ＴＥＯＳ酸化膜の蒸着率が高くなり、サセプタ６１
側にマイナス電極を連結すればウェハー６５の表面に負
イオンが生成され、電気的斥力により蒸着率が低くな
る。したがって、蒸着目的により蒸着率の調節が可能で
あり、蒸着特性の優れた絶縁層が得られる。同様な方法
として、下層物質が強誘電体を含む場合には、一時的に
直流電界を加えて強誘電体を分極させ、これによって極
性を付与する加工的処理方法も可能である。
ランクウェハーにＯ3 −ＴＥＯＳ酸化膜のように中間生
成物が電気的負極性を帯びる絶縁物質を蒸着する際に
は、サセプタ６１側にプラス電極を連結すれば、ウェハ
ー６５表面に正イオンが生成され、電気的引力によりＯ
3 −ＴＥＯＳ酸化膜の蒸着率が高くなり、サセプタ６１
側にマイナス電極を連結すればウェハー６５の表面に負
イオンが生成され、電気的斥力により蒸着率が低くな
る。したがって、蒸着目的により蒸着率の調節が可能で
あり、蒸着特性の優れた絶縁層が得られる。同様な方法
として、下層物質が強誘電体を含む場合には、一時的に
直流電界を加えて強誘電体を分極させ、これによって極
性を付与する加工的処理方法も可能である。
【００３７】図９Ａおよび図９Ｂは、前記図８Ｂの半導
体製造装置を利用して層間絶縁層を形成する方法を説明
するために示した断面図である。Ｏ3 −ＴＥＯＳ酸化膜
のような物質を使用する層間絶縁層を形成するために、
本発明によるＣＶＤ装置を利用する時には、サセプタ側
に陰極を連結すれば、図９Ａに示した通り、導電層６８
の表面では負極性を帯びるようになり、Ｏ3 −ＴＥＯＳ
酸化膜の蒸着率が低くなり、下部絶縁層６７上では正常
的な蒸着率を有する。よって、Ｏ3 −ＴＥＯＳ酸化膜６
９が導電層６８上と下部絶縁層６７上で蒸着率が異なっ
て蒸着されることにより、図９Ｂに示したように、平坦
度の優れた層間絶縁層が得られる。このとき、符号６６
は半導体基板を示す。
体製造装置を利用して層間絶縁層を形成する方法を説明
するために示した断面図である。Ｏ3 −ＴＥＯＳ酸化膜
のような物質を使用する層間絶縁層を形成するために、
本発明によるＣＶＤ装置を利用する時には、サセプタ側
に陰極を連結すれば、図９Ａに示した通り、導電層６８
の表面では負極性を帯びるようになり、Ｏ3 −ＴＥＯＳ
酸化膜の蒸着率が低くなり、下部絶縁層６７上では正常
的な蒸着率を有する。よって、Ｏ3 −ＴＥＯＳ酸化膜６
９が導電層６８上と下部絶縁層６７上で蒸着率が異なっ
て蒸着されることにより、図９Ｂに示したように、平坦
度の優れた層間絶縁層が得られる。このとき、符号６６
は半導体基板を示す。
【００３８】前述した本発明の一実施例で、Ｏ3 −ＴＥ
ＯＳ酸化膜のように中間生成物が電気的陰極性を有する
物質として絶縁層を形成する場合についてのみ説明した
が、本発明が絶縁層形成工程だけでなく、電気的極性
（正極性を含んだ）を有する物質を蒸着する全ての工程
に適用し得ることは無論である。なお、本発明は前記実
施例に限定されるものではなく、本発明の思想を逸脱し
ない範囲で種々の改変をなし得ることは無論である。
ＯＳ酸化膜のように中間生成物が電気的陰極性を有する
物質として絶縁層を形成する場合についてのみ説明した
が、本発明が絶縁層形成工程だけでなく、電気的極性
（正極性を含んだ）を有する物質を蒸着する全ての工程
に適用し得ることは無論である。なお、本発明は前記実
施例に限定されるものではなく、本発明の思想を逸脱し
ない範囲で種々の改変をなし得ることは無論である。
【００３９】
【発明の効果】以上で説明した通り、本発明によると蒸
着率が高く、蒸着特性の優れた絶縁層が得られる。そし
て、本発明によると、平坦度が優れ、工程が単純であ
り、高温熱処理による接合破壊のない金属配線の間の絶
縁層やメタル工程前の層間絶縁層が得られる。また、本
発明のＣＶＤ装置によると、前記の絶縁層形成工程を容
易に施しうる。
着率が高く、蒸着特性の優れた絶縁層が得られる。そし
て、本発明によると、平坦度が優れ、工程が単純であ
り、高温熱処理による接合破壊のない金属配線の間の絶
縁層やメタル工程前の層間絶縁層が得られる。また、本
発明のＣＶＤ装置によると、前記の絶縁層形成工程を容
易に施しうる。
【図１】Ａ〜Ｃは、従来の一方法による層間絶縁層の形
成工程および平坦化工程を示す工程順序図である。
成工程および平坦化工程を示す工程順序図である。
【図２】Ａ〜Ｄは、従来の他の方法による絶縁層の形成
工程および平坦化工程を示す工程順序図である。
工程および平坦化工程を示す工程順序図である。
【図３】Ａ〜Ｃは、下部金属配線の密度によるＯ3 −Ｔ
ＥＯＳ酸化膜の蒸着特性の差を示す説明図である。
ＥＯＳ酸化膜の蒸着特性の差を示す説明図である。
【図４】下部金属配線の密度によるＯ3 −ＴＥＯＳ酸化
膜の蒸着特性の差を示す説明図である。
膜の蒸着特性の差を示す説明図である。
【図５】イオン注入後のＯ3 −ＴＥＯＳ酸化膜の蒸着率
の変化を示す特性図である。
の変化を示す特性図である。
【図６】Ａ〜Ｄは、Ｏ3 −ＴＥＯＳ酸化膜を利用した従
来の絶縁層の形成工程を示す工程順序図である。
来の絶縁層の形成工程を示す工程順序図である。
【図７】Ａ〜Ｃは、本発明の一実施例を示す工程順序図
である。
である。
【図８】ＡおよびＢは、本発明による絶縁層形成方法を
実施可能な半導体製造装置を示す説明図である。
実施可能な半導体製造装置を示す説明図である。
【図９】ＡおよびＢは図８Ｂの半導体製造装置を利用し
て層間絶縁層を形成する方法を示す断面図である。
て層間絶縁層を形成する方法を示す断面図である。
５１ 半導体基板 ５２ 下部絶縁層 ５３ 導電層 ５４ 層間絶縁層 ６１ サセプタ ６２ ガス注入部 ６３ 直流電源 ６４ 導体板 ６５ ウェハー ６６ 半導体基板 ６７ 下部絶縁層 ６８ 導電層 ６９ Ｏ3 −ＴＥＯＳ酸化膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 洪 昌基 大韓民国 京畿道 水原市 八達区 仁溪 洞 319−６番地 (72)発明者 金 昶圭 大韓民国 京畿道 城南市 壽井区 太平 ４洞 3309−532番地 (72)発明者 鄭 佑仁 大韓民国 京畿道 水原市 長安区 亭子 洞 3309−532番地
Claims (12)
- 【請求項１】 任意の物質よりなる第１物質層の表面が
所定の電気的極性を有するように前記第１物質層または
第１物質層を支持する下層物質を処理する第１工程と、 前記処理後の第１物質層の表面の電気的極性と相反する
電気的極性を有する任意の第２物質を前記第１物質層上
に蒸着または気相沈積して第２物質層を形成する第２工
程とを含むことを特徴とする膜形成方法。 - 【請求項２】 前記第１工程において、前記処理はプラ
ズマ処理であることを特徴とする請求項１記載の膜形成
方法。 - 【請求項３】 前記プラズマは、Ｎ2 ＋ＮＨ3 、Ｎ2 、
Ｎ2 Ｏ、Ｏ2 およびＡｒプラズマよりなる群から選択さ
れたいずれか１つであることを特徴とする請求項２記載
の膜形成方法。 - 【請求項４】 前記第２物質は、Ｏ3 −ＴＥＯＳ（Tetr
a-Ethyl-Ortho-Silicate）およびＯ3 −ＨＭＤＳ（Hexa
-Methyl-Di-Siloxane ）よりなる群から選択されたいず
れか１つであることを特徴とする請求項３記載の膜形成
方法。 - 【請求項５】 下部絶縁層上に導電物質を塗布しパタニ
ングして前記下部絶縁層の一部分が露出されるように導
電層を形成する第１工程と、 前記導電層の表面と前記露出された下部絶縁層の表面の
電気的極性が異なるように前記導電層と前記下部絶縁層
とのいずれか一方あるいは両方を処理する第２工程と、 前記第２行程により処理された前記導電層の表面と前記
下部絶縁層の表面とのいずれか一方あるいは両方の電気
的極性により蒸着率が異なる絶縁物質を蒸着する第３工
程とを含むことを特徴とする膜形成方法。 - 【請求項６】 前記第２工程の前記処理は、プラズマ処
理であることを特徴とする請求項５記載の膜形成方法。 - 【請求項７】 前記プラズマは、Ｎ2 ＋ＮＨ3 、Ｎ2 、
Ｎ2 Ｏ、Ｏ2 、Ｏ3およびＡｒプラズマよりなる群から
選択されたいずれか１つであることを特徴とする請求項
６記載の膜形成方法。 - 【請求項８】 前記第２工程の前記処理は、イオンをイ
オン注入することを特徴とする請求項５記載の膜形成方
法。 - 【請求項９】 前記第２工程の前記処理は、サセプタと
ガス注入部の間に直流電源を連結した半導体製造装置に
より遂行されることを特徴とする請求項５記載の膜形成
方法。 - 【請求項１０】 前記第２工程の前記処理は、前記半導
体装置のサセプタ側に陰極を連結することを特徴とする
請求項９記載の膜形成方法。 - 【請求項１１】 前記絶縁物質は、Ｏ3 −ＴＥＯＳおよ
びＯ3 1 ＨＭＤＳよりなる群から選択されたいずれか１
つであることを特徴とする請求項１０記載の膜形成方
法。 - 【請求項１２】 ガス注入部およびウェハーを付着する
部分であるサセプタを含む膜形成用ＣＶＤ装置におい
て、前記ガス注入部と前記サセプタの間に直流電源を連
結することを特徴とする膜形成装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1993P17552 | 1993-08-31 | ||
| KR1019930017552A KR970007116B1 (ko) | 1993-08-31 | 1993-08-31 | 반도체장치의 절연층 형성방법 및 그 형성장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786190A true JPH0786190A (ja) | 1995-03-31 |
Family
ID=19362761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6179331A Pending JPH0786190A (ja) | 1993-08-31 | 1994-07-29 | 膜形成方法およびその形成装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5656337A (ja) |
| JP (1) | JPH0786190A (ja) |
| KR (1) | KR970007116B1 (ja) |
| CN (1) | CN1051400C (ja) |
| DE (1) | DE4430120B4 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004158880A (ja) * | 2000-04-11 | 2004-06-03 | Matsushita Electric Ind Co Ltd | 半導体装置の製造装置 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2711035B1 (fr) * | 1993-10-04 | 1995-12-29 | Plasmion | Dispositif et procédé pour former un plasma par application de micro-ondes. |
| JPH09501612A (ja) * | 1994-04-08 | 1997-02-18 | マーク エー． レイ， | 選択的プラズマ成長 |
| US6699530B2 (en) * | 1995-07-06 | 2004-03-02 | Applied Materials, Inc. | Method for constructing a film on a semiconductor wafer |
| KR100199348B1 (ko) * | 1995-12-23 | 1999-06-15 | 김영환 | 반도체 소자의 제조방법 |
| KR100463328B1 (ko) * | 1997-08-25 | 2005-04-06 | 삼성테크윈 주식회사 | 인터벌촬영시촬영조건조정이가능한장치및그방법 |
| US6274292B1 (en) * | 1998-02-25 | 2001-08-14 | Micron Technology, Inc. | Semiconductor processing methods |
| US7804115B2 (en) | 1998-02-25 | 2010-09-28 | Micron Technology, Inc. | Semiconductor constructions having antireflective portions |
| US6384466B1 (en) * | 1998-08-27 | 2002-05-07 | Micron Technology, Inc. | Multi-layer dielectric and method of forming same |
| US6268282B1 (en) | 1998-09-03 | 2001-07-31 | Micron Technology, Inc. | Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks |
| US6281100B1 (en) | 1998-09-03 | 2001-08-28 | Micron Technology, Inc. | Semiconductor processing methods |
| US6828683B2 (en) | 1998-12-23 | 2004-12-07 | Micron Technology, Inc. | Semiconductor devices, and semiconductor processing methods |
| US7235499B1 (en) * | 1999-01-20 | 2007-06-26 | Micron Technology, Inc. | Semiconductor processing methods |
| JP3229294B2 (ja) * | 1999-06-04 | 2001-11-19 | キヤノン販売株式会社 | 被成膜面の改質方法及び半導体装置の製造方法 |
| US6821571B2 (en) * | 1999-06-18 | 2004-11-23 | Applied Materials Inc. | Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers |
| US7067414B1 (en) | 1999-09-01 | 2006-06-27 | Micron Technology, Inc. | Low k interlevel dielectric layer fabrication methods |
| GB2354107B (en) * | 1999-09-01 | 2004-04-28 | Mitel Corp | Surface stabilization of silicon rich silica glass using increased post deposition delay |
| JP2001077104A (ja) | 1999-09-07 | 2001-03-23 | Miyazaki Oki Electric Co Ltd | 半導体装置の層間絶縁膜の形成方法 |
| JP3348084B2 (ja) | 1999-12-28 | 2002-11-20 | キヤノン販売株式会社 | 成膜方法及び半導体装置 |
| US6440860B1 (en) | 2000-01-18 | 2002-08-27 | Micron Technology, Inc. | Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride |
| DE10010286A1 (de) * | 2000-02-25 | 2001-09-13 | Infineon Technologies Ag | Verfahren zum Auffüllen von Vertiefungen in einer Oberfläche einer Halbleiterstruktur und eine auf diese Weise aufgefüllte Halbleiterstruktur |
| JP3419745B2 (ja) | 2000-02-28 | 2003-06-23 | キヤノン販売株式会社 | 半導体装置及びその製造方法 |
| JP3549193B2 (ja) | 2000-03-31 | 2004-08-04 | キヤノン販売株式会社 | 被成膜面の改質方法及び半導体装置の製造方法 |
| JP2001291713A (ja) | 2000-04-07 | 2001-10-19 | Canon Sales Co Inc | 成膜方法及び半導体装置 |
| JP3934343B2 (ja) | 2000-07-12 | 2007-06-20 | キヤノンマーケティングジャパン株式会社 | 半導体装置及びその製造方法 |
| US6794311B2 (en) | 2000-07-14 | 2004-09-21 | Applied Materials Inc. | Method and apparatus for treating low k dielectric layers to reduce diffusion |
| US6753270B1 (en) | 2000-08-04 | 2004-06-22 | Applied Materials Inc. | Process for depositing a porous, low dielectric constant silicon oxide film |
| KR100455430B1 (ko) * | 2002-03-29 | 2004-11-06 | 주식회사 엘지이아이 | 열교환기 표면처리장비의 냉각장치 및 그 제조방법 |
| CN101421433B (zh) * | 2006-02-10 | 2013-11-06 | 分子间公司 | 用于联合改变材料、单元工艺和工艺顺序的方法和装置 |
| JP2009054683A (ja) * | 2007-08-24 | 2009-03-12 | Panasonic Corp | 半導体装置およびその製造方法 |
| CA2811988C (en) | 2010-09-02 | 2016-11-01 | Optimedica Corporation | Patient interface for ophthalmologic diagnostic and interventional procedures |
| US8039920B1 (en) * | 2010-11-17 | 2011-10-18 | Intel Corporation | Methods for forming planarized hermetic barrier layers and structures formed thereby |
| US20190067477A1 (en) * | 2017-08-28 | 2019-02-28 | United Microelectronics Corp. | Semiconductor structure with doped fin-shaped structures and method of fabricating the same |
| CN113675106B (zh) * | 2021-08-20 | 2024-04-02 | 长江存储科技有限责任公司 | 晶圆表面电荷量的检测方法和检测装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3698948A (en) * | 1968-07-26 | 1972-10-17 | Motorola Inc | Fabrication of a silicon-silicon dioxide interface of predetermined space charge polarity |
| KR910000273B1 (ko) * | 1985-05-09 | 1991-01-23 | 마쯔시다덴기산교 가부시기가이샤 | 플라즈마 처리장치 |
| JPH0663099B2 (ja) * | 1989-03-06 | 1994-08-17 | 善八 小久見 | 薄膜の製造方法 |
| US5221416A (en) * | 1990-05-31 | 1993-06-22 | Matsushita Electric Industrial Co., Ltd. | Plasma surface treating method |
| US5071670A (en) * | 1990-06-11 | 1991-12-10 | Kelly Michael A | Method for chemical vapor deposition under a single reactor vessel divided into separate reaction chambers each with its own depositing and exhausting means |
| JPH0719777B2 (ja) * | 1990-08-10 | 1995-03-06 | 株式会社半導体プロセス研究所 | 半導体装置の製造方法 |
| JPH053258A (ja) * | 1990-09-25 | 1993-01-08 | Kawasaki Steel Corp | 層間絶縁膜の形成方法 |
| JPH0711446A (ja) * | 1993-05-27 | 1995-01-13 | Applied Materials Inc | 気相成長用サセプタ装置 |
-
1993
- 1993-08-31 KR KR1019930017552A patent/KR970007116B1/ko not_active IP Right Cessation
-
1994
- 1994-07-29 JP JP6179331A patent/JPH0786190A/ja active Pending
- 1994-08-25 DE DE4430120A patent/DE4430120B4/de not_active Expired - Fee Related
- 1994-08-30 CN CN94115591A patent/CN1051400C/zh not_active Expired - Fee Related
- 1994-08-31 US US08/296,931 patent/US5656337A/en not_active Expired - Lifetime
-
1995
- 1995-06-05 US US08/465,015 patent/US5560778A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004158880A (ja) * | 2000-04-11 | 2004-06-03 | Matsushita Electric Ind Co Ltd | 半導体装置の製造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5560778A (en) | 1996-10-01 |
| KR950007032A (ko) | 1995-03-21 |
| DE4430120B4 (de) | 2007-04-05 |
| DE4430120A1 (de) | 1995-03-02 |
| US5656337A (en) | 1997-08-12 |
| CN1051400C (zh) | 2000-04-12 |
| KR970007116B1 (ko) | 1997-05-02 |
| CN1108805A (zh) | 1995-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0786190A (ja) | 膜形成方法およびその形成装置 | |
| JP3712356B2 (ja) | 成膜方法および半導体装置の製造方法 | |
| KR100624566B1 (ko) | 커패시터 상부에 유동성 절연막을 갖는 반도체소자 및 그제조 방법 | |
| US5486488A (en) | Process for manufacturing semiconductor device | |
| US5518959A (en) | Method for selectively depositing silicon oxide spacer layers | |
| US20020052119A1 (en) | In-situ flowing bpsg gap fill process using hdp | |
| KR20010043541A (ko) | 컨포멀 층을 형성하기 위한 다단계 방법 | |
| JP4168397B2 (ja) | 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層 | |
| TW503481B (en) | Method of forming a pre-metal dielectric film on a semiconductor substrate | |
| JP4242648B2 (ja) | 金属イオン拡散バリア層 | |
| US6888252B2 (en) | Method of forming a conductive contact | |
| US6153507A (en) | Method of fabricating semiconductor device providing effective resistance against metal layer oxidation and diffusion | |
| US6479385B1 (en) | Interlevel dielectric composite layer for insulation of polysilicon and metal structures | |
| JP4738349B2 (ja) | 低ｋのｃｖｄ材料の勾配堆積 | |
| US6060382A (en) | Method for forming insulating film between metal wirings of semiconductor device | |
| US6174821B1 (en) | Semiconductor processing method of depositing polysilicon | |
| KR20010062216A (ko) | 반도체 장치에서 트래핑된 전하를 줄이기 위한 방법 및 장치 | |
| JP4698813B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09167765A (ja) | 絶縁層およびこれを形成する方法 | |
| KR100310495B1 (ko) | 복합배선층을갖는반도체소자의제조방법 | |
| KR100951557B1 (ko) | ＴｉＮ 하부 전극을 갖는 반도체 메모리 소자 및 그제조방법 | |
| KR100644046B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
| KR100548846B1 (ko) | 도핑 균일도를 향상시킨 캐패시터의 제조 방법 | |
| TW457633B (en) | Gap filling process in integrated circuits using low dielectric constant materials | |
| KR20000043050A (ko) | 반도체 소자의 층간 절연막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040526 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050524 |