JP4698813B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4698813B2 JP4698813B2 JP2000319251A JP2000319251A JP4698813B2 JP 4698813 B2 JP4698813 B2 JP 4698813B2 JP 2000319251 A JP2000319251 A JP 2000319251A JP 2000319251 A JP2000319251 A JP 2000319251A JP 4698813 B2 JP4698813 B2 JP 4698813B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon carbide
- insulating film
- semiconductor device
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特に、埋め込み配線構造を有する半導体装置における層間絶縁膜の構造およびその形成方法に関するものである。
【０００２】
【従来の技術】
０．１８ミクロン世代以降のシステムＬＳＩにおいて、デバイスの高速化を実現するためにデバイスの信号遅延を低減することが重要である。デバイスの信号遅延は、トランジスタの信号遅延と配線遅延との和で表されるが、配線ビッチの縮小が急速に進むにつれて、トランジスタの信号遅延より配線遅延の影響が大きくなっている。配線遅延はＲＣの積（抵抗と層間容量との積）に比例するため、配線抵抗を低くするあるいは層間絶縁膜の容量を低減することが配線遅延を低減するために必要である。この層間絶縁膜の容量低減のための方法として、埋め込み配線構造による低誘電率層間絶縁膜と銅配線との組み合わせが盛んに検討されている。
【０００３】
図７ないし図１０は、従来技術に係る一般的な埋め込み銅配線の製造工程を示す模式図である。これらの図を用いて従来技術に係る製造工程を説明する。まず、図７は、１層の銅配線を形成する際の製造工程を示している。この図７の工程では、シリコン基板１１上に形成されたトランジスタ等の素子を含む下部絶縁層１２の上に、第一の層間絶縁膜１３および第二の層間絶縁膜１４が形成される。第一の層間絶縁膜１３には、低誘電率層間絶縁膜が適用される。
【０００４】
この低誘電率層間絶縁膜に適用可能な材料を例として挙げるならば、水素化シルセスキオキサン（Hydrogen Silsesquioxane）、メチルシルセスキオキサン（Methy1 Silsesquioxane）、ポリアリルエーテル(Poly arylether）、ペンゾシクロブテン（Benzocyclobutene）、ポリテトラフロロエチレン（Polytetrafluoroethylene）やポーラスシリカであるキセロゲル（Xerogel）、エアロゲル（Aerogel）などの回転塗布法で形成される材料や、フッ素化シリコン酸化膜（ＳｉＯＦ膜）、フツ素化アモルファスカーボン（ＣＦ膜）、炭化シリコン酸化膜（ＳｉＯＣ膜）などのＣＶＤ法（Chemical Vapor Deposition、化学気相成長法）で形成される材料などが適用可能である。このように形成される低誘電率層間膜の比誘電率は、１．８〜３．０程度の値である。
【０００５】
また、第二の層間絶縁膜（ハードマスク膜）１４としては、シリコン窒化膜（比誘電率は７．４）、シリコン酸化膜（比誘電率は４．３〜４．５）およびシリコン炭化膜（比誘電率は４．３〜４．７）が使用されるが、比誘電率が低いことと、膜がより硬いことから、シリコン炭化膜を適用することが好ましい。このように形成された層間絶縁膜１３，１４に、金属配線１５を埋め込むための溝を形成し、その溝に金属（ここでは銅を使用）を埋め込むことにより、第一の金属配線１５を形成する。
【０００６】
この第一の金属配線１５の形成方法を簡単に説明する。まず、層間絶縁膜１３，１４中に形成された溝を含む全表面上に、スパッタ法により窒化タンタル（ＴａＮ）膜（図示せず）を形成する。このＴａＮ膜は、金属配線１５となる銅（Ｃｕ）が層間絶縁膜１３，１４中に拡散するのを防止する役割をもつ。次に、スパッタ法あるいはメッキ法でＣｕ膜を形成し、溝を完全に埋め込む。最後に、溝中以外の余分なＣｕ膜を化学機械研磨（ＣＭＰ）法により除去し、図７に示すような第一の金属配線１５を形成する。なお、図７では、ＴａＮ膜が省略されている。
【０００７】
次に、図８に示すように、このようにして形成された第一の金属配線１５および層間絶縁膜１３，１４の層の上に、第三の層間絶縁膜１６、第四の層間絶縁膜１７、第五の層間絶縁膜１８、第六の層間絶縁膜１９、第七の層間絶縁膜２０を順に形成する。
【０００８】
ここで、第四の層間絶縁膜１７および第六の層間絶縁膜１９には、第一の層間絶縁膜１３と同様に低誘電率層間絶縁膜が適用される。第三の層間絶縁膜１６は、第一の金属配線１５として使用されているＣｕの拡散を防止する役割をもつ。この第三の層間絶縁膜１６には、シリコン窒化膜あるいはシリコン炭化膜を適用するが、比誘電率が低いことからシリコン炭化膜を適用することがより好ましい。
【０００９】
第五の層間絶縁膜１８は、配線溝のエッチングを確実にストツプさせる役割をもつ。つまり、あるエッチング条件において、第六の層間絶縁膜１９である低誘電率層間膜のエッチング速度よりも非常に小さいエッチング速度を有する材料を適用しなければならない。適用可能な材料としては、シリコン窒化膜、シリコン酸化膜およびシリコン炭化膜があるが、比誘電率が低いことと、膜がより硬いことから、シリコン炭化膜を適用することが好ましい。
【００１０】
第七の層間絶縁膜２０は、第二の層間絶縁膜１４と同様なハードマスク膜の役割を持ち、エッチングやＣＭＰに下層の第六の層間絶縁膜１９である低誘電率層間膜が直接曝されることを防止している。この膜には、第二の層間絶縁膜１４と同様にシリコン窒化膜、シリコン酸化膜およびシリコン炭化膜が適用できるが、比誘電率が低いことと、膜がより硬いことから、シリコン炭化膜を適用することが好ましい。
【００１１】
次に、図９に示すように、金属配線２３（図１０参照）を埋め込むための接続孔２１および配線溝２２を形成する。最後に、図１０に示すように、第二の金属配線２３を形成する。その形成方法は第一の金属配線１５と同様である。
【００１２】
このような従来技術に係る製造工程においては、▲１▼銅拡散防止膜（１６）、▲２▼エッチングストップ膜（１８）、▲３▼ハードマスク膜（１４，２０）にシリコン炭化膜が適用されることが好ましい。その理由は、他の候補材科であるシリコン窒化膜、シリコン酸化膜に比較して、より比誘電率が低く、より膜が硬いことにある。
【００１３】
このようなシリコン炭化膜は、一般にはプラズマＣＶＤ法により形成される。その原料ガスには、ＣＨ3基を含む有機シラン（SiHn(CH3)4-n）,あるいはシラン（SiH4）と炭化水素ガス（たとえばCH4）の混合ガスが使用される。この原料ガスを使用し、１〜５Ｔｏｒｒ（１．３３〜６．６５Ｐａ）程度に調整された真空下においてプラズマを発生させ、ステージ温度を３００〜４００℃に設定した基板ステージ上に設置したウエハ基板上にシリコン炭化膜を堆積する。
【００１４】
このようにして形成されたシリコン炭化膜は、図１１のグラフＧ１１に示すように、リーク電流が大きいという問題を持っている。このシリコン炭化膜は、他の候補材料であるシリコン窒化膜（図１１のグラフＧ１２参照）と比べて、１５Ｖ印加時でシリコン炭化膜のリーク電流が約２桁大きい値となっている。
【００１５】
【発明が解決しようとする課題】
このようなリーク電流の大きい膜を層間絶縁膜として使用する場合の問題点として、隣接配線間のリーク電流の増加に伴うクロストークの問題が上げられる。この問題は、ある配線の電位状態が、隣接配線の電位状態の影響を受けるというものであり、デバイスの誤動作を引き起こす要因になる。
【００１６】
この点に関し、図１０に示す構成にいて、シリコン炭化膜が適用されている層（銅拡散防止膜、エッチングストップ膜、ハードマスク膜）１４，１６，１８，２０を見ると、いずれの層も金属配線１５，２３と接しており、リーク電流が大きい場合、上記で説明したクロストークの問題を引き起こすと考えられる。
【００１７】
そこで、本発明の目的は、シリコン炭化膜を適用した埋め込み銅配線構造を有する半導体装置において、シリコン炭化膜の膜質を改善してリーク電流を低減することができ、デバイスの誤動作を引き起こすクロストークの問題を防止することができる半導体装置およびその製造方法を提供するである。
【００１８】
【課題を解決するための手段】
本発明の請求項１に係る課題解決手段は、埋め込み配線構造を有する半導体装置において、配線と、前記配線を埋め込んで絶縁する層間絶縁膜と、を備え、前記層間絶縁膜は、シリコン炭化膜を含む複数の膜で形成され、前記シリコン炭化膜は、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマが照射されており、前記層間絶縁膜を形成する前記複数の膜のうち、前記シリコン炭化膜の下層の少なくとも一つの膜の材料は、水素化シルセスキオキサン（Hydrogen Silsesquioxane）、メチルシルセスキオキサン（Methy1 Silsesquioxane）、ポリアリルエーテル（Poly arylether）、べンゾシクロブテン（Benzocyclobutene）、ポリテトラフロロエチレン（Polytetrafluoroethylene）、ポーラスシリカであるキセロゲル（Xerogel）、ポーラスシリカであるエアロゲル（Aerogel）、フッ素化シリコン酸化膜（ＳｉＯＦ膜）、フッ素化アモルファスカーボン（ＣＦ膜）、および炭化シリコン酸化膜（ＳｉＯＣ膜）のいずれかであるようになっている。
【００１９】
本発明の請求項２に係る課題解決手段は、請求項１に記載の半導体装置において、前記シリコン炭化膜が、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマが照射されたシリコン炭化膜が複数積層された膜であるようになっている。
【００２０】
本発明の請求項３に係る課題解決手段は、埋め込み配線構造を有する半導体装置の製造方法において、層間絶縁膜を形成する工程と、前記層間絶縁膜に前記配線を埋め込む工程と、を備え、前記層間絶縁膜を形成する工程は、シリコン炭化膜を含む複数の膜を形成する工程を備え、前記シリコン炭化膜を含む複数の膜を形成する工程は、形成されたシリコン炭化膜に、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマを照射する工程を備え、前記層間絶縁膜を形成する前記複数の膜のうち、前記シリコン炭化膜の下層の少なくとも一つの膜の材料は、水素化シルセスキオキサン（Hydrogen Silsesquioxane）、メチルシルセスキオキサン（Methy1 Silsesquioxane）、ポリアリルエーテル（Poly arylether）、べンゾシクロブテン（Benzocyclobutene）、ポリテトラフロロエチレン（Polytetrafluoroethylene）、ポーラスシリカであるキセロゲル（Xerogel）、ポーラスシリカであるエアロゲル（Aerogel）、フッ素化シリコン酸化膜（ＳｉＯＦ膜）、フッ素化アモルファスカーボン（ＣＦ膜）、および炭化シリコン酸化膜（ＳｉＯＣ膜）のいずれかであるようになっている。
【００２１】
本発明の請求項４に係る課題解決手段は、請求項３に記載の半導体装置の製造方法において、前記シリコン炭化膜を含む複数の膜を形成する工程は、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマが照射されたシリコン炭化膜を複数積層することにより、前記シリコン炭化膜を形成する工程を備えるようになっている。
本発明の請求項５に係る課題解決手段は、半導体装置において、半導体基板と、前記半導体基板上に形成された第一絶縁膜と、前記第一絶縁膜内に形成された第一銅配線と、前記第一絶縁膜上および前記第一銅配線上に形成された第一シリコン炭化膜とを有し、前記第一シリコン炭化膜は、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものであり、前記第一絶縁膜の材料は、水素化シルセスキオキサン（Hydrogen Silsesquioxane）、メチルシルセスキオキサン（Methy1 Silsesquioxane）、ポリアリルエーテル（Poly arylether）、べンゾシクロブテン（Benzocyclobutene）、ポリテトラフロロエチレン（Polytetrafluoroethylene）、ポーラスシリカであるキセロゲル（Xerogel）、ポーラスシリカであるエアロゲル（Aerogel）、フッ素化シリコン酸化膜（ＳｉＯＦ膜）、フッ素化アモルファスカーボン（ＣＦ膜）、および炭化シリコン酸化膜（ＳｉＯＣ膜）のいずれかであるようになっている。
本発明の請求項６に係る課題解決手段は、請求項５に記載の半導体装置において、前記第一シリコン炭化膜は、複数のシリコン炭化膜により形成され、前記複数のシリコン炭化膜は、それぞれ、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものであるようになっている。
本発明の請求項７に係る課題解決手段は、請求項５に記載の半導体装置において、前記第一シリコン炭化膜上に形成された他の絶縁膜と、前記他の絶縁膜に形成された接続孔内および配線溝内に設けられ、前記第一銅配線と接続される第二銅配線とを更に有し、前記他の絶縁膜は、シリコン炭化膜を含み、前記シリコン炭化膜は、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものであるようになっている。
本発明の請求項８に係る課題解決手段は、請求項７に記載の半導体装置において、前記他の絶縁膜は、第二絶縁膜、前記第二絶縁膜上に設けられた第二シリコン炭化膜、前記第二シリコン炭化膜上に設けられた第三絶縁膜、および前記第三絶縁膜上に設けられた第三シリコン炭化膜を含んで構成され、前記第一絶縁膜と前記第一シリコン炭化膜との間には、第四シリコン炭化膜が更に設けられ、前記第二シリコン炭化膜、前記第三シリコン炭化膜および第四シリコン炭化膜は、それぞれ、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマが照射されたものであるようになっている。
本発明の請求項９に係る課題解決手段は、請求項８に記載の半導体装置において、前記第二絶縁膜および前記第三絶縁膜の材料は、それぞれ、水素化シルセスキオキサン（Hydrogen Silsesquioxane）、メチルシルセスキオキサン（Methy1 Silsesquioxane）、ポリアリルエーテル(Poly arylether）、べンゾシクロブテン（Benzocyclobutene）、ポリテトラフロロエチレン（Polytetrafluoroethylene）、ポーラスシリカであるキセロゲル（Xerogel）、ポーラスシリカであるエアロゲル（Aerogel）、フッ素化シリコン酸化膜（ＳｉＯＦ膜）、フッ素化アモルファスカーボン（ＣＦ膜）、および炭化シリコン酸化膜（ＳｉＯＣ膜）のいずれかであるようになっている。
本発明の請求項１０に係る課題解決手段は、請求項５に記載の半導体装置において、前記第一シリコン炭化膜には、前記処理により、窒素原子が打ち込まれているようになっている。
本発明の請求項１１に係る課題解決手段は、半導体装置の製造方法において、シリコン基板上に形成されたトランジスタを含む下部層を形成する工程と、前記下部層上に第一絶縁膜を形成する工程と、前記第一絶縁膜内に第一銅配線を形成する工程と、前記第一絶縁膜上および前記第一銅配線上に第一シリコン炭化膜を形成する工程とを有し、前記第一シリコン炭化膜は、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものであり、前記第一絶縁膜の材料は、水素化シルセスキオキサン（Hydrogen Silsesquioxane）、メチルシルセスキオキサン（Methy1 Silsesquioxane）、ポリアリルエーテル（Poly arylether）、べンゾシクロブテン（Benzocyclobutene）、ポリテトラフロロエチレン（Polytetrafluoroethylene）、ポーラスシリカであるキセロゲル（Xerogel）、ポーラスシリカであるエアロゲル（Aerogel）、フッ素化シリコン酸化膜（ＳｉＯＦ膜）、フッ素化アモルファスカーボン（ＣＦ膜）、および炭化シリコン酸化膜（ＳｉＯＣ膜）のいずれかであるようになっている。
本発明の請求項１２に係る課題解決手段は、請求項１１に記載の半導体装置の製造方法において、前記第一シリコン炭化膜は、複数のシリコン炭化膜により形成され、前記複数のシリコン炭化膜は、それぞれ、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものであるようになっている。
本発明の請求項１３に係る課題解決手段は、請求項１１に記載の半導体装置の製造方法において、前記第一シリコン炭化膜上に他の絶縁膜を形成する工程と、前記他の絶縁膜に、接続孔および配線溝を形成する工程と、前記接続孔内および前記配線溝内に、前記第一銅配線と接続される第二銅配線を形成する工程とを更に有し、前記他の絶縁膜は、シリコン炭化膜を含み、前記シリコン炭化膜は、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものであるようになっている。
本発明の請求項１４に係る課題解決手段は、請求項１３に記載の半導体装置の製造方法において、前記他の絶縁膜は、第二絶縁膜、前記第二絶縁膜上に設けられた第二シリコン炭化膜、前記第二シリコン炭化膜上に設けられた第三絶縁膜、および前記第三絶縁膜上に設けられた第三シリコン炭化膜を含んで構成され、前記第一絶縁膜と前記第一シリコン炭化膜との間に、第四シリコン炭化膜を形成する工程を更に有し、前記第二シリコン炭化膜、前記第三シリコン炭化膜および前記第四シリコン炭化膜は、それぞれ、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものであるようになっている。
本発明の請求項１５に係る課題解決手段は、請求項１４に記載の半導体装置の製造方法において、前記第二絶縁膜および前記第三絶縁膜の材料は、それぞれ、水素化シルセスキオキサン（Hydrogen Silsesquioxane）、メチルシルセスキオキサン（Methy1 Silsesquioxane）、ポリアリルエーテル(Poly arylether）、べンゾシクロブテン（Benzocyclobutene）、ポリテトラフロロエチレン（Polytetrafluoroethylene）、ポーラスシリカであるキセロゲル（Xerogel）、ポーラスシリカであるエアロゲル（Aerogel）、フッ素化シリコン酸化膜（ＳｉＯＦ膜）、フッ素化アモルファスカーボン（ＣＦ膜）、および炭化シリコン酸化膜（ＳｉＯＣ膜）のいずれかであるようになっている。
本発明の請求項１６に係る課題解決手段は、請求項１１に記載の半導体装置の製造方法において、前記第一シリコン炭化膜には、前記処理により、窒素原子が打ち込まれているようになっている。
【００２２】
【発明の実施の形態】
実施の形態１．
図１ないし図３は、本発明の実施の形態１に係る半導体装置の製造工程を示す図である。図１ないし図３に従い本実施の形態に係る半導体装置の製造工程を説明する。まず、図１に示すように、シリコン基板１上に形成されたトランジスタなどの素子部（図示せず）を含む下部層間絶縁層２上に第一の層間絶縁膜３および第二の層間絶縁膜４を形成する。
【００２３】
その後、エッチング処理により層間絶縁膜３，４に所定の配線パターンに対応した配線溝（凹部）を形成し、その配線溝内に所定の金属（ここではＣｕ膜）を充填した後、配線溝以外の部分のＣｕ膜をＣＭＰにより除去して第一の金属配線５を形成する。
【００２４】
ここで、第一の層間絶縁膜３には、配線５間の容量を低減することを目的として低誘電率層間絶縁膜が適用される。この低誘電率層間絶縁膜に適用可能な材料を例として挙げるならば、水素化シルセスキオキサン（Hydrogen Silsesquioxane）、メチルシルセスキオキサン（Methy1 Silsesquioxane）、ポリアリルエーテル(Poly arylether）、べンゾシクロブテン（Benzocyclobutene）、ポリテトラフロロエチレン（Polytetrafluoroethylene）やポーラスシリカであるキセロゲル（Xerogel）、エアロゲル（Aerogel）などの回転塗布法で形成される材料や、フッ素化シリコン酸化膜（ＳｉＯＦ膜）、フッ素化アモルファスカーボン（ＣＦ膜）、炭化シリコン酸化膜（ＳｉＯＣ膜）などのＣＶＤ法（Chemical Vapor Deposition、化学気相成長法）で形成される材料などが適用可能である。このように形成される低誘電率層間膜の比誘電率は、１．８〜３．０程度の値である。実際には、本実施の形態実施例では、ポリアリルエーテルを回転塗布法で成膜したポリアリルエーテル（PAE）膜を第一の層間絶縁膜３として使用した。この膜は、炭素、酸素、水素を主成分とする有機物である。
【００２５】
また、ハードマスク膜となる第二の層間絶縁膜４にはプラズマＣＶＤ法で成膜したシリコン炭化膜を適用した。第一の金属配線５の形成に使用するプロセスは、前述の従来技術に係る金属配線１５の場合と同様である。
【００２６】
次に、図２に示すように、第２の層間絶縁膜４および第一の金属配線５の面上に第三の層間絶縁膜（第三の層間絶縁層）６ａを形成する。本実施の形態では、前述の従来技術に係る第三の層間絶縁膜１６の場合と同様にプラズマＣＶＤ法によりシリコン炭化膜を堆積した。
【００２７】
その後、膜質改善を目的としたプラズマ処理を行う。この処理は、シリコン炭化膜である第三の層間絶縁膜６ａの成膜後、大気圧に戻さず連続で行ってもよいし、大気圧に戻してから行ってもよい。プラズマ処理は、次のようにして行われる。まず、アンモニア、あるいはそのアンモニアに窒素、アルゴン、ヘリウムなどの希釈ガスを混合した混合ガスを生成する。続いて、その原料ガス（ここでは混合ガスを用いる）を反応室に導入し、１〜５Ｔｏｒｒ（１．３３〜６．６５Ｐａ）の圧力に調整する。その状態で反応室内にある平行平板電極の上部電極に高周波電力を印加しプラズマ７（図３参照）を発生させる。高周波電力は、一般的には５００Ｗくらい必要である。このように発生させたプラズマ７を、図３に示すように、基板ステージ（下部電極になる）上に設置したウエハ基板表面の第三のシリコン炭化膜（６ａ）に照射し、その膜質を改善する。ここでは、この膜質が改善されたシリコン炭化膜によって形成される第三の層間絶縁膜を符号６ｂを用いて表し、膜質改善前の第三の層間絶縁膜６ａと区別している。なお、プラズマ処理の際の基板ステージ温度は３００〜４００℃に設定される。
【００２８】
上記のようなプラズマ処理を行ったシリコン炭化膜（６ｂ）のリーク電流は、図４のグラフＧ１，Ｇ１１に示すようにプラズマ処理なしの場合と比較して減少しており、１５Ｖ印加時では、ほぼシリコン窒化膜（グラフＧ１２参照）と同等の値まで減少している。ここで、図４に示すグラフＧ１１，Ｇ１２は、前述の図１１に示すグラフＧ１１，Ｇ１２と同一である。
【００２９】
以上のように、本実施の形態によれば、第一の金属配線１５の周囲に設けられる第三の層間絶縁膜６ｂが、窒素イオンおよびアンモニアイオン（窒素化合物イオン）を含むガスプラズマが照射されて膜質改善されたシリコン炭化膜によって形成されているため、第三の層間絶縁膜６ｂの膜質を改善して金属配線１５からのリーク電流を低減することでき、デバイスの誤動作を引き起こすクロストークの問題を防止することができる。
【００３０】
実施の形態２．
図５および図６は、本発明の実施の形態２に係る半導体装置の製造工程を示す図である。なお、本実施の形態に係る半導体装置が前述の実施の形態１に係る半導体装置と実質的に異なる点は、第三の層間絶縁膜６ｃの構成および製法が異なる点のみであり、互いに対応する部分には同一の参照符号を付して説明を省略する。
【００３１】
本実施の形態に係る半導体装置では、第三の層間絶縁膜６ｃが、図６に示すようにプラズマ処理により膜質改善された複数層（ここでは５層）の薄いシリコン炭化膜６ｄが積層されて構成されている。このような第三の層間絶縁膜６ｃは、シリコン炭化膜の成膜とプラズマ処理を交互に複数回繰り返することにより形成される。本実施の形態では、プラズマ処理された膜厚１０ｎｍのシリコン炭化膜６ｄを５回積層することで膜厚５０ｎｍの５層構造のシリコン炭化膜６ｃを形成している。
【００３２】
ここで、プラズマ処理による膜質改善の効果は、ガスプラズマ中に存在するアンモニアイオン、窒素イオンによるイオン衝撃、あるいはアンモニアイオン、窒素イオンのシリコン炭化膜中への注入によって起こると考えられる。そのため、シリコン炭化膜表面近傍にはプラズマ処理により窒素原子が打ち込まれていると考えられる。また、このような観点から、プラズマ処理の効果は、プラズマと接する膜表面近傍ほど大きいと考えられる。
【００３３】
よって、本実施の形態によれば、前述の実施の形態１と同様に第三の層間絶縁膜６ｃのリーク電流抑制に対する膜質改善効果が得られるとともに、積層構造を有する第三の層間絶縁膜６ｃが、薄いシリコン炭化膜６ｄの成膜とそのシリコン炭化膜６ｄへのプラズマ処理とを交互に複数回繰り返して形成されているため、各薄いシリコン炭化膜６ｄにてプラズマ処理による膜質改善効果を効率良く得ることができ、その結果、第三の層間絶縁膜６ｃ全体でリーク電流に対するより大きな膜質改善効果を得ることができる。
【００３４】
実施の形態３．
次に、本発明に係る実施の形態３に係る半導体装置について説明する。
【００３５】
前述の実施の形態１および実施の形態２では、第三の層間絶縁膜６ｂ，６ｃについて同様なプラズマ処理による膜質改善を行ったが、実施の形態３として、第二の層間絶縁膜４についてプラズマ処理による膜質改善を行うようにしてもよい。あるいは、前述の従来技術に係る第五の層間絶縁膜１８あるいは第七の層間絶縁膜２０について同様なプラズマ処理による膜質改善を行うようにしてもよく、さらには、前述の従来技術に係る第二、第三、第五および第七の層間絶縁膜１４，１６，１８，２０のうちの一部または全部の膜１４，１６，１８，２０に対して同様なプラズマ処理による膜質改善を行うようにしてもよい。この場合、膜質改善を行う各膜４，１４，１６，１８，２０は、前述の実施の形態１に係る第三の層間絶縁膜６ｂのように単層構造としてもよく、あるいは実施の形態２に係る第三の層間絶縁膜６ｃのように積層構造としてもよい。また、この場合、第四ないし第七の層間絶縁膜１７〜２０が、本発明に係る第三の層間絶縁層に対応している。
【００３６】
よって、本実施の形態においても、プラズマ処理による膜質改善により層間絶縁膜４，１４，１６，１８，２０のリーク電流抑制効果を得ることができる。
【００３７】
【発明の効果】
請求項１に記載の発明に係る半導体装置によれば、層間絶縁膜に含まれるシリコン炭化膜が、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマを照射されているため、シリコン炭化膜の膜質を改善して金属配線からのリーク電流を低減することでき、デバイスの誤動作を引き起こすクロストークの問題を防止することができる。
【００３８】
請求項２に記載の発明に係る半導体装置によれば、シリコン炭化膜が、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマを照射されたシリコン炭化膜が複数積層された膜であるため、シリコン炭化膜を構成する各シリコン炭化膜にて、プラズマ処理による膜質改善効果を効率良く得ることができ、その結果、シリコン炭化膜全体でより大きな膜質改善効果を得ることができる。
【００３９】
請求項３に記載の発明に係る半導体装置の製造方法によれば、層間絶縁膜に含まれるシリコン炭化膜が、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマを照射されているため、シリコン炭化膜の膜質を改善して金属配線からのリーク電流を低減することでき、デバイスの誤動作を引き起こすクロストークの問題を防止することができる。
【００４０】
請求項４に記載の発明に係る半導体装置の製造方法によれば、シリコン炭化膜が、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマを照射されたシリコン炭化膜を複数積層して形成されているため、シリコン炭化膜を構成する各シリコン炭化膜にて、プラズマ処理による膜質改善効果を効率良く得ることができ、その結果、シリコン炭化膜全体でより大きな膜質改善効果を得ることができる。
請求項５に記載の発明に係る半導体装置によれば、第一シリコン炭化膜は、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものであり、第一絶縁膜の材料は、水素化シルセスキオキサン、メチルシルセスキオキサン、ポリアリルエーテル、べンゾシクロブテン、ポリテトラフロロエチレン、ポーラスシリカであるキセロゲル、ポーラスシリカであるエアロゲル、フッ素化シリコン酸化膜、フッ素化アモルファスカーボン、および炭化シリコン酸化膜のいずれかである。
請求項６記載の発明に係る半導体装置によれば、第一シリコン炭化膜は、複数のシリコン炭化膜により形成され、複数のシリコン炭化膜は、それぞれ、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものである。
請求項７記載の発明に係る半導体装置によれば、他の絶縁膜は、シリコン炭化膜を含み、シリコン炭化膜は、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものである。
請求項８記載の発明に係る半導体装置によれば、第二シリコン炭化膜、第三シリコン炭化膜および第四シリコン炭化膜は、それぞれ、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマが照射されたものである。
請求項９記載の発明に係る半導体装置によれば、第二絶縁膜および第三絶縁膜の材料は、それぞれ、水素化シルセスキオキサン、メチルシルセスキオキサン、ポリアリルエーテル、べンゾシクロブテン、ポリテトラフロロエチレン、ポーラスシリカであるキセロゲル、ポーラスシリカであるエアロゲル、フッ素化シリコン酸化膜、フッ素化アモルファスカーボン、および炭化シリコン酸化膜のいずれかである。
請求項１０記載の発明に係る半導体装置によれば、第一シリコン炭化膜には、前記処理により、窒素原子が打ち込まれている。
請求項１１記載の発明に係る半導体装置の製造方法によれば、第一シリコン炭化膜は、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものであり、第一絶縁膜の材料は、水素化シルセスキオキサン、メチルシルセスキオキサン、ポリアリルエーテル、べンゾシクロブテン、ポリテトラフロロエチレン、ポーラスシリカであるキセロゲル、ポーラスシリカであるエアロゲル、フッ素化シリコン酸化膜、フッ素化アモルファスカーボン、および炭化シリコン酸化膜のいずれかである。
請求項１２記載の発明に係る半導体装置の製造方法によれば、第一シリコン炭化膜は、複数のシリコン炭化膜により形成され、複数のシリコン炭化膜は、それぞれ、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理される。
請求項１３記載の発明に係る半導体装置の製造方法によれば、他の絶縁膜は、シリコン炭化膜を含み、シリコン炭化膜は、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理される。
請求項１４記載の発明に係る半導体装置の製造方法によれば、第二シリコン炭化膜、第三シリコン炭化膜および第四シリコン炭化膜は、それぞれ、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理される。
請求項１５記載の発明に係る半導体装置の製造方法によれば、第二絶縁膜および第三絶縁膜の材料は、それぞれ、水素化シルセスキオキサン、メチルシルセスキオキサン、ポリアリルエーテル、べンゾシクロブテン、ポリテトラフロロエチレン、ポーラスシリカであるキセロゲル、ポーラスシリカであるエアロゲル、フッ素化シリコン酸化膜、フッ素化アモルファスカーボン、および炭化シリコン酸化膜のいずれかである。
請求項１６記載の発明に係る半導体装置の製造方法によれば、第一シリコン炭化膜には、前記処理により、窒素原子が打ち込まれる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体装置の製造工程を示す図である。
【図２】 本発明の実施の形態１に係る半導体装置の製造工程を示す図である。
【図３】 本発明の実施の形態１に係る半導体装置の製造工程を示す図である。
【図４】 図１の製造工程によって形成されたシリコン炭化膜における印加電圧とリーク電流との関係をグラフ化した図である。
【図５】 本発明の実施の形態２に係る半導体装置の製造工程を示す図である。
【図６】 本発明の実施の形態２に係る半導体装置の製造工程を示す図である。
【図７】 従来技術に係る一般的な埋め込み銅配線製造工程を示す模式図である。
【図８】 従来技術に係る一般的な埋め込み銅配線製造工程を示す模式図である。
【図９】 従来技術に係る一般的な埋め込み銅配線製造工程を示す模式図である。
【図１０】 従来技術に係る一般的な埋め込み銅配線製造工程を示す模式図である。
【図１１】 従来技術に係る製造工程によって形成されたシリコン炭化膜における印加電圧とリーク電流との関係をグラフ化した図である。
【符号の説明】
１ シリコン基板、２ 下部層間絶縁層、３ 第一の層間絶縁膜、４ 第二の層間絶縁膜、５ 第一の金属配線、６ａ 膜質改善前の第三の層間絶縁膜、６ｂ膜質改善後の第三の層間絶縁膜、６ｃ 第三の層間絶縁膜、６ｄ 薄いシリコン炭化膜。
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特に、埋め込み配線構造を有する半導体装置における層間絶縁膜の構造およびその形成方法に関するものである。
【０００２】
【従来の技術】
０．１８ミクロン世代以降のシステムＬＳＩにおいて、デバイスの高速化を実現するためにデバイスの信号遅延を低減することが重要である。デバイスの信号遅延は、トランジスタの信号遅延と配線遅延との和で表されるが、配線ビッチの縮小が急速に進むにつれて、トランジスタの信号遅延より配線遅延の影響が大きくなっている。配線遅延はＲＣの積（抵抗と層間容量との積）に比例するため、配線抵抗を低くするあるいは層間絶縁膜の容量を低減することが配線遅延を低減するために必要である。この層間絶縁膜の容量低減のための方法として、埋め込み配線構造による低誘電率層間絶縁膜と銅配線との組み合わせが盛んに検討されている。
【０００３】
図７ないし図１０は、従来技術に係る一般的な埋め込み銅配線の製造工程を示す模式図である。これらの図を用いて従来技術に係る製造工程を説明する。まず、図７は、１層の銅配線を形成する際の製造工程を示している。この図７の工程では、シリコン基板１１上に形成されたトランジスタ等の素子を含む下部絶縁層１２の上に、第一の層間絶縁膜１３および第二の層間絶縁膜１４が形成される。第一の層間絶縁膜１３には、低誘電率層間絶縁膜が適用される。
【０００４】
この低誘電率層間絶縁膜に適用可能な材料を例として挙げるならば、水素化シルセスキオキサン（Hydrogen Silsesquioxane）、メチルシルセスキオキサン（Methy1 Silsesquioxane）、ポリアリルエーテル(Poly arylether）、ペンゾシクロブテン（Benzocyclobutene）、ポリテトラフロロエチレン（Polytetrafluoroethylene）やポーラスシリカであるキセロゲル（Xerogel）、エアロゲル（Aerogel）などの回転塗布法で形成される材料や、フッ素化シリコン酸化膜（ＳｉＯＦ膜）、フツ素化アモルファスカーボン（ＣＦ膜）、炭化シリコン酸化膜（ＳｉＯＣ膜）などのＣＶＤ法（Chemical Vapor Deposition、化学気相成長法）で形成される材料などが適用可能である。このように形成される低誘電率層間膜の比誘電率は、１．８〜３．０程度の値である。
【０００５】
また、第二の層間絶縁膜（ハードマスク膜）１４としては、シリコン窒化膜（比誘電率は７．４）、シリコン酸化膜（比誘電率は４．３〜４．５）およびシリコン炭化膜（比誘電率は４．３〜４．７）が使用されるが、比誘電率が低いことと、膜がより硬いことから、シリコン炭化膜を適用することが好ましい。このように形成された層間絶縁膜１３，１４に、金属配線１５を埋め込むための溝を形成し、その溝に金属（ここでは銅を使用）を埋め込むことにより、第一の金属配線１５を形成する。
【０００６】
この第一の金属配線１５の形成方法を簡単に説明する。まず、層間絶縁膜１３，１４中に形成された溝を含む全表面上に、スパッタ法により窒化タンタル（ＴａＮ）膜（図示せず）を形成する。このＴａＮ膜は、金属配線１５となる銅（Ｃｕ）が層間絶縁膜１３，１４中に拡散するのを防止する役割をもつ。次に、スパッタ法あるいはメッキ法でＣｕ膜を形成し、溝を完全に埋め込む。最後に、溝中以外の余分なＣｕ膜を化学機械研磨（ＣＭＰ）法により除去し、図７に示すような第一の金属配線１５を形成する。なお、図７では、ＴａＮ膜が省略されている。
【０００７】
次に、図８に示すように、このようにして形成された第一の金属配線１５および層間絶縁膜１３，１４の層の上に、第三の層間絶縁膜１６、第四の層間絶縁膜１７、第五の層間絶縁膜１８、第六の層間絶縁膜１９、第七の層間絶縁膜２０を順に形成する。
【０００８】
ここで、第四の層間絶縁膜１７および第六の層間絶縁膜１９には、第一の層間絶縁膜１３と同様に低誘電率層間絶縁膜が適用される。第三の層間絶縁膜１６は、第一の金属配線１５として使用されているＣｕの拡散を防止する役割をもつ。この第三の層間絶縁膜１６には、シリコン窒化膜あるいはシリコン炭化膜を適用するが、比誘電率が低いことからシリコン炭化膜を適用することがより好ましい。
【０００９】
第五の層間絶縁膜１８は、配線溝のエッチングを確実にストツプさせる役割をもつ。つまり、あるエッチング条件において、第六の層間絶縁膜１９である低誘電率層間膜のエッチング速度よりも非常に小さいエッチング速度を有する材料を適用しなければならない。適用可能な材料としては、シリコン窒化膜、シリコン酸化膜およびシリコン炭化膜があるが、比誘電率が低いことと、膜がより硬いことから、シリコン炭化膜を適用することが好ましい。
【００１０】
第七の層間絶縁膜２０は、第二の層間絶縁膜１４と同様なハードマスク膜の役割を持ち、エッチングやＣＭＰに下層の第六の層間絶縁膜１９である低誘電率層間膜が直接曝されることを防止している。この膜には、第二の層間絶縁膜１４と同様にシリコン窒化膜、シリコン酸化膜およびシリコン炭化膜が適用できるが、比誘電率が低いことと、膜がより硬いことから、シリコン炭化膜を適用することが好ましい。
【００１１】
次に、図９に示すように、金属配線２３（図１０参照）を埋め込むための接続孔２１および配線溝２２を形成する。最後に、図１０に示すように、第二の金属配線２３を形成する。その形成方法は第一の金属配線１５と同様である。
【００１２】
このような従来技術に係る製造工程においては、▲１▼銅拡散防止膜（１６）、▲２▼エッチングストップ膜（１８）、▲３▼ハードマスク膜（１４，２０）にシリコン炭化膜が適用されることが好ましい。その理由は、他の候補材科であるシリコン窒化膜、シリコン酸化膜に比較して、より比誘電率が低く、より膜が硬いことにある。
【００１３】
このようなシリコン炭化膜は、一般にはプラズマＣＶＤ法により形成される。その原料ガスには、ＣＨ3基を含む有機シラン（SiHn(CH3)4-n）,あるいはシラン（SiH4）と炭化水素ガス（たとえばCH4）の混合ガスが使用される。この原料ガスを使用し、１〜５Ｔｏｒｒ（１．３３〜６．６５Ｐａ）程度に調整された真空下においてプラズマを発生させ、ステージ温度を３００〜４００℃に設定した基板ステージ上に設置したウエハ基板上にシリコン炭化膜を堆積する。
【００１４】
このようにして形成されたシリコン炭化膜は、図１１のグラフＧ１１に示すように、リーク電流が大きいという問題を持っている。このシリコン炭化膜は、他の候補材料であるシリコン窒化膜（図１１のグラフＧ１２参照）と比べて、１５Ｖ印加時でシリコン炭化膜のリーク電流が約２桁大きい値となっている。
【００１５】
【発明が解決しようとする課題】
このようなリーク電流の大きい膜を層間絶縁膜として使用する場合の問題点として、隣接配線間のリーク電流の増加に伴うクロストークの問題が上げられる。この問題は、ある配線の電位状態が、隣接配線の電位状態の影響を受けるというものであり、デバイスの誤動作を引き起こす要因になる。
【００１６】
この点に関し、図１０に示す構成にいて、シリコン炭化膜が適用されている層（銅拡散防止膜、エッチングストップ膜、ハードマスク膜）１４，１６，１８，２０を見ると、いずれの層も金属配線１５，２３と接しており、リーク電流が大きい場合、上記で説明したクロストークの問題を引き起こすと考えられる。
【００１７】
そこで、本発明の目的は、シリコン炭化膜を適用した埋め込み銅配線構造を有する半導体装置において、シリコン炭化膜の膜質を改善してリーク電流を低減することができ、デバイスの誤動作を引き起こすクロストークの問題を防止することができる半導体装置およびその製造方法を提供するである。
【００１８】
【課題を解決するための手段】
本発明の請求項１に係る課題解決手段は、埋め込み配線構造を有する半導体装置において、配線と、前記配線を埋め込んで絶縁する層間絶縁膜と、を備え、前記層間絶縁膜は、シリコン炭化膜を含む複数の膜で形成され、前記シリコン炭化膜は、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマが照射されており、前記層間絶縁膜を形成する前記複数の膜のうち、前記シリコン炭化膜の下層の少なくとも一つの膜の材料は、水素化シルセスキオキサン（Hydrogen Silsesquioxane）、メチルシルセスキオキサン（Methy1 Silsesquioxane）、ポリアリルエーテル（Poly arylether）、べンゾシクロブテン（Benzocyclobutene）、ポリテトラフロロエチレン（Polytetrafluoroethylene）、ポーラスシリカであるキセロゲル（Xerogel）、ポーラスシリカであるエアロゲル（Aerogel）、フッ素化シリコン酸化膜（ＳｉＯＦ膜）、フッ素化アモルファスカーボン（ＣＦ膜）、および炭化シリコン酸化膜（ＳｉＯＣ膜）のいずれかであるようになっている。
【００１９】
本発明の請求項２に係る課題解決手段は、請求項１に記載の半導体装置において、前記シリコン炭化膜が、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマが照射されたシリコン炭化膜が複数積層された膜であるようになっている。
【００２０】
本発明の請求項３に係る課題解決手段は、埋め込み配線構造を有する半導体装置の製造方法において、層間絶縁膜を形成する工程と、前記層間絶縁膜に前記配線を埋め込む工程と、を備え、前記層間絶縁膜を形成する工程は、シリコン炭化膜を含む複数の膜を形成する工程を備え、前記シリコン炭化膜を含む複数の膜を形成する工程は、形成されたシリコン炭化膜に、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマを照射する工程を備え、前記層間絶縁膜を形成する前記複数の膜のうち、前記シリコン炭化膜の下層の少なくとも一つの膜の材料は、水素化シルセスキオキサン（Hydrogen Silsesquioxane）、メチルシルセスキオキサン（Methy1 Silsesquioxane）、ポリアリルエーテル（Poly arylether）、べンゾシクロブテン（Benzocyclobutene）、ポリテトラフロロエチレン（Polytetrafluoroethylene）、ポーラスシリカであるキセロゲル（Xerogel）、ポーラスシリカであるエアロゲル（Aerogel）、フッ素化シリコン酸化膜（ＳｉＯＦ膜）、フッ素化アモルファスカーボン（ＣＦ膜）、および炭化シリコン酸化膜（ＳｉＯＣ膜）のいずれかであるようになっている。
【００２１】
本発明の請求項４に係る課題解決手段は、請求項３に記載の半導体装置の製造方法において、前記シリコン炭化膜を含む複数の膜を形成する工程は、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマが照射されたシリコン炭化膜を複数積層することにより、前記シリコン炭化膜を形成する工程を備えるようになっている。
本発明の請求項５に係る課題解決手段は、半導体装置において、半導体基板と、前記半導体基板上に形成された第一絶縁膜と、前記第一絶縁膜内に形成された第一銅配線と、前記第一絶縁膜上および前記第一銅配線上に形成された第一シリコン炭化膜とを有し、前記第一シリコン炭化膜は、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものであり、前記第一絶縁膜の材料は、水素化シルセスキオキサン（Hydrogen Silsesquioxane）、メチルシルセスキオキサン（Methy1 Silsesquioxane）、ポリアリルエーテル（Poly arylether）、べンゾシクロブテン（Benzocyclobutene）、ポリテトラフロロエチレン（Polytetrafluoroethylene）、ポーラスシリカであるキセロゲル（Xerogel）、ポーラスシリカであるエアロゲル（Aerogel）、フッ素化シリコン酸化膜（ＳｉＯＦ膜）、フッ素化アモルファスカーボン（ＣＦ膜）、および炭化シリコン酸化膜（ＳｉＯＣ膜）のいずれかであるようになっている。
本発明の請求項６に係る課題解決手段は、請求項５に記載の半導体装置において、前記第一シリコン炭化膜は、複数のシリコン炭化膜により形成され、前記複数のシリコン炭化膜は、それぞれ、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものであるようになっている。
本発明の請求項７に係る課題解決手段は、請求項５に記載の半導体装置において、前記第一シリコン炭化膜上に形成された他の絶縁膜と、前記他の絶縁膜に形成された接続孔内および配線溝内に設けられ、前記第一銅配線と接続される第二銅配線とを更に有し、前記他の絶縁膜は、シリコン炭化膜を含み、前記シリコン炭化膜は、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものであるようになっている。
本発明の請求項８に係る課題解決手段は、請求項７に記載の半導体装置において、前記他の絶縁膜は、第二絶縁膜、前記第二絶縁膜上に設けられた第二シリコン炭化膜、前記第二シリコン炭化膜上に設けられた第三絶縁膜、および前記第三絶縁膜上に設けられた第三シリコン炭化膜を含んで構成され、前記第一絶縁膜と前記第一シリコン炭化膜との間には、第四シリコン炭化膜が更に設けられ、前記第二シリコン炭化膜、前記第三シリコン炭化膜および第四シリコン炭化膜は、それぞれ、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマが照射されたものであるようになっている。
本発明の請求項９に係る課題解決手段は、請求項８に記載の半導体装置において、前記第二絶縁膜および前記第三絶縁膜の材料は、それぞれ、水素化シルセスキオキサン（Hydrogen Silsesquioxane）、メチルシルセスキオキサン（Methy1 Silsesquioxane）、ポリアリルエーテル(Poly arylether）、べンゾシクロブテン（Benzocyclobutene）、ポリテトラフロロエチレン（Polytetrafluoroethylene）、ポーラスシリカであるキセロゲル（Xerogel）、ポーラスシリカであるエアロゲル（Aerogel）、フッ素化シリコン酸化膜（ＳｉＯＦ膜）、フッ素化アモルファスカーボン（ＣＦ膜）、および炭化シリコン酸化膜（ＳｉＯＣ膜）のいずれかであるようになっている。
本発明の請求項１０に係る課題解決手段は、請求項５に記載の半導体装置において、前記第一シリコン炭化膜には、前記処理により、窒素原子が打ち込まれているようになっている。
本発明の請求項１１に係る課題解決手段は、半導体装置の製造方法において、シリコン基板上に形成されたトランジスタを含む下部層を形成する工程と、前記下部層上に第一絶縁膜を形成する工程と、前記第一絶縁膜内に第一銅配線を形成する工程と、前記第一絶縁膜上および前記第一銅配線上に第一シリコン炭化膜を形成する工程とを有し、前記第一シリコン炭化膜は、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものであり、前記第一絶縁膜の材料は、水素化シルセスキオキサン（Hydrogen Silsesquioxane）、メチルシルセスキオキサン（Methy1 Silsesquioxane）、ポリアリルエーテル（Poly arylether）、べンゾシクロブテン（Benzocyclobutene）、ポリテトラフロロエチレン（Polytetrafluoroethylene）、ポーラスシリカであるキセロゲル（Xerogel）、ポーラスシリカであるエアロゲル（Aerogel）、フッ素化シリコン酸化膜（ＳｉＯＦ膜）、フッ素化アモルファスカーボン（ＣＦ膜）、および炭化シリコン酸化膜（ＳｉＯＣ膜）のいずれかであるようになっている。
本発明の請求項１２に係る課題解決手段は、請求項１１に記載の半導体装置の製造方法において、前記第一シリコン炭化膜は、複数のシリコン炭化膜により形成され、前記複数のシリコン炭化膜は、それぞれ、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものであるようになっている。
本発明の請求項１３に係る課題解決手段は、請求項１１に記載の半導体装置の製造方法において、前記第一シリコン炭化膜上に他の絶縁膜を形成する工程と、前記他の絶縁膜に、接続孔および配線溝を形成する工程と、前記接続孔内および前記配線溝内に、前記第一銅配線と接続される第二銅配線を形成する工程とを更に有し、前記他の絶縁膜は、シリコン炭化膜を含み、前記シリコン炭化膜は、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものであるようになっている。
本発明の請求項１４に係る課題解決手段は、請求項１３に記載の半導体装置の製造方法において、前記他の絶縁膜は、第二絶縁膜、前記第二絶縁膜上に設けられた第二シリコン炭化膜、前記第二シリコン炭化膜上に設けられた第三絶縁膜、および前記第三絶縁膜上に設けられた第三シリコン炭化膜を含んで構成され、前記第一絶縁膜と前記第一シリコン炭化膜との間に、第四シリコン炭化膜を形成する工程を更に有し、前記第二シリコン炭化膜、前記第三シリコン炭化膜および前記第四シリコン炭化膜は、それぞれ、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものであるようになっている。
本発明の請求項１５に係る課題解決手段は、請求項１４に記載の半導体装置の製造方法において、前記第二絶縁膜および前記第三絶縁膜の材料は、それぞれ、水素化シルセスキオキサン（Hydrogen Silsesquioxane）、メチルシルセスキオキサン（Methy1 Silsesquioxane）、ポリアリルエーテル(Poly arylether）、べンゾシクロブテン（Benzocyclobutene）、ポリテトラフロロエチレン（Polytetrafluoroethylene）、ポーラスシリカであるキセロゲル（Xerogel）、ポーラスシリカであるエアロゲル（Aerogel）、フッ素化シリコン酸化膜（ＳｉＯＦ膜）、フッ素化アモルファスカーボン（ＣＦ膜）、および炭化シリコン酸化膜（ＳｉＯＣ膜）のいずれかであるようになっている。
本発明の請求項１６に係る課題解決手段は、請求項１１に記載の半導体装置の製造方法において、前記第一シリコン炭化膜には、前記処理により、窒素原子が打ち込まれているようになっている。
【００２２】
【発明の実施の形態】
実施の形態１．
図１ないし図３は、本発明の実施の形態１に係る半導体装置の製造工程を示す図である。図１ないし図３に従い本実施の形態に係る半導体装置の製造工程を説明する。まず、図１に示すように、シリコン基板１上に形成されたトランジスタなどの素子部（図示せず）を含む下部層間絶縁層２上に第一の層間絶縁膜３および第二の層間絶縁膜４を形成する。
【００２３】
その後、エッチング処理により層間絶縁膜３，４に所定の配線パターンに対応した配線溝（凹部）を形成し、その配線溝内に所定の金属（ここではＣｕ膜）を充填した後、配線溝以外の部分のＣｕ膜をＣＭＰにより除去して第一の金属配線５を形成する。
【００２４】
ここで、第一の層間絶縁膜３には、配線５間の容量を低減することを目的として低誘電率層間絶縁膜が適用される。この低誘電率層間絶縁膜に適用可能な材料を例として挙げるならば、水素化シルセスキオキサン（Hydrogen Silsesquioxane）、メチルシルセスキオキサン（Methy1 Silsesquioxane）、ポリアリルエーテル(Poly arylether）、べンゾシクロブテン（Benzocyclobutene）、ポリテトラフロロエチレン（Polytetrafluoroethylene）やポーラスシリカであるキセロゲル（Xerogel）、エアロゲル（Aerogel）などの回転塗布法で形成される材料や、フッ素化シリコン酸化膜（ＳｉＯＦ膜）、フッ素化アモルファスカーボン（ＣＦ膜）、炭化シリコン酸化膜（ＳｉＯＣ膜）などのＣＶＤ法（Chemical Vapor Deposition、化学気相成長法）で形成される材料などが適用可能である。このように形成される低誘電率層間膜の比誘電率は、１．８〜３．０程度の値である。実際には、本実施の形態実施例では、ポリアリルエーテルを回転塗布法で成膜したポリアリルエーテル（PAE）膜を第一の層間絶縁膜３として使用した。この膜は、炭素、酸素、水素を主成分とする有機物である。
【００２５】
また、ハードマスク膜となる第二の層間絶縁膜４にはプラズマＣＶＤ法で成膜したシリコン炭化膜を適用した。第一の金属配線５の形成に使用するプロセスは、前述の従来技術に係る金属配線１５の場合と同様である。
【００２６】
次に、図２に示すように、第２の層間絶縁膜４および第一の金属配線５の面上に第三の層間絶縁膜（第三の層間絶縁層）６ａを形成する。本実施の形態では、前述の従来技術に係る第三の層間絶縁膜１６の場合と同様にプラズマＣＶＤ法によりシリコン炭化膜を堆積した。
【００２７】
その後、膜質改善を目的としたプラズマ処理を行う。この処理は、シリコン炭化膜である第三の層間絶縁膜６ａの成膜後、大気圧に戻さず連続で行ってもよいし、大気圧に戻してから行ってもよい。プラズマ処理は、次のようにして行われる。まず、アンモニア、あるいはそのアンモニアに窒素、アルゴン、ヘリウムなどの希釈ガスを混合した混合ガスを生成する。続いて、その原料ガス（ここでは混合ガスを用いる）を反応室に導入し、１〜５Ｔｏｒｒ（１．３３〜６．６５Ｐａ）の圧力に調整する。その状態で反応室内にある平行平板電極の上部電極に高周波電力を印加しプラズマ７（図３参照）を発生させる。高周波電力は、一般的には５００Ｗくらい必要である。このように発生させたプラズマ７を、図３に示すように、基板ステージ（下部電極になる）上に設置したウエハ基板表面の第三のシリコン炭化膜（６ａ）に照射し、その膜質を改善する。ここでは、この膜質が改善されたシリコン炭化膜によって形成される第三の層間絶縁膜を符号６ｂを用いて表し、膜質改善前の第三の層間絶縁膜６ａと区別している。なお、プラズマ処理の際の基板ステージ温度は３００〜４００℃に設定される。
【００２８】
上記のようなプラズマ処理を行ったシリコン炭化膜（６ｂ）のリーク電流は、図４のグラフＧ１，Ｇ１１に示すようにプラズマ処理なしの場合と比較して減少しており、１５Ｖ印加時では、ほぼシリコン窒化膜（グラフＧ１２参照）と同等の値まで減少している。ここで、図４に示すグラフＧ１１，Ｇ１２は、前述の図１１に示すグラフＧ１１，Ｇ１２と同一である。
【００２９】
以上のように、本実施の形態によれば、第一の金属配線１５の周囲に設けられる第三の層間絶縁膜６ｂが、窒素イオンおよびアンモニアイオン（窒素化合物イオン）を含むガスプラズマが照射されて膜質改善されたシリコン炭化膜によって形成されているため、第三の層間絶縁膜６ｂの膜質を改善して金属配線１５からのリーク電流を低減することでき、デバイスの誤動作を引き起こすクロストークの問題を防止することができる。
【００３０】
実施の形態２．
図５および図６は、本発明の実施の形態２に係る半導体装置の製造工程を示す図である。なお、本実施の形態に係る半導体装置が前述の実施の形態１に係る半導体装置と実質的に異なる点は、第三の層間絶縁膜６ｃの構成および製法が異なる点のみであり、互いに対応する部分には同一の参照符号を付して説明を省略する。
【００３１】
本実施の形態に係る半導体装置では、第三の層間絶縁膜６ｃが、図６に示すようにプラズマ処理により膜質改善された複数層（ここでは５層）の薄いシリコン炭化膜６ｄが積層されて構成されている。このような第三の層間絶縁膜６ｃは、シリコン炭化膜の成膜とプラズマ処理を交互に複数回繰り返することにより形成される。本実施の形態では、プラズマ処理された膜厚１０ｎｍのシリコン炭化膜６ｄを５回積層することで膜厚５０ｎｍの５層構造のシリコン炭化膜６ｃを形成している。
【００３２】
ここで、プラズマ処理による膜質改善の効果は、ガスプラズマ中に存在するアンモニアイオン、窒素イオンによるイオン衝撃、あるいはアンモニアイオン、窒素イオンのシリコン炭化膜中への注入によって起こると考えられる。そのため、シリコン炭化膜表面近傍にはプラズマ処理により窒素原子が打ち込まれていると考えられる。また、このような観点から、プラズマ処理の効果は、プラズマと接する膜表面近傍ほど大きいと考えられる。
【００３３】
よって、本実施の形態によれば、前述の実施の形態１と同様に第三の層間絶縁膜６ｃのリーク電流抑制に対する膜質改善効果が得られるとともに、積層構造を有する第三の層間絶縁膜６ｃが、薄いシリコン炭化膜６ｄの成膜とそのシリコン炭化膜６ｄへのプラズマ処理とを交互に複数回繰り返して形成されているため、各薄いシリコン炭化膜６ｄにてプラズマ処理による膜質改善効果を効率良く得ることができ、その結果、第三の層間絶縁膜６ｃ全体でリーク電流に対するより大きな膜質改善効果を得ることができる。
【００３４】
実施の形態３．
次に、本発明に係る実施の形態３に係る半導体装置について説明する。
【００３５】
前述の実施の形態１および実施の形態２では、第三の層間絶縁膜６ｂ，６ｃについて同様なプラズマ処理による膜質改善を行ったが、実施の形態３として、第二の層間絶縁膜４についてプラズマ処理による膜質改善を行うようにしてもよい。あるいは、前述の従来技術に係る第五の層間絶縁膜１８あるいは第七の層間絶縁膜２０について同様なプラズマ処理による膜質改善を行うようにしてもよく、さらには、前述の従来技術に係る第二、第三、第五および第七の層間絶縁膜１４，１６，１８，２０のうちの一部または全部の膜１４，１６，１８，２０に対して同様なプラズマ処理による膜質改善を行うようにしてもよい。この場合、膜質改善を行う各膜４，１４，１６，１８，２０は、前述の実施の形態１に係る第三の層間絶縁膜６ｂのように単層構造としてもよく、あるいは実施の形態２に係る第三の層間絶縁膜６ｃのように積層構造としてもよい。また、この場合、第四ないし第七の層間絶縁膜１７〜２０が、本発明に係る第三の層間絶縁層に対応している。
【００３６】
よって、本実施の形態においても、プラズマ処理による膜質改善により層間絶縁膜４，１４，１６，１８，２０のリーク電流抑制効果を得ることができる。
【００３７】
【発明の効果】
請求項１に記載の発明に係る半導体装置によれば、層間絶縁膜に含まれるシリコン炭化膜が、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマを照射されているため、シリコン炭化膜の膜質を改善して金属配線からのリーク電流を低減することでき、デバイスの誤動作を引き起こすクロストークの問題を防止することができる。
【００３８】
請求項２に記載の発明に係る半導体装置によれば、シリコン炭化膜が、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマを照射されたシリコン炭化膜が複数積層された膜であるため、シリコン炭化膜を構成する各シリコン炭化膜にて、プラズマ処理による膜質改善効果を効率良く得ることができ、その結果、シリコン炭化膜全体でより大きな膜質改善効果を得ることができる。
【００３９】
請求項３に記載の発明に係る半導体装置の製造方法によれば、層間絶縁膜に含まれるシリコン炭化膜が、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマを照射されているため、シリコン炭化膜の膜質を改善して金属配線からのリーク電流を低減することでき、デバイスの誤動作を引き起こすクロストークの問題を防止することができる。
【００４０】
請求項４に記載の発明に係る半導体装置の製造方法によれば、シリコン炭化膜が、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマを照射されたシリコン炭化膜を複数積層して形成されているため、シリコン炭化膜を構成する各シリコン炭化膜にて、プラズマ処理による膜質改善効果を効率良く得ることができ、その結果、シリコン炭化膜全体でより大きな膜質改善効果を得ることができる。
請求項５に記載の発明に係る半導体装置によれば、第一シリコン炭化膜は、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものであり、第一絶縁膜の材料は、水素化シルセスキオキサン、メチルシルセスキオキサン、ポリアリルエーテル、べンゾシクロブテン、ポリテトラフロロエチレン、ポーラスシリカであるキセロゲル、ポーラスシリカであるエアロゲル、フッ素化シリコン酸化膜、フッ素化アモルファスカーボン、および炭化シリコン酸化膜のいずれかである。
請求項６記載の発明に係る半導体装置によれば、第一シリコン炭化膜は、複数のシリコン炭化膜により形成され、複数のシリコン炭化膜は、それぞれ、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものである。
請求項７記載の発明に係る半導体装置によれば、他の絶縁膜は、シリコン炭化膜を含み、シリコン炭化膜は、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものである。
請求項８記載の発明に係る半導体装置によれば、第二シリコン炭化膜、第三シリコン炭化膜および第四シリコン炭化膜は、それぞれ、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマが照射されたものである。
請求項９記載の発明に係る半導体装置によれば、第二絶縁膜および第三絶縁膜の材料は、それぞれ、水素化シルセスキオキサン、メチルシルセスキオキサン、ポリアリルエーテル、べンゾシクロブテン、ポリテトラフロロエチレン、ポーラスシリカであるキセロゲル、ポーラスシリカであるエアロゲル、フッ素化シリコン酸化膜、フッ素化アモルファスカーボン、および炭化シリコン酸化膜のいずれかである。
請求項１０記載の発明に係る半導体装置によれば、第一シリコン炭化膜には、前記処理により、窒素原子が打ち込まれている。
請求項１１記載の発明に係る半導体装置の製造方法によれば、第一シリコン炭化膜は、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものであり、第一絶縁膜の材料は、水素化シルセスキオキサン、メチルシルセスキオキサン、ポリアリルエーテル、べンゾシクロブテン、ポリテトラフロロエチレン、ポーラスシリカであるキセロゲル、ポーラスシリカであるエアロゲル、フッ素化シリコン酸化膜、フッ素化アモルファスカーボン、および炭化シリコン酸化膜のいずれかである。
請求項１２記載の発明に係る半導体装置の製造方法によれば、第一シリコン炭化膜は、複数のシリコン炭化膜により形成され、複数のシリコン炭化膜は、それぞれ、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理される。
請求項１３記載の発明に係る半導体装置の製造方法によれば、他の絶縁膜は、シリコン炭化膜を含み、シリコン炭化膜は、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理される。
請求項１４記載の発明に係る半導体装置の製造方法によれば、第二シリコン炭化膜、第三シリコン炭化膜および第四シリコン炭化膜は、それぞれ、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理される。
請求項１５記載の発明に係る半導体装置の製造方法によれば、第二絶縁膜および第三絶縁膜の材料は、それぞれ、水素化シルセスキオキサン、メチルシルセスキオキサン、ポリアリルエーテル、べンゾシクロブテン、ポリテトラフロロエチレン、ポーラスシリカであるキセロゲル、ポーラスシリカであるエアロゲル、フッ素化シリコン酸化膜、フッ素化アモルファスカーボン、および炭化シリコン酸化膜のいずれかである。
請求項１６記載の発明に係る半導体装置の製造方法によれば、第一シリコン炭化膜には、前記処理により、窒素原子が打ち込まれる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体装置の製造工程を示す図である。
【図２】 本発明の実施の形態１に係る半導体装置の製造工程を示す図である。
【図３】 本発明の実施の形態１に係る半導体装置の製造工程を示す図である。
【図４】 図１の製造工程によって形成されたシリコン炭化膜における印加電圧とリーク電流との関係をグラフ化した図である。
【図５】 本発明の実施の形態２に係る半導体装置の製造工程を示す図である。
【図６】 本発明の実施の形態２に係る半導体装置の製造工程を示す図である。
【図７】 従来技術に係る一般的な埋め込み銅配線製造工程を示す模式図である。
【図８】 従来技術に係る一般的な埋め込み銅配線製造工程を示す模式図である。
【図９】 従来技術に係る一般的な埋め込み銅配線製造工程を示す模式図である。
【図１０】 従来技術に係る一般的な埋め込み銅配線製造工程を示す模式図である。
【図１１】 従来技術に係る製造工程によって形成されたシリコン炭化膜における印加電圧とリーク電流との関係をグラフ化した図である。
【符号の説明】
１ シリコン基板、２ 下部層間絶縁層、３ 第一の層間絶縁膜、４ 第二の層間絶縁膜、５ 第一の金属配線、６ａ 膜質改善前の第三の層間絶縁膜、６ｂ膜質改善後の第三の層間絶縁膜、６ｃ 第三の層間絶縁膜、６ｄ 薄いシリコン炭化膜。
Claims (16)
- 埋め込み配線構造を有する半導体装置において、
配線と、
前記配線を埋め込んで絶縁する層間絶縁膜と、
を備え、
前記層間絶縁膜は、シリコン炭化膜を含む複数の膜で形成され、
前記シリコン炭化膜は、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマが照射されており、
前記層間絶縁膜を形成する前記複数の膜のうち、前記シリコン炭化膜の下層の少なくとも一つの膜の材料は、水素化シルセスキオキサン（Hydrogen Silsesquioxane）、メチルシルセスキオキサン（Methy1 Silsesquioxane）、ポリアリルエーテル（Poly arylether）、べンゾシクロブテン（Benzocyclobutene）、ポリテトラフロロエチレン（Polytetrafluoroethylene）、ポーラスシリカであるキセロゲル（Xerogel）、ポーラスシリカであるエアロゲル（Aerogel）、フッ素化シリコン酸化膜（ＳｉＯＦ膜）、フッ素化アモルファスカーボン（ＣＦ膜）、および炭化シリコン酸化膜（ＳｉＯＣ膜）のいずれかであることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記シリコン炭化膜が、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマが照射されたシリコン炭化膜が複数積層された膜であることを特徴とする半導体装置。 - 埋め込み配線構造を有する半導体装置の製造方法において、
層間絶縁膜を形成する工程と、
前記層間絶縁膜に前記配線を埋め込む工程と、
を備え、
前記層間絶縁膜を形成する工程は、シリコン炭化膜を含む複数の膜を形成する工程を備え、
前記シリコン炭化膜を含む複数の膜を形成する工程は、形成されたシリコン炭化膜に、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマを照射する工程を備え、
前記層間絶縁膜を形成する前記複数の膜のうち、前記シリコン炭化膜の下層の少なくとも一つの膜の材料は、水素化シルセスキオキサン（Hydrogen Silsesquioxane）、メチルシルセスキオキサン（Methy1 Silsesquioxane）、ポリアリルエーテル（Poly arylether）、べンゾシクロブテン（Benzocyclobutene）、ポリテトラフロロエチレン（Polytetrafluoroethylene）、ポーラスシリカであるキセロゲル（Xerogel）、ポーラスシリカであるエアロゲル（Aerogel）、フッ素化シリコン酸化膜（ＳｉＯＦ膜）、フッ素化アモルファスカーボン（ＣＦ膜）、および炭化シリコン酸化膜（ＳｉＯＣ膜）のいずれかであることを特徴とする半導体装置の製造方法。 - 請求項３に記載の半導体装置の製造方法において、
前記シリコン炭化膜を含む複数の膜を形成する工程は、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマが照射されたシリコン炭化膜を複数積層することにより、前記シリコン炭化膜を形成する工程を備えることを特徴とする半導体装置の製造方法。 - 半導体基板と、
前記半導体基板上に形成された第一絶縁膜と、
前記第一絶縁膜内に形成された第一銅配線と、
前記第一絶縁膜上および前記第一銅配線上に形成された第一シリコン炭化膜とを有し、
前記第一シリコン炭化膜は、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものであり、
前記第一絶縁膜の材料は、水素化シルセスキオキサン（Hydrogen Silsesquioxane）、メチルシルセスキオキサン（Methy1 Silsesquioxane）、ポリアリルエーテル（Poly arylether）、べンゾシクロブテン（Benzocyclobutene）、ポリテトラフロロエチレン（Polytetrafluoroethylene）、ポーラスシリカであるキセロゲル（Xerogel）、ポーラスシリカであるエアロゲル（Aerogel）、フッ素化シリコン酸化膜（ＳｉＯＦ膜）、フッ素化アモルファスカーボン（ＣＦ膜）、および炭化シリコン酸化膜（ＳｉＯＣ膜）のいずれかであることを特徴とする半導体装置。 - 請求項５に記載の半導体装置において、
前記第一シリコン炭化膜は、複数のシリコン炭化膜により形成され、
前記複数のシリコン炭化膜は、それぞれ、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものであることを特徴とする半導体装置。 - 請求項５に記載の半導体装置において、
前記第一シリコン炭化膜上に形成された他の絶縁膜と、
前記他の絶縁膜に形成された接続孔内および配線溝内に設けられ、前記第一銅配線と接続される第二銅配線とを更に有し、
前記他の絶縁膜は、シリコン炭化膜を含み、
前記シリコン炭化膜は、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものであることを特徴とする半導体装置。 - 請求項７に記載の半導体装置において、
前記他の絶縁膜は、第二絶縁膜、前記第二絶縁膜上に設けられた第二シリコン炭化膜、前記第二シリコン炭化膜上に設けられた第三絶縁膜、および前記第三絶縁膜上に設けられた第三シリコン炭化膜を含んで構成され、
前記第一絶縁膜と前記第一シリコン炭化膜との間には、第四シリコン炭化膜が更に設けられ、
前記第二シリコン炭化膜、前記第三シリコン炭化膜および前記第四シリコン炭化膜は、それぞれ、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマが照射されたものであることを特徴とする半導体装置。 - 請求項８に記載の半導体装置において、
前記第二絶縁膜および前記第三絶縁膜の材料は、それぞれ、水素化シルセスキオキサン（Hydrogen Silsesquioxane）、メチルシルセスキオキサン（Methy1 Silsesquioxane）、ポリアリルエーテル（Poly arylether）、べンゾシクロブテン（Benzocyclobutene）、ポリテトラフロロエチレン（Polytetrafluoroethylene）、ポーラスシリカであるキセロゲル（Xerogel）、ポーラスシリカであるエアロゲル（Aerogel）、フッ素化シリコン酸化膜（ＳｉＯＦ膜）、フッ素化アモルファスカーボン（ＣＦ膜）、および炭化シリコン酸化膜（ＳｉＯＣ膜）のいずれかであることを特徴とする半導体装置。 - 請求項５に記載の半導体装置において、
前記第一シリコン炭化膜には、前記処理により、窒素原子が打ち込まれていることを特徴とする半導体装置。 - シリコン基板上に形成されたトランジスタを含む下部層を形成する工程と、
前記下部層上に第一絶縁膜を形成する工程と、
前記第一絶縁膜内に第一銅配線を形成する工程と、
前記第一絶縁膜上および前記第一銅配線上に第一シリコン炭化膜を形成する工程とを有し、
前記第一シリコン炭化膜は、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものであり、
前記第一絶縁膜の材料は、水素化シルセスキオキサン（Hydrogen Silsesquioxane）、メチルシルセスキオキサン（Methy1 Silsesquioxane）、ポリアリルエーテル（Poly arylether）、べンゾシクロブテン（Benzocyclobutene）、ポリテトラフロロエチレン（Polytetrafluoroethylene）、ポーラスシリカであるキセロゲル（Xerogel）、ポーラスシリカであるエアロゲル（Aerogel）、フッ素化シリコン酸化膜（ＳｉＯＦ膜）、フッ素化アモルファスカーボン（ＣＦ膜）、および炭化シリコン酸化膜（ＳｉＯＣ膜）のいずれかであることを特徴とする半導体装置の製造方法。 - 請求項１１に記載の半導体装置の製造方法において、
前記第一シリコン炭化膜は、複数のシリコン炭化膜により形成され、
前記複数のシリコン炭化膜は、それぞれ、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものであることを特徴とする半導体装置の製造方法。 - 請求項１１に記載の半導体装置の製造方法において、
前記第一シリコン炭化膜上に他の絶縁膜を形成する工程と、
前記他の絶縁膜に、接続孔および配線溝を形成する工程と、
前記接続孔内および前記配線溝内に、前記第一銅配線と接続される第二銅配線を形成する工程とを更に有し、
前記他の絶縁膜は、シリコン炭化膜を含み、
前記シリコン炭化膜は、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものであることを特徴とする半導体装置の製造方法。 - 請求項１３に記載の半導体装置の製造方法において、
前記他の絶縁膜は、第二絶縁膜、前記第二絶縁膜上に設けられた第二シリコン炭化膜、前記第二シリコン炭化膜上に設けられた第三絶縁膜、および前記第三絶縁膜上に設けられた第三シリコン炭化膜を含んで構成され、
前記第一絶縁膜と前記第一シリコン炭化膜との間に、第四シリコン炭化膜を形成する工程を更に有し、
前記第二シリコン炭化膜、前記第三シリコン炭化膜および前記第四シリコン炭化膜は、それぞれ、少なくとも窒素またはアンモニアがプラズマ化されたガスプラズマにより処理されたものであることを特徴とする半導体装置の製造方法。 - 請求項１４に記載の半導体装置の製造方法において、
前記第二絶縁膜および前記第三絶縁膜の材料は、それぞれ、水素化シルセスキオキサン（Hydrogen Silsesquioxane）、メチルシルセスキオキサン（Methy1 Silsesquioxane）、ポリアリルエーテル（Poly arylether）、べンゾシクロブテン（Benzocyclobutene）、ポリテトラフロロエチレン（Polytetrafluoroethylene）、ポーラスシリカであるキセロゲル（Xerogel）、ポーラスシリカであるエアロゲル（Aerogel）、フッ素化シリコン酸化膜（ＳｉＯＦ膜）、フッ素化アモルファスカーボン（ＣＦ膜）、および炭化シリコン酸化膜（ＳｉＯＣ膜）のいずれかであることを特徴とする半導体装置の製造方法。 - 請求項１１に記載の半導体装置の製造方法において、
前記第一シリコン炭化膜には、前記処理により、窒素原子が打ち込まれていることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000319251A JP4698813B2 (ja) | 2000-10-19 | 2000-10-19 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000319251A JP4698813B2 (ja) | 2000-10-19 | 2000-10-19 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002134494A JP2002134494A (ja) | 2002-05-10 |
| JP4698813B2 true JP4698813B2 (ja) | 2011-06-08 |
Family
ID=18797743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000319251A Expired - Fee Related JP4698813B2 (ja) | 2000-10-19 | 2000-10-19 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4698813B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100352036C (zh) | 2002-10-17 | 2007-11-28 | 株式会社瑞萨科技 | 半导体器件及其制造方法 |
| JP4606713B2 (ja) * | 2002-10-17 | 2011-01-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP3967253B2 (ja) | 2002-11-08 | 2007-08-29 | 東京エレクトロン株式会社 | 多孔質絶縁膜の形成方法及び多孔質絶縁膜の形成装置 |
| JP4454242B2 (ja) | 2003-03-25 | 2010-04-21 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| WO2007140377A2 (en) * | 2006-05-30 | 2007-12-06 | Applied Materials, Inc. | A novel deposition-plasma cure cycle process to enhance film quality of silicon dioxide |
| JP5261964B2 (ja) * | 2007-04-10 | 2013-08-14 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| JP5408116B2 (ja) * | 2010-12-17 | 2014-02-05 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001060584A (ja) * | 1999-06-18 | 2001-03-06 | Applied Materials Inc | 炭素含有層の付着強化と酸化最小限化のためのプラズマ処理 |
| JP2001160558A (ja) * | 1999-12-02 | 2001-06-12 | Nec Corp | 半導体装置の製造方法及び製造装置 |
| JP2001244337A (ja) * | 2000-01-19 | 2001-09-07 | Trikon Holdings Ltd | 基材上にフィルムを作る方法及び装置 |
| JP2002543610A (ja) * | 1999-05-03 | 2002-12-17 | アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ | ＳｉＣの除去法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06124910A (ja) * | 1992-08-26 | 1994-05-06 | Fujitsu Ltd | 膜の形成方法及び薄膜トランジスタの作成方法及び液晶装置の作成方法及び太陽電池の作成方法 |
| JP3677755B2 (ja) * | 1995-09-26 | 2005-08-03 | 富士通株式会社 | 半導体装置及びその製造方法 |
| TW362118B (en) * | 1995-10-30 | 1999-06-21 | Dow Corning | Method for depositing amorphous SiNC coatings |
| US6974766B1 (en) * | 1998-10-01 | 2005-12-13 | Applied Materials, Inc. | In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application |
-
2000
- 2000-10-19 JP JP2000319251A patent/JP4698813B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002543610A (ja) * | 1999-05-03 | 2002-12-17 | アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ | ＳｉＣの除去法 |
| JP2001060584A (ja) * | 1999-06-18 | 2001-03-06 | Applied Materials Inc | 炭素含有層の付着強化と酸化最小限化のためのプラズマ処理 |
| JP2001160558A (ja) * | 1999-12-02 | 2001-06-12 | Nec Corp | 半導体装置の製造方法及び製造装置 |
| JP2001244337A (ja) * | 2000-01-19 | 2001-09-07 | Trikon Holdings Ltd | 基材上にフィルムを作る方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002134494A (ja) | 2002-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6951810B2 (en) | Barrier film integrity on porous low k dielectrics by application of a hydrocarbon plasma treatment | |
| US8293637B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7371461B2 (en) | Multilayer hardmask scheme for damage-free dual damascene processing of SiCOH dielectrics | |
| US6566283B1 (en) | Silane treatment of low dielectric constant materials in semiconductor device manufacturing | |
| US20090104774A1 (en) | Method of manufacturing a semiconductor device | |
| JP2002141348A (ja) | 成膜方法、半導体装置の製造方法、および成膜装置 | |
| JP2010103329A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US8399358B2 (en) | Establishing a hydrophobic surface of sensitive low-k dielectrics of microstructure devices by in situ plasma treatment | |
| JP2009194072A (ja) | 半導体装置の製造方法 | |
| US6753258B1 (en) | Integration scheme for dual damascene structure | |
| JP2008147644A (ja) | ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法 | |
| JP2007227507A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4698813B2 (ja) | 半導体装置およびその製造方法 | |
| JP3559026B2 (ja) | 半導体装置の製造方法 | |
| KR20110085909A (ko) | 기판 처리 방법 및 기억 매체 | |
| US7338897B2 (en) | Method of fabricating a semiconductor device having metal wiring | |
| US6784095B1 (en) | Phosphine treatment of low dielectric constant materials in semiconductor device manufacturing | |
| WO2009055450A1 (en) | Adhesion improvement of dielectric barrier to copper by the addition of thin interface layer | |
| KR100391992B1 (ko) | 저유전율 층간절연막을 가지는 반도체 장치 형성 방법 | |
| JP2005203568A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US8741787B2 (en) | Increased density of low-K dielectric materials in semiconductor devices by applying a UV treatment | |
| KR100452041B1 (ko) | 반도체 소자의 구리배선 형성 방법 | |
| JP2000277611A (ja) | 半導体装置の製造方法 | |
| JP5408116B2 (ja) | 半導体装置の製造方法 | |
| JP2005340262A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071011 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071011 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080327 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100819 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110302 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |