JP2005340262A - 半導体装置および半導体装置の製造方法 - Google Patents

Abstract

【課題】この発明は、圧縮方向の膜ストレスを有する銅拡散防止膜の下面と接触している低誘電率層間絶縁膜の表面内に配設されている、配線間のリーク電流の発生を防止することができる半導体装置等を提供する。
【解決手段】本発明に係る半導体装置は、低誘電率層間絶縁膜４，７，２２，３３と、銅拡散防止膜６，９とを備えている。ここで、低誘電率層間絶縁膜４，７，２２，３３は、比誘電率が４未満であり、圧縮方向の膜ストレスを有している。また、銅拡散防止膜６，９は、低誘電率層間絶縁膜４，７，２２，３３上に形成される。また、銅拡散防止膜６，９は、圧縮方向の膜ストレスを有している。
【選択図】図３

Description

この発明は、半導体装置および半導体装置の製造方法に係る発明であり、特に、低誘電率層間絶縁膜を有する半導体装置および半導体装置の製造方法に関するものである。

９０ｎｍノード世代以降の先端システムＬＳＩにおいて、デバイスの高速化を実現するためには、デバイスの信号遅延を低減することが重要である。ここで、デバイスの信号遅延は、トランジスタの信号遅延と配線遅延との和で表すことができる。

しかし、デバイスの縮小が進むに連れて、配線ピッチの縮小化が急速に進んでいる。したがって、トランジスタの信号遅延よりも配線遅延の方が、デバイスの信号遅延に対する影響が大きくなってきている。よって、デバイスの信号遅延を低減させるためには、配線遅延を以下に低減することができるかが重要な課題となる。

ところで、配線遅延は、（配線抵抗値Ｒ）×（層間絶縁膜容量値Ｃ）、に比例する。したがって、配線遅延を低減させるためには、配線抵抗値Ｒ、層間絶縁膜容量値Ｃの値を低減することが必要となる。

以上のことから、配線抵抗値Ｒ、層間絶縁膜容量値Ｃの値を低減する目的のために、埋め込み銅配線構造を有する低誘電率層間絶縁膜を備える半導体装置が検討されている。当該半導体装置では、低誘電率層間絶縁膜の表面内に銅配線が配設される。そして、銅配線を覆うように、低誘電率層間絶縁膜上には銅拡散防止膜が成膜される。

なお、非特許文献１，２，３に示されているように、現在までのところ、膜ストレスが引っ張り（Ｔｅｎｓｉｌｅ）方向の低誘電率層間絶縁膜しか確認されていない。また、一般的に、銅拡散防止膜の膜ストレスは、圧縮（Ｃｏｍｐｒｅｓｓｉｖｅ）方向である。

つまり、引っ張り方向の膜ストレスを有する低誘電率層間絶縁膜上に、圧縮方向の膜ストレスを有する銅拡散防止膜が形成されていた。

Ｍ．Ｊ ＬＯＢＯＤＡ，"ＡＰＰＬＩＣＡＴＩＯＮＳ ＦＯＲ ＯＲＧＡＮＯＳＩＬＩＣＯＮ ＧＡＳＥＳ ＩＮ ＰＥＣＶＤ ＰＲＯＣＥＳＳＥＳ ＦＯＲ ＬＯＷ−ｋ ＤＩＥＬＥＣＴＲＩＣＳ"，Ｐｒｏｃｅｅｄｉｎｇ ｏｆ Ａｄｖａｎｃｅｄ Ｍｅｔａｌｌｉｚａｔｉｏｎ Ｃｏｎｆｅｒｅｎｃｅ１９９９，ｐ３７１−３７７ Ｗａｉ−Ｆａｎ Ｙａｕ ｅｔｃ．，"Ｂｌａｃｋ ＤｉａｍｏｎｄＴＭ−−−Ａ Ｌｏｗ ｋ Ｄｉｅｌｅｃｔｒｉｃ ｆｏｒ Ｃｕ Ｄａｍａｓｃｅｎｅ Ａｐｐｌｉｃａｔｉｏｎｓ"，Ｐｒｏｃｅｅｄｉｎｇ ｏｆ Ａｄｖａｎｃｅｄ Ｍｅｔａｌｌｉｚａｔｉｏｎ Ｃｏｎｆｅｒｅｎｃｅ１９９９，ｐ３７９−３８６， Ｍｕｎｅｈｉｒｏ ＴＡＤＡ ｅｔｃ．，"ＣＨＡＲＡＣＴＥＲＩＺＡＴＩＯＮ ＯＦ ＰＬＡＳＭＡ−ＰＯＬＹＭＥＲＩＺＥＤ ＤＩＶＩＮＹＬＳＩＬＯＸＡＮＥ ＢＥＮＺＯＣＹＣＬＯＢＵＴＥＮＥ（ＤＶＳ−ＢＣＢ）ＰＯＬＹＭＥＲ ＦＩＬＭ"，Ｐｒｏｃｅｅｄｉｎｇ ｏｆ Ａｄｖａｎｃｅｄ Ｍｅｔａｌｌｉｚａｔｉｏｎ Ｃｏｎｆｅｒｅｎｃｅ２０００，ｐ５７９−５８５

上記のように、膜ストレスの方向が異なる２つの膜を接合させた場合には、膜界面に大きなストレスが集中することになる。当該大きなストレスが膜界面に集中すると、低誘電率層間絶縁膜等内において、分子構造の欠陥が多く生成されてしまう。当該分子構造の欠陥は、銅配線からのリーク電流のパスとなるので、結果的に銅配線間の絶縁性が正常に保てなくなる。

そこで、この発明は、圧縮方向の膜ストレスを有する銅拡散防止膜の下面と接触している、低誘電率層間絶縁膜の表面内に配設されている配線間のリーク電流の発生を防止することができる半導体装置および半導体装置の製造方法を提供することを目的とする。

上記の目的を達成するために、本発明に係る請求項１に記載の半導体装置は、圧縮方向の膜ストレスを有する、比誘電率が４未満の第一の絶縁膜と、前記第一の絶縁膜上に形成される、圧縮方向の膜ストレスを有する第二の絶縁膜と、を備えている。

本発明の請求項１に記載の半導体装置は、圧縮方向の膜ストレスを有する、比誘電率が４未満の第一の絶縁膜と、前記第一の絶縁膜上に形成される、圧縮方向の膜ストレスを有する第二の絶縁膜と、を備えているので、第一の絶縁膜と第二の絶縁膜との界面付近における応力を緩和させることができる。よって、当該両絶縁膜の界面付近の第一の絶縁膜内において、分子構造の欠陥が生成されることを抑制することができる。そして、当該分子構造の欠陥の生成が抑制されるので、第一の絶縁膜の表面内に導電配線を配設したとしても、第一の絶縁膜内にリーク電流が流れることを防止することができる。

また、請求項６に記載の半導体装置の製造方法は、有機シランもしくは有機シロキサンを含む雰囲気内に対して、第一の周波数と当該第一の周波数よりも周波数の低い第二の周波数とが重畳した交流電圧を印加するので、圧縮方向の膜ストレスを有する、比誘電率が４未満の低誘電率層間絶縁膜を形成することができる。

以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。

＜実施の形態１＞
従来の低誘電率層間絶縁膜では、引っ張り方向の膜ストレスを有するものしか存しなかった。しかし、本実施の形態に係る半導体装置では、例えば下記の方法により形成可能な、圧縮方向の膜ストレスを有する低誘電率層間絶縁膜を有する点が特徴である。

ここで、基板上に形成された膜が、図１に示すように、上方向に反る性質を有する場合には、当該膜は、圧縮方向の膜ストレスを有するという。これに対して、基板上に形成された膜が、図２に示すように、下方向に反る性質を有する場合には、当該膜は、引っ張り方向の膜ストレスを有するという。

たとえば、温度が低下した場合において、基板よりも膜の方が、収縮量が小さい場合には、膜は、圧縮性の膜ストレスを有することになる。また、基板よりも膜の方が、収縮量が大きい場合には、膜は、引っ張り性の膜ストレスを有することになる。

はじめに、本実施の形態に係る半導体装置の構造について説明する。図３は、本実施の形態に係る半導体装置の構成断面図である。

図３に示すように、シリコン基板１上には、トランジスタ等の能動素子を含む下地絶縁層２が形成されている。また、下地絶縁層２上には、膜ストレスが圧縮性の銅拡散防止膜３が形成されている。また、銅拡散防止膜３上には、膜ストレスが圧縮性の低誘電率層間絶縁膜４が形成されている。また、低誘電率層間絶縁膜４上には、膜ストレスが圧縮性の銅拡散防止膜６が形成されている。また、銅拡散防止膜６上には、膜ストレスが圧縮性の低誘電率層間絶縁膜７が形成されている。さらに、低誘電率層間絶縁膜７上には、膜ストレスが圧縮性の銅拡散防止膜９が形成されている。

ここで、各低誘電率層間絶縁膜４，７の表面内には、銅配線５，８が各々配設されている。なお、図３に示すように、銅配線５は、低誘電率層間絶縁膜４から銅拡散防止膜３に至って、配設されている。また、銅拡散防止膜３，６，９は、絶縁膜である。

低誘電率層間絶縁膜４，７の比誘電率は、４未満である。また、低誘電率層間絶縁膜４，７の材料としては、フッ素添加アモルファスカーボン（ＣＦ膜）、パリレン（Ｐａｒｙｌｅｎｅ）、炭素添加シリコン酸化膜（ＳｉＯＣ膜）等がある。

また、銅拡散防止膜３，６，９の材料としては、シリコン窒化膜（ＳｉＮ膜）、シリコン炭化膜（ＳｉＣ膜）、シリコン窒化炭化膜（ＳｉＣＮ膜）、シリコン酸化炭化膜（ＳｉＣＯ膜）等がある。

次に、各工程断面図に基づいて、本実施の形態に係る半導体装置の製造方法について説明する。

はじめに、図４に示すように、シリコン基板１を用意し、当該シリコン基板１上に、トランジスタ等の能動素子を含む下地絶縁層２を形成する。

次に、ＣＶＤ法により、銅拡散防止膜３を下地絶縁層２上に形成する。銅拡散防止膜３形成後の図を、図５に示す。なお、銅拡散防止膜３は、圧縮方向の膜ストレスを有している。

次に、プラズマＣＶＤ法により、銅拡散防止膜３上に低誘電率層間絶縁膜４を形成する。低誘電率層間絶縁膜４形成後の図を、図６に示す。ここで、低誘電率層間絶縁膜４の誘電率は、４未満であり、また、圧縮方向の膜ストレスを有している。

以下において、上記低誘電率層間絶縁膜４の形成条件を、（この発明の）背景技術の引っ張り方向の膜ストレスを有する低誘電率層間絶縁膜の形成条件と比較しつつ説明する。なお、両者共に、膜材質は、ＳｉＯＣである。

まず、（この発明の）背景技術の引っ張り方向の膜ストレスを有する低誘電率層間絶縁膜の製造方法について説明する。

プラズマＣＶＤ装置内に原料ガスとして、有機シランあるいは有機シロキサン、およびヘリウム（Ｈｅ）を導入する。

ここで、有機シランとしては、ＳｉＨ_nＲ_4-n（ｎは、１，２，３；Ｒは、アルキル基（Ｃ_nＨ_2n+1）またはビニル基（Ｃ２Ｈ３））、あるいはＳｉＲ_nＲ’_4-n（Ｒ，Ｒ’は、アルキル基（Ｃ_nＨ_2n+1）またはビニル基（Ｃ２Ｈ３））などの構造を持つ材料が適用できる。

具体的には、有機シランとして、モノメチルシラン（ＳｉＨ₃ＣＨ₃）、ジメチルシラン（ＳｉＨ₂（ＣＨ₃）₂）、トリメチルシラン（ＳｉＨ（ＣＨ₃）₃）、テトラエチルシラン（Ｓｉ（ＣＨ₃）₄）、ビニルシラン（ＳｉＨ₃Ｃ₂Ｈ₃）、ジビニルシラン（ＳｉＨ₂（Ｃ₂Ｈ₃）₂）、トリメチルビニルシラン（ＳｉＣ₂Ｈ₃（ＣＨ₃）₃）、ジメチルジビニルシラン（Ｓｉ（Ｃ₂Ｈ₃）₂（ＣＨ₃）₂）等がある。

また、有機シロキサンとしては、分子骨格のなかにＳｉ−Ｏ結合を含んでおり、シリコンアルコキシド、鎖状シロキサン、または環状シロキサンなどの構造を持つ材料が適用できる。

ここで、シリコンアルコキシドは、ＳｉＲ_n（ＯＲ’）_4-n、（Ｒ，Ｒ’は、アルキル基（Ｃ_nＨ_2n+1））である。また、鎖状シロキサンは、Ｒ_2n+1（ＳｉＯ）_nＳｉＲ_j、（Ｒは、アルキル基（Ｃ_nＨ_2n+1）または水素）である。また、環状シロキサンは、（Ｒ₂ＳｉＯ）_n、（Ｒは、アルキル基（Ｃ_nＨ_2n+1）または水素、ｎは３以上）である。

具体的には、有機シロキサンとして、ＤＭＤＭＯＳ（Ｄｉｍｅｔｈｙｌｄｉｍｅｔｈｏｘｙｓｉｌａｎｅ：Ｓｉ（ＣＨ₃）₂（ＯＣＨ₃）₂）、ＴＭＤＭＯＤＳＯ（Ｔｅｔｒａｍｅｔｈｙｌｄｉｍｅｔｈｏｘｙｄｉｓｉｌｏｘａｎｅ：Ｓｉ₂Ｏ（ＣＨ₃）₄（ＯＣＨ₃）₂）、ＨＭＤＳＯ（Ｈｅｘａｍｅｔｈｙｌｄｉｓｉｌｏｘａｎｅ：Ｓｉ₂Ｏ（ＣＨ₃）₅）、ＯＭＴＳ（１，１，１，３，５，７，７，７−Ｏｃｔａｍｅｔｈｙｌｔｅｔｒａｓｉｌｏｘａｎｅ：Ｓｉ₄Ｏ₃Ｈ₂（ＣＨ₃）₈）、ＯＭＣＴＳ（Ｏｃｔａｍｅｔｈｙｌｃｙｃｌｏｔｅｔｒａｓｉｌｏｘａｎｅ：Ｓｉ₄Ｏ₄（ＣＨ₃）₈）、ＴＭＣＴＳ（１，３，５，７−Ｔｅｔｒａｍｅｔｈｙｌｃｙｃｌｏｔｅｔｒａｓｉｌｏｘａｎｅ：Ｓｉ₄Ｏ₄Ｈ₄（ＣＨ₃）₄）等がある。

なお、ここでは、原料ガスとして、ＤＭＤＭＯＳとＨｅをプラズマＣＶＤ装置内に導入する。

プラズマＣＶＤ装置内に上記原料ガスを導入したら、電極間に１３．５６ＭＨｚあるいは２７ＭＨｚのＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）電圧を印加する。これにより、プラズマ励起状態を作り出す。ここで、当該電圧の電力量は、１０００Ｗ−４０００Ｗである。

なお、プラズマＣＶＤ装置内の圧力は、３００Ｐａ−７００Ｐａ程度であり、基板温度は、３００℃−４５０℃程度である。

当該条件の下に形成されたＳｉＯＣ膜（低誘電率層間絶縁膜）の膜質は、以下の通りである。つまり、比誘電率は、２．２〜３．２であり、膜ストレスは、３０ＭＰａ〜８０ＭＰａ（引っ張り方向）であり、硬度は、０．４ＧＰａ〜３．３ＧＰａであり、弾性率は、４ＧＰａ〜２３ＧＰａであり、密度は、０．９ｇ／ｃｃ〜１．６ｇ／ｃｃであり、膜組成は、Ｓｉ，Ｃ，Ｏ，Ｈである。

以上が、（この発明の）背景技術の引っ張り方向の膜ストレスを有する低誘電率層間絶縁膜の形成方法である。

これに対して、本実施の形態に係る圧縮方向の膜ストレスを有する低誘電率層間絶縁膜４の形成方法は、（この発明の）背景技術の形成方法とほぼ同じであるが、以下の点において異なる。

つまり、本実施の形態では、圧縮性の膜ストレスを有するＳｉＯＣ膜（低誘電率層間絶縁膜４）を実現するために、電極間に比較的低周波である４００ＫＨｚの電圧を、さらに印加する。ここで、当該電圧の電力量は、５０Ｗ−４００Ｗである。

上記のように、本実施の形態では、電極間に、１３．５６ＭＨｚあるいは２７ＭＨｚの高周波（ＲＦ）の交流電圧に加えて、当該ＲＦよりも周波数の低い（４００ＫＨｚ）の低周波の交流電圧をも重畳的に印加するのである。

その他の、原料ガス、基板温度、装置内圧力等は、（この発明の）背景技術の形成方法と同じである。

当該条件で形成された本実施の形態に係るＳｉＯＣ膜（低誘電率層間絶縁膜４）は、圧縮方向の膜ストレスを有する。具体的に、以下の膜質を有する。

つまり、本実施の形態に係るＳｉＯＣ膜（低誘電率層間絶縁膜４）の膜質は、比誘電率が、２．４〜３．２であり、膜ストレスが、−１０ＭＰａ〜−５０ＭＰａ（圧縮方向）であり、硬度が、０．９ＧＰａ〜３．３ＧＰａであり、弾性率が、９ＧＰａ〜２３ＧＰａであり、密度が、１．４ｇ／ｃｃ〜１．８ｇ／ｃｃであり、膜組成は、Ｓｉ，Ｃ，Ｏ，Ｈである。

上記の方法により、圧縮性の膜ストレスを有する低誘電率層間絶縁膜４が形成されるのは、以下の原理による。

つまり、高周波（１３．５６ＭＨｚもしくは、２７ＭＨｚ）の周波数電源に加えて、低周波（４００ＫＨｚ）の周波数電源を加えることにより、プラズマ領域中のイオンの追従性が良くなる。

そうすると、プラズマ領域とシース領域との界面における陽イオンの偏りが、高周波電源のみを用いた（この発明の）背景技術の方法に比べて、大きくなる。このことは、高周波電源のみを用いた（この発明の）背景技術の方法に比べて、上記二種類の周波数電源を用いた方が、試料において発生する自己バイアスが大きくなることを意味する。

上記のように試料において発生する自己バイアスが大きくなると、プラズマ領域中の陽イオンは、より大きな加速度を持ち（すなわち、大きなイオンエネルギーを持って）、試料表面上へと引き込まれる。

したがって、試料に対するイオン衝撃の効果が増し、試料の緻密化が促進される。試料がより緻密化になると、温度の低下による試料自身の縮小量が小さくなる。

よって、圧縮方向の膜ストレスを有する試料（低誘電率層間絶縁膜４）が形成されるのである。

さて、半導体装置の製造方法に話を戻して、次に、図６で示した低誘電率層間絶縁膜４上にレジストを形成する。そして、リソグラフィ技術により当該レジストに所望の配線パターンを転写する。

次に、配線パターンを有するレジストをマスクとして用いて、ドライエッチングを施す。これにより、低誘電率層間絶縁膜４の一部および銅拡散防止膜３の一部が除去され、低誘電率層間絶縁膜４から銅拡散防止膜３にかけて配線溝１０が形成される。当該配線溝１０が形成され、レジストを除去した後の状態を図７に示す。

次に、スパッタリング法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法あるいはＣＶＤ法により、配線溝１０内にバリアメタル（タンタル膜、窒化タンタル等）を成膜する。そして、スパッタリング法、ＣＶＤ法あるいはメッキ法により、バリアメタル上に銅膜を形成する。

その後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により、低誘電率層間絶縁膜４上に形成された銅膜等を除去する。ここまでの工程により、図８に示すように、低誘電率層間絶縁膜４から銅拡散防止膜３にかけて銅配線５が配設される。ここで、上記工程からも分かるように、図８に示した銅配線５は、バリアメタルと銅膜とで構成されている。

次に、上記と同様な方法により、銅配線５を覆うように、低誘電率層間絶縁膜４上に、圧縮方向の膜ストレスを有する銅拡散防止膜６を形成する。さらに、上記と同様な方法により、当該銅拡散防止膜６上に、圧縮方向の膜ストレスを有する低誘電率層間絶縁膜７を形成する。ここまでの工程により、図９に示す構造が形成される。

その後、上記と同様な方法により、低誘電率層間絶縁膜７の表面内に、銅配線８を配設する（図１０）。そして、上記と同様な方法により、銅配線８を覆うように、低誘電率層間絶縁膜７上に、圧縮方向の膜ストレスを有する銅拡散防止膜９を形成する。以上により、図３に示した半導体装置が形成される。

なお、実際に使用する半導体装置は、多層配線である。したがって、図３に示した銅拡散防止膜９上には、さらに配線構造を有する低誘電率層間絶縁膜が形成される。また、図示していないが、実際に使用される半導体装置には、異層に配設されている配線同士を接続するビア等も形成される。

（この発明の）背景技術の技術では、比誘電率が４未満の低誘電率層間絶縁膜において、引っ張り方向の膜ストレスを有する膜しか形成することができなかった。

したがって、図１１に示すように、引っ張り方向の膜ストレスを有する従来の低誘電率層間絶縁膜１０７上に、圧縮方向の膜ストレスを有する銅拡散防止膜１０９を形成した場合には、両膜１０７，１０９の界面において、反発し合う応力が働く。よって、当該両膜１０７，１０９の界面において、大きなストレスが集中することになる。

当該大きなストレスは、低誘電率層間絶縁膜１０７等の分子構造に欠陥を生じさせる。そして、分子構造の欠陥が、低誘電率層間絶縁膜１０７の銅拡散防止膜１０９との界面付近に発生した場合には、図１１に示すように、低誘電率層間絶縁膜１０７の当該界面付近において、リーク電流のパス１１０が生じる。

当該問題を解消するために、低誘電率層間絶縁膜と同じ方向（引っ張り方向）の膜ストレスを有する銅拡散防止膜を採用してもよい。しかし、当該引っ張り方向の膜ストレスを有する銅拡散防止膜は、その機能を確保する目的において不適である。

また、比誘電率が４未満の低誘電率層間絶縁膜において、銅拡散防止膜と同じ方向（圧縮方向）の膜ストレスを有する低誘電率層間絶縁膜を形成すことは、（この発明の）背景技術では不可能であった。

そこで、本実施の形態に係る製造方法により、比誘電率が４未満で、圧縮方向の膜ストレスを有する低誘電率層間絶縁膜４，７を形成し、当該低誘電率層間絶縁膜４，７上に圧縮方向の膜ストレスを有する銅拡散防止膜６，９を形成し、当該構成を半導体装置に採用する。

このように、本実施の形態に係る製造方法により形成された、圧縮方向の膜ストレスを有する低誘電率層間絶縁膜４，７上に、同じく圧縮方向の膜ストレスを有する銅拡散防止膜６，９等を形成することにより、両膜の界面における応力集中を緩和させることができる（図１２参照）。

したがって、当該両膜の界面付近の低誘電率層間絶縁膜内において、分子構造の欠陥が生成されることを抑制することができる。そして、当該分子構造の欠陥の生成が抑制されるので、低誘電率層間絶縁膜４，７の表面内に配設される、同層の銅配線５，８間において、リーク電流が流れることを防止することができる。つまり、低誘電率層間絶縁膜４，７の絶縁性能を確保することができる。

＜実施の形態２＞
実施の形態１では、上下の銅拡散防止膜間に存する層間絶縁膜は、圧縮方向の膜ストレスを有する低誘電率層間絶縁膜４，７、一層により形成されていた。

しかし、本実施の形態に係る半導体装置では、上下の銅拡散防止膜間に存する層間絶縁膜は、圧縮方向の膜ストレスを有する低誘電率層間絶縁膜と引っ張り方向の膜ストレスを有する低誘電率層間絶縁膜との、二層により形成されている。具体的な構成は、以下の通りである。

図１３は、本実施の形態に係る半導体装置の構成断面図である。

図１３に示す半導体装置において、シリコン基板１から銅拡散防止膜６までの構成は、実施の形態１に係る半導体装置の構成と同じである。

しかし、本実施の形態に係る半導体装置では、銅拡散防止膜６上には、引っ張り方向の膜ストレスを有する低誘電率層間絶縁膜２１が形成される。また、低誘電率層間絶縁膜２１上には、圧縮方向の膜ストレスを有する低誘電率層間絶縁膜２２が形成される。また、低誘電率層間絶縁膜２２の表面内には、銅配線８が配設されており、当該銅配線８を覆うように、低誘電率層間絶縁膜２２上には、銅拡散防止膜９が形成されている。

なお、本実施の形態に係る半導体装置においても、圧縮方向の膜ストレスを有する低誘電率層間絶縁膜４，２２は、比誘電率が４未満の材質のものを想定している。また、当該低誘電率層間絶縁膜４，２２は、実施の形態１に係る製造方法により形成される。

また、銅拡散防止膜３，６，９は、圧縮方向の膜ストレスを有する。

上記構成において、圧縮方向の膜ストレスを有する銅拡散防止膜９の下面と、同じく圧縮方向の膜ストレスを有する低誘電率層間絶縁膜２２の上面とが接続されているので、両膜９，２２の界面付近に生ずる応力を緩和することができる。したがって、実施の形態１と同様に、同層に配設されている銅配線８間にリーク電流が生じることを防止することができる。

さらに、本実施の形態に係る半導体装置では、ウエハ全体の反りを軽減する効果も有している。

つまり、実施の形態１に係る半導体装置のように、圧縮方向の膜ストレスを有する、低誘電率層間絶縁膜４，７および銅拡散防止膜３，６，９のみで半導体装置を構成したとする。

そうすると、図１４に示すように、各膜３，６，９，４，７の圧縮方向の膜ストレスが重畳されることにより、ウエハ全体が圧縮方向に反り返ってしまう恐れがある。特に、実施の形態１に係る構造により、多層配線の半導体装置を構成した場合には、ウエハの反りは顕著となる。

しかし、本実施の形態に係る半導体装置のように、引っ張り方向の膜ストレスを有する低誘電率層間絶縁膜２１をも含めて、半導体装置を構成することにより、当該低誘電率層間絶縁膜２１を形成した分だけ、ウエハ全体の反りを緩和させることができる。したがって、多層配線構造の半導体装置を構成したとしても、ウエハの一方向への反りを緩和させることができる。

なお、銅拡散防止膜９の下面と接する部分には、圧縮方向の膜ストレスを有する低誘電率層間絶縁膜２２を配置させ、それ以外の箇所で、引っ張り方向の膜ストレスを有する低誘電率層間絶縁膜２１を配置させているので、両膜９，２２の界面付近に生ずる銅配線８間のリーク電流を防止しながらも、ウエハ全体の一方向の反りも緩和させることができる。

ここで、図１３では、圧縮方向の膜ストレスを有する低誘電率層間絶縁膜２２の下面と、銅配線８の下面とが面一であったが、これに限るものではない。

つまり、図１５に示すように、銅配線８を、圧縮方向の膜ストレスを有する低誘電率層間絶縁膜２２から、引っ張り方向の膜ストレスを有する低誘電率層間絶縁膜２１にかけて配設してもよい。

また、図１６に示すように、銅配線８を、圧縮方向の膜ストレスを有する低誘電率層間絶縁膜２２の表面内のみに配設してもよい。

上記いずれの場合においても、本実施の形態に係る半導体装置の効果を享受することができる。

また、引っ張り方向の膜ストレスを有する低誘電率層間絶縁膜は、圧縮方向の膜ストレスを有する銅拡散防止膜と、当該銅拡散防止膜の下面と接続する、圧縮方向の膜ストレスを有する低誘電率絶縁膜とを備える、積層体中に存するのであれば、どの位置に存しても良い。

＜実施の形態３＞
実施の形態１では、図３に示すように、圧縮方向の膜ストレスを有する銅拡散防止膜６は、圧縮方向の膜ストレスを有する低誘電率層間絶縁膜４，７間に挟まれているので、低誘電率層間絶縁膜７の存在により、低誘電率層間絶縁膜４の上面付近の応力をより緩和させることができていた。

しかし、実施の形態２では、図１３に示すように、圧縮方向の膜ストレスを有する銅拡散防止膜６の上面には、引っ張り方向の膜ストレスを有する低誘電率層間絶縁膜２１が形成されているので、銅拡散防止膜６の下面と接続している、圧縮方向の膜ストレスを有する低誘電率層間絶縁膜４の上面付近の応力は、実施の形態１の場合と比べて、高くなる傾向にある。

そこで、本実施の形態に係る半導体装置は、圧縮方向の膜ストレスを有する銅拡散防止膜を、圧縮方向の膜ストレスを有する低誘電率層間絶縁膜で挟んだ構造を含む、積層体中のいずれかの場所に、引っ張り方向の膜ストレスを有する低誘電率層間絶縁膜を含ませることを特徴とする。具体的な構成は、以下の通りである。

図１７は、本実施の形態に係る半導体装置の構成断面図である。

図１７に示す半導体装置において、シリコン基板１から銅拡散防止膜６までの構成は、実施の形態１に係る半導体装置の構成と同じである。

しかし、本実施の形態に係る半導体装置では、銅拡散防止膜６上には、圧縮方向の膜ストレスを有する低誘電率層間絶縁膜３１が形成される。また、低誘電率層間絶縁膜３１上には、引っ張り方向の膜ストレスを有する低誘電率層間絶縁膜３２が形成される。また、低誘電率層間絶縁膜３２上には、圧縮方向の膜ストレスを有する低誘電率層間絶縁膜３３が形成される。

低誘電率層間絶縁膜３３の表面内には、銅配線８が配設されており、当該銅配線８を覆うように、低誘電率層間絶縁膜３３上には、銅拡散防止膜９が形成されている。

なお、本実施の形態に係る半導体装置においても、圧縮方向の膜ストレスを有する低誘電率層間絶縁膜４，３１，３３は、比誘電率が４未満の材質のものを想定している。また、当該低誘電率層間絶縁膜４，３１，３３は、実施の形態１に係る製造方法により形成される。

また、銅拡散防止膜３，６，９は、他の実施の形態と同様、圧縮方向の膜ストレスを有する。

上記構成から分かるように、本実施の形態に係る半導体装置では、銅拡散防止膜６の上面には、引っ張り方向の膜ストレスを有する低誘電率層間絶縁膜ではなく、圧縮方向の膜ストレスを有する低誘電率層間絶縁膜３１が形成されている。また、銅拡散防止膜９の下面には、他の実施の形態と同様に、圧縮方向の膜ストレスを有する低誘電率層間絶縁膜３３が形成されている。さらに、引っ張り方向の膜ストレスを有する低誘電率層間絶縁膜３２は、いずれの銅拡散防止膜６，９にも接触していない。

上記構成のように、圧縮方向の膜ストレスを有する銅拡散防止膜６の上面と、同じく圧縮方向の膜ストレスを有する低誘電率層間絶縁膜３１の下面とが接続されているので、両膜６，３１の界面付近に生ずる応力を緩和することができる。当該応力緩和の影響は、銅拡散防止膜６と低誘電率層間絶縁膜４との界面付近の応力にも及ぶ。

したがって、実施の形態１に係る半導体装置よりも、銅拡散防止膜６と低誘電率層間絶縁膜４との界面付近における応力を緩和させることができる。よって、実施の形態１よりも、同層に配設されている銅配線５間にリーク電流が生じることを防止することができる。

ここで、図１７では、圧縮方向の膜ストレスを有する低誘電率層間絶縁膜３３の下面と、銅配線８の下面とが面一であったが、これに限るものではない。

つまり、図１８に示すように、銅配線８を、圧縮方向の膜ストレスを有する低誘電率層間絶縁膜３３から、引っ張り方向の膜ストレスを有する低誘電率層間絶縁膜３２にかけて配設してもよい。

また、図１９に示すように、銅配線８を、圧縮方向の膜ストレスを有する低誘電率層間絶縁膜３１の上面に至るまで、形成してもよい。

上記いずれの場合においても、本実施の形態に係る半導体装置の効果を享受することができる。

膜ストレスが圧縮方向である場合を説明するための図である。 膜ストレスが引っ張り方向である場合を説明するための図である。 実施の形態１に係る半導体装置の構造を示す断面図である。 実施の形態１に係る半導体装置の製造方法を説明するための工程断面図である。 実施の形態１に係る半導体装置の製造方法を説明するための工程断面図である。 実施の形態１に係る半導体装置の製造方法を説明するための工程断面図である。 実施の形態１に係る半導体装置の製造方法を説明するための工程断面図である。 実施の形態１に係る半導体装置の製造方法を説明するための工程断面図である。 実施の形態１に係る半導体装置の製造方法を説明するための工程断面図である。 実施の形態１に係る半導体装置の製造方法を説明するための工程断面図である。 低誘電率層間絶縁膜と銅拡散防止膜との界面付近におけるリーク電流の発生を説明するための図である。 実施の形態１に係る半導体装置の効果を説明するための図である。 実施の形態２に係る半導体装置の構造を示す断面図である。 圧縮方向の膜ストレスを有する膜のみで半導体装置を形成した場合の問題点を説明するための図である。 実施の形態２に係る半導体装置の他の形態を示す断面図である。 実施の形態２に係る半導体装置の他の形態を示す断面図である。 実施の形態３に係る半導体装置の構造を示す断面図である。 実施の形態３に係る半導体装置の他の形態を示す断面図である。 実施の形態３に係る半導体装置の他の形態を示す断面図である。

符号の説明

１ シリコン基板、２ 下地絶縁層、３，６，９ （圧縮方向の膜ストレスを有する）銅拡散防止膜、４，７，２２，３１，３３ （圧縮方向の膜ストレスを有する）低誘電率層間絶縁膜、５，８ 銅配線、１０ 配線溝、２１，３２ （引っ張り方向の膜ストレスを有する）低誘電率層間絶縁膜。

Claims (6)

1. 圧縮方向の膜ストレスを有する、比誘電率が４未満の第一の絶縁膜と、
   前記第一の絶縁膜上に形成される、圧縮方向の膜ストレスを有する第二の絶縁膜と、を備える、
   ことを特徴とする半導体装置。
2. 前記第一の絶縁膜は、ＳｉＯＣ膜である、
   ことを特徴とする請求項１に記載の半導体装置。
3. 前記第一の絶縁膜の表面内に配設される導電部を、さらに備えている、
   ことを特徴とする請求項１または請求項２に記載の半導体装置。
4. 前記第一の絶縁膜と前記第二の絶縁膜とを含む積層体中に、引っ張り方向の膜ストレスを有する第三の絶縁膜を、さらに備えている、
   ことを特徴とする請求項１ないし請求項３のいずれかに記載の半導体装置。
5. 前記第二の絶縁膜上に形成される、圧縮方向の膜ストレスを有する第四の絶縁膜を、さらに備える、
   ことを特徴とする請求項１ないし請求項４のいずれかに記載の半導体装置。
6. 有機シランもしくは有機シロキサンを含む雰囲気内に対して、第一の周波数と当該第一の周波数よりも周波数の低い第二の周波数とが重畳した交流電圧を印加することにより、圧縮方向の膜ストレスを有する、比誘電率が４未満の絶縁膜を形成する工程を、備えている、
   ことを特徴とする半導体装置の製造方法。
   

Images